CN111095411A - 用于存储器系统的参数超驰机制 - Google Patents

用于存储器系统的参数超驰机制 Download PDF

Info

Publication number
CN111095411A
CN111095411A CN201880052401.8A CN201880052401A CN111095411A CN 111095411 A CN111095411 A CN 111095411A CN 201880052401 A CN201880052401 A CN 201880052401A CN 111095411 A CN111095411 A CN 111095411A
Authority
CN
China
Prior art keywords
memory
data table
configuration data
entry
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880052401.8A
Other languages
English (en)
Inventor
J·哈德逊
B·达什蒂普尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111095411A publication Critical patent/CN111095411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Stored Programmes (AREA)

Abstract

在本公开的一些示例中，参数超驰机制可以包括可变长度配置数据表，该可变长度配置数据表具有针对存储器设备的特定型号的条目。配置数据表条目可以包括用于不同存储器设备的超驰参数，并且可以使用新条目和现有条目的修改来动态更新。参数超驰机制可被配置成自动检测存储器设备的型号，并基于检测到的存储器设备的型号来选择对应的配置数据表条目、或者基于检测到的存储器设备的型号来限制配置数据表条目的使用。

Description

用于存储器系统的参数超驰机制
相关申请的交叉引用
本专利申请要求于2017年8月17日提交的题为“PARAMETER OVERRIDE MECHANISMFOR MEMORY SYSTEMS(用于存储器系统的参数超驰机制)”的美国临时申请No.62/546,874的权益，该临时申请已被转让给本申请受让人并由此通过援引明确地整体纳入于此。
公开领域
本公开一般涉及存储器系统，尤其但不排他地涉及存储器子系统。
背景
在诸如低功率双倍数据率同步动态随机存取存储器(LPDDR SDRAM)之类的常规存储器子系统中，设备编程工具被用于将存储器子系统固件加载到主机设备(诸如移动电话)的非易失性存储器中。LPDDR(也称为移动DDR或mDDR)是一种类型的用于移动智能手机和平板PC应用的双倍数据率SDRAM。LPDDR是DDR SDRAM的略微修改形式，具有若干修改以降低总体功耗。最显著的是，电源电压从2.5V降至1.8V。附加的节省来自温度补偿的刷新(DRAM在低温下需要较不频繁的刷新)、部分阵列自刷新、以及深度降电模式(其牺牲所有的存储器内容)。附加地，与其非移动同类产品相比，芯片更小，使用更小的电路板空间。与所有的DDR存储器一样，通过在设备的两个时钟沿上传递数据来实现双倍数据率。
由于LPDDR SDRAM设备受详述这些设备的操作的标准(例如，JESD209-4，通过引用纳入本文)指导，因此用于这些设备的操作参数通常是相同的。因此，主机设备制造商可以提供固件代码以在主机设备和LPDDR SDRAM两者中配置这些标准参数，以允许该主机设备控制LPDDR SDRAM并与之交互。但是，在使用这些标准参数时，遵循LPDDR SDRAM标准的一些LPDDR SDRAM设备不正常工作。当利用这些有问题的LPDDR SDRAM设备时，主机设备制造商必须在更新中提供唯一性的固件代码以允许该主机设备与这些有问题的LPDDR SDRAM设备正确交互。更新固件需要主机设备制造商承受生产和递送这些更新的附加成本，并使用主机设备中可用的附加量的有限代码空间以从非易失性存储器中加载这些更新的参数。
相应地，存在对克服常规办法的缺陷的系统、装置和方法的需求，包括由此提供的方法、系统和装置。
概述
以下给出了与本文所公开的各装置和方法相关联的一个或多个方面和/或示例相关的简化概述。如此，以下概述既不应被视为与所有构想的方面和/或示例相关的详尽纵览，以下概述也不应被认为标识与所有构想的方面和/或示例相关的关键性或决定性要素或描绘与任何特定方面和/或示例相关联的范围。相应地，以下概述仅具有在以下给出的详细描述之前以简化形式呈现与关于本文所公开的装置和方法的一个或多个方面和/或示例相关的某些概念的目的。
在一个方面，一种方法包括：激活主机设备；将引导码从被连接到主机设备的第一存储器读取到主机设备中的第二存储器；将配置数据表从第一存储器读取到第二存储器；初始化被连接到主机设备的低功率双倍数据率存储器；读取低功率双倍数据率存储器的模式寄存器以获得将低功率双倍数据率存储器与符合相同存储器标准的其他存储器设备进行区分的信息；基于该信息来确定配置数据表中的第一条目是否包含超驰参数；以及在配置数据表中的第一条目包含超驰参数时，基于配置数据表的第一条目中的超驰参数来配置低功率双倍数据率存储器。
在另一方面，一种非瞬态计算机可读介质，该非瞬态计算机可读介质包括在由处理器执行时使得该处理器执行包括以下操作的方法的指令：激活主机设备；将引导码从被连接到主机设备的第一存储器读取到主机设备中的第二存储器；将配置数据表从第一存储器读取到第二存储器；初始化被连接到主机设备的低功率双倍数据率存储器；读取低功率双倍数据率存储器的模式寄存器以获得将低功率双倍数据率存储器与符合相同存储器标准的其他存储器设备进行区分的信息；基于该信息来确定配置数据表中的第一条目是否包含超驰参数；以及在配置数据表中的第一条目包含超驰参数时，基于配置数据表的第一条目中的超驰参数来配置低功率双倍数据率存储器。
在又一方面，一种装备包括：用于将引导码从被连接到主机设备的第一存储器读取到主机设备中的第二存储器的装置；用于将配置数据表从第一存储器读取到第二存储器的装置；用于初始化被连接到主机设备的低功率双倍数据率存储器的装置；用于读取低功率双倍数据率存储器的模式寄存器以获得将低功率双倍数据率存储器与符合相同存储器标准的其他存储器设备进行区分的信息装置；用于基于该信息来确定配置数据表中的第一条目是否包含超驰参数的装置；以及在配置数据表中的第一条目包含超驰参数时，用于基于配置数据表的第一条目中的超驰参数来配置低功率双倍数据率存储器的装置。
在又一方面，一种方法包括：激活主机设备；将引导码从被连接到主机设备的第一存储器读取到主机设备中的第二存储器；将配置数据表从第一存储器读取到第二存储器；初始化被连接到主机设备的可插拔设备；读取可插拔设备的设备描述符以获得将可插拔设备与符合相同标准的其他可插拔设备进行区分的信息；基于该信息来确定配置数据表中的第一条目是否包含超驰参数；以及在配置数据表中的第一条目包含超驰参数时，基于配置数据表的第一条目中的超驰参数来配置可插拔设备。
基于附图和详细描述，与本文公开的各装置和方法相关联的其它特征和优点对本领域技术人员而言将是明了的。
附图简述
对本公开的各方面及其许多伴随优点的更完整领会将因其在参考结合附图考虑的以下详细描述时变得更好理解而易于获得，附图仅出于解说目的被给出而不对本公开构成任何限定，并且其中：
图1是根据本公开的一些示例的配置存储器子系统的示例性部分过程。
图2是根据本公开的一些示例的通过使用因存储器而异的参数来配置存储器子系统的示例性部分过程。
图3是根据本公开的一些示例的配置符合存储器标准的存储器子系统的示例性部分过程。
图4是根据本公开的一些示例的通过使用配置数据表中的超驰条目来配置存储器子系统的示例性部分过程。
图5是根据本公开的一些示例的使用最优参数配置存储器子系统的示例性部分过程。
图6解说了示例性计算设备，其中根据本公开的一些示例可以有利地采用本公开的一方面。
图7解说了根据本公开的一些示例的可以与任何前述过程、方法、组件或机制集成的各种电子设备。
根据惯例，附图所描绘的特征或许并非按比例绘制。相应地，为了清晰起见，所描绘的特征的尺寸可能被任意放大或缩小。根据惯例，为了清晰起见，某些附图被简化。由此，附图可能未绘制特定装置或方法的所有组件。此外，类似附图标记贯穿说明书和附图标示类似特征。
详细描述
本文所公开的示例性方法、装置和系统缓解了常规方法、装置和系统的不足，以及其他先前未标识的需求。本公开的一些示例可以包括超驰机制和配置数据表(CDT)以超驰由DDR子系统固件(DSF)所配置的默认或标准DDR子系统参数。超驰机制可以提供基于由超驰机制检测到的DDR存储器设备来选择性地应用超驰参数的能力。超驰机制可以提供正确地配置主机设备以用于同一主机设备中的多个DDR存储器设备的能力。在一些示例中，CDT可被存储在主机设备的非易失性存储器中，每次执行DSF引导码时就可以对其进行处理。另外，为了快速处理CDT，可以将CDT与DSF一起复制到内部主机设备存储器中，这可能导致CDT大小受到限制。
下面是可在以下描述中使用的术语词汇表：
CDT：配置数据表-一种用于超驰默认DDR子系统参数的机制；
DSF：DDR子系统固件-用于配置DDR子系统的引导和运行时代码；
DCB：DDR配置块-包含用于DDR子系统的默认设置和CDT的二进制码；
DDRSS：DDR子系统–负责控制DDR接口的硬件集合；
存储器设备或DRAM：LPDDR4 SDRAM-遵循LPDDR4标准的SDRAM(同步动态随机存取存储器)；
LPDDR4标准：JESD209-4–用于低功率双倍数据率4(LPDDR4)的JEDEC标准文档；
MR：模式寄存器-DRAM上用于读取存储器设备信息和配置存储器设备参数的寄存器；以及
TMRS：测试模式寄存器序列-TMRS提供了将模式寄存器写的因存储器设备而异的序列提供给JEDEC标准未定义的因程序存储器供应商而异的设置的能力。
在本公开的一些示例中，CDT可以包括16比特的条目。可存在四种类型的条目：控制、目标、超驰和TMRS。这些条目可以作为终止列表来处理。因此，CDT可以在所有的目标和超驰条目之后包含一个终止符条目。以特定方式排序的目标和超驰条目准许针对特定的存储器设备和频率选择性地应用超驰。以下表1中示出了示例性CDT：
表1高频处针对12Gb密度DRAM的超驰驱动强度
Figure BDA0002382861730000051
Figure BDA0002382861730000061
以下表2中示出了用于CDT的示例性表条目：
表2所定义条目
Figure BDA0002382861730000062
Figure BDA0002382861730000071
终止条目决定CDT的处理何时结束并提供用于移除目标限制的机制。以下在表3-5中示出了示例性终止条目：
表3终止条目
Figure BDA0002382861730000072
终止条目必须出现在CDT的末尾。
表4退出条目
Figure BDA0002382861730000073
目标限制清除掩码字段准许移除针对后续超驰条目的目标限制。如果设置了退出比特并且存储器设备与当前的目标限制相匹配，则CDT处理将终止而不检查任何另外条目。
表5目标限制清除掩码定义
Figure BDA0002382861730000074
Figure BDA0002382861730000081
目标条目将后续超驰条目限制为被应用于特定的存储器设备和频率。当没有任何限制生效时，超驰被应用于所有制造商、所有版本、所有密度和所有频率。以下在表6-19中示出了示例性目标条目：
表6目标条目
Figure BDA0002382861730000082
存在两种定义的目标条目子类型：模式寄存器和频率。
表7目标条目：模式寄存器子类型
Figure BDA0002382861730000083
存在九种定义的模式寄存器子类型：制造商ID、版本ID-1、版本ID-2、密度、IO宽度、版本ID-1区块1、版本ID-2区块1、密度区块1和IO宽度区块1。
表8目标条目：模式寄存器-制造商ID
Figure BDA0002382861730000084
制造商ID字段准许限制对具有指定的LPDDR4制造商ID(MR5OP[7:0])的DRAM的超驰。
表9目标条目：模式寄存器–版本ID-1
Figure BDA0002382861730000085
版本ID-1字段准许限制对区块0上具有指定版本ID-1(MR6 OP[7：0])的DRAM的超驰。
表10目标条目：模式寄存器–版本ID-2
Figure BDA0002382861730000091
版本ID-2字段准许限制对区块0上具有指定版本ID-2(MR7 OP[7：0])的DRAM的超驰。
表11目标条目：模式寄存器–密度
Figure BDA0002382861730000092
密度字段准许限制对在区块0上具有指定密度(MR8 OP[5:2])的DRAM的超驰。
表12目标条目：模式寄存器–IO宽度
Figure BDA0002382861730000093
IO宽度字段准许限制对区块0上具有指定IO宽度(MR8 OP[7:6])的DRAM的超驰。
表13目标条目：模式寄存器–版本ID-1区块1
Figure BDA0002382861730000094
版本ID-1字段准许限制对区块1上具有指定版本ID-1(MR6 OP[7：0])的DRAM的超驰。
表14目标条目：模式寄存器–版本ID-2区块1
Figure BDA0002382861730000095
Figure BDA0002382861730000101
版本ID-2字段准许限制对区块1上具有指定版本ID-2(MR7 OP[7：0])的DRAM的超驰。
表15目标条目：模式寄存器–密度区块1
Figure BDA0002382861730000102
密度字段准许限制对区块1上具有指定密度(MR8 OP[5:2])的DRAM的超驰。
表16目标条目：模式寄存器–IO宽度区块1
Figure BDA0002382861730000103
IO宽度字段准许限制对区块1上具有指定IO宽度(MR8 OP[7:6])的DRAM的超驰。
表17目标条目：频率掩码子类型
Figure BDA0002382861730000104
存在两种定义的频率掩码子类型：低和高。当提供了频率掩码子类型的目标条目时，超驰将仅被应用于指定的频率。
表18目标条目：频率掩码–低
Figure BDA0002382861730000105
低频掩码字段准许限制对指定频率的超驰。低频掩码应用于DDR时钟规划中的前八个频率。
表19目标条目：频率掩码–高
Figure BDA0002382861730000111
高频掩码字段准许限制对指定频率的超驰。如果设置了清除比特，则低频屏蔽限制被清除。高频掩码应用于DDR时钟规划中的后八个频率。
超驰条目指定应被盖写的参数和要应用的值。以下在表20-23中示出了示例性超驰条目：
表20 MSM超驰条目
Figure BDA0002382861730000112
表21 MSM参数定义
Figure BDA0002382861730000113
Figure BDA0002382861730000121
表22 DRAM超驰条目
Figure BDA0002382861730000122
表23 DRAM参数定义
Figure BDA0002382861730000123
TMRS条目提供了一种写入由存储器设备供应商所提供的模式寄存器序列来解决问题的手段。以下表24中示出了示例性TMRS条目：
表24 TMRS条目
Figure BDA0002382861730000124
现在将参考主机设备的通电引导循环来解说上述CDT的使用。在本公开的一些示例中，主机设备可以包括处理器(例如，处理器608)、闪存存储器(例如，闪存存储器606)、DDR存储器(例如，DDR存储器610)、存储器控制器612和超驰机制(例如，超驰机制604)。当主机设备被激活(例如，通电)时，运行引导序列以初始化该主机设备。引导序列的一部分可以是执行DSF引导码以初始化DDR存储器(例如，DDR存储器610)。例如，这些DSF引导码可包含定时参数、驱动强度、终止值、参考电压电平和输出电压电平。利用DDR存储器的主机设备可以通过从附连的源读取信息来确定DDR存储器的关键参数。例如，SDRAM模块上的SPD数据可提供关于列访问选通(CAS)等待时间的信息，因此系统能在没有用户干预的情况下正确地设置该关键参数。再例如，LPDDR存储器设备的模式寄存器提供关于设备密度和IO宽度的信息，因此系统能在没有用户干预的情况下来正确地设置寻址参数。DSF引导码可被存储在已安装的闪存存储器中。DSF引导码可以使得存储器控制器能够被恰当地配置以访问已安装的LPDDR存储器。在一个示例中，引导序列可涉及从已安装的闪存存储器中读取DSF引导码，并将该引导码存储在系统存储器(诸如处理器的高速缓存)中。尽管图6中示出的存储器控制器612被解说为连接到闪存存储器606和DDR存储器610两者，但应当理解，闪存存储器606可以通过单独的控制器(未示出)来连接。在引导序列期间，主机设备可以从已安装的闪存存储器中检索DSF引导码，并将DSF存储在系统存储器中以供更快的访问和执行。但是，可以在不将DSF引导码存储在系统存储器中的情况下访问和执行DSF引导码。
在通电时，处理器未被初始化，并且在进行更大和更复杂的任务之前需要基本的时钟设置、因系统而异的设置。通电时需要一段代码来进行基本系统设置，然后将控制移交给存在于闪存中的引导加载程序(已编程)，或者支持用于对闪存进行编程的下载工具并且随后将控制移交给存在于闪存中的引导加载程序。出于该目的，主机设备供应商提供了一般被称为Boot Rom(引导Rom)的硬件引导加载程序(已预加载到处理器的内部ROM中)。这在制造时被硬连线。在导致处理器核跳至复位向量的通电复位之后，Boot Rom是处理器中要执行的第一个代码。Boot Rom执行必需的初始化，包括对时钟、堆栈、中断设置等进行编程。Boot Rom将使用系统寄存器检测引导介质。这是为了确定在何处找到软件引导加载程序。之后是如由制造商所定义的用于探测引导介质的特定序列。这包括在外部NOR/NAND(或非/与非)闪存中查找引导加载程序、或探测UART/USB上的一些特定字符以用于与下载器建立连接以在闪存中下载二进制的次序。如果在任何外部存储器中都没找到引导加载程序，则Boot Rom侦听UART/USB端口上的下载请求以开始下载过程。因此，在探测过程期间，如果已经对闪存进行编程，则将检测到软件(SW)引导加载程序在闪存中可用，如果没有对闪存进行编程，则将由Boot Rom将其下载到闪存中。该探测序列一般可以向外部存储器指派较高的优先级，因此，如果检测到引导加载程序存在于存储器中，则处理器将继续再次下载该图像。例如，对于使用NAND闪存的平台，Boot Rom会将该引导加载程序加载到内部RAM，并在RAM中SW引导加载程序的加载地址处设置程序计数器。SW引导加载程序的主任务是加载操作系统，并在设置必要的环境后将执行传递给操作系统。为了设置必要的环境，引导加载程序必须首先初始化DDR存储器(这包括设置控制器、刷新率等)。这可以通过从闪存存储器中的ROM读取DSF引导码并执行DSF引导码(将DSF引导码存储在系统存储器中或不将DSF引导码存储在系统存储器中的情况下)来完成。通过执行DSF引导码，存储控制器可被配置成通过使用DSF引导码中的参数来配置存储器控制器中的存储器访问参数，从而访问DDR存储器。这些参数可以基于用于特定类型的存储器(例如，DDR1、DDR2、DDR3、DDR4、LPDDR1、LPDDR2、LPDDR3和LPDDR4)的JEDEC标准。但是，这些标准参数可能不会导致对DDR存储器的无故障访问。通过使用CDT，主机设备可以能够克服基于标准的参数遇到的任何问题。
一旦使用存储在闪存存储器模块中的DSF引导码的初始参数配置了存储器控制器，超驰机制(例如，超驰机制604)就可以指令处理器和存储器控制器参与第二引导过程以超驰这些初始参数。替换地，超驰机制可以使用DSF引导码参数来抢占初始配置，并立即从CDT中存储的超驰参数开始，这将加速通电引导循环。超驰机制首先获得制造商型号信息，该信息被用于将所安装的DDR存储器与其他可被安装的存储器进行区分。检测可包括存储器类型、制造商、版本、存储器数目、大小等。一旦确定了DDR存储器的类型，超驰机制就可以将检测到的存储器与CDT表进行比较以查看是否存在匹配。如果未找到匹配，则无论是已在存储器控制器中配置了DSF引导码的初始参数，或者如果首先发生超驰引导过程，都可以使用来自DSF引导码的初始参数，从而允许DSF引导码正常运行。如果找到匹配，则超驰机制可以使用与检测到的存储器相对应的CDT条目中的参数来配置存储器控制器。如上所述，CDT可以是可变长度，其允许对CDT的动态更新，并且可与由主机设备制造商所提供的固件分开地划分和数字签名，从而与固定长度的表或使用由主机设备制造商签名的固件划分的表相比，避免了昂贵的固件更新。CDT表还可以包括不同类型的条目，诸如控制、目标、超驰和TMRS。因此，即使在检测到的存储器与特定条目(例如特定制造商)相匹配时，CDT仍可以包括进一步的目标限制条目(例如版本)，其防止超驰机制将这些参数用于特定的存储器。此外，CDT可包括用于所有存储器的默认条目，除非找到针对特定存储器的目标限制，这可以允许CDT使用默认参数来配置存储器控制器，而不论引导码中包括的参数如何，除非检测到的存储器与目标限制条目相匹配。这可以允许CDT对存储控制器和DDR存储器配置的更多控制，而不必依赖于由主机设备制造商存储的参数(除非期望)。
图1是根据本公开的一些示例的配置存储器子系统的示例性部分过程。如图1中所示，部分过程100在框102中开始于激活主机设备。部分过程100在框104中继续以读取与被连接到主机设备的存储器设备有关的信息，该信息将该存储器设备与其他存储器设备进行区分。部分过程100在框106中结束于基于该信息来超驰默认配置参数。
图2是根据本公开的一些示例的通过使用因存储器而异的参数来配置存储器子系统的示例性部分过程。如图2中所示，部分过程200在框202中开始于激活主机设备。在框204中，部分过程200继续以读取引导码。部分过程200在框206中继续以读取将符合存储器标准的所连接存储器设备与符合存储器标准的其他存储器设备进行区分的信息。部分过程200在框208中结束于基于该所连接存储器来配置参数。
图3是根据本公开的一些示例的配置符合存储器标准的存储器子系统的示例性部分过程。如图3中所示，部分过程300在框302中开始于激活主机设备。部分过程300在框304中继续以读取包含关于DDR子系统参数的第一值的引导码。部分过程300在框306中继续以初始化被连接到主机设备的LPDDR存储器。部分过程300在框308中继续以从LPDDR存储器读取模式寄存器以获得被用于将LPDDR存储器与遵循相同存储器标准的其他存储器进行区分的制造商型号信息。部分过程300在框310中结束于基于制造商型号信息使用第二值来配置LPDDR存储器参数。
图4是根据本公开的一些示例的通过使用配置数据表中的超驰条目来配置存储器子系统的示例性部分过程。如图4中所示，部分过程400在框402中开始于激活主机设备。部分过程400在框404中继续以读取包含关于DDR子系统参数的主机设备默认值的引导码。部分过程400在框406中继续以读取包含用于LPDDR存储器的超驰值的配置数据表，该LPDDR存储器符合制造商型号目标限制。部分过程400在框408中继续以初始化被连接到主机设备的该LPDDR存储器。部分过程400在框410中继续以从该LPDDR存储器读取模式寄存器以获得被用于将该LPDDR存储器与遵循相同标准的其他存储器进行区分的制造商型号信息。部分过程400在框412中继续以处理配置数据表中的目标条目以确定该LPDDR存储器是否满足目标限制。部分过程400在框414中结束于在该LPDDR存储器符合制造商型号目标限制时处理配置数据表中的超驰条目。
图5是根据本公开的一些示例的使用最优参数配置存储器子系统的示例性部分过程。如图5中所示，部分过程500在框502中开始于激活主机设备。部分过程500在框504中继续以将包含关于DDR子系统参数的因主机设备而异值的引导码从附连到片上系统的第一存储器读取到片上系统中的第二存储器。部分过程500在框506中继续以从第一存储器读取配置数据表，该配置数据表包含对关于DDR子系统参数的因主机设备而异值的超驰，并且传递到第二存储器。部分过程500在框508中继续以初始化被连接到主机设备的LPDDR存储器。部分过程500在框510中继续以从该LPDDR存储器读取模式寄存器以获得将该LPDDR存储器与符合相同存储器标准的其他存储器设备进行区分的信息。部分过程500在框512中继续以处理配置数据表中的条目，并基于该LPDDR存储器来确定这些条目是否包含对因主机设备而异值的超驰。部分过程500在框514中继续以超驰包括驱动强度、终止和电压输出高电平的DDR子系统参数的一部分。部分过程500在框516中结束于重复超驰DDR子系统参数的该部分并执行测试以确定用于该LPDDR存储器的最优参数。测试可包括将数据写入LPDDR存储器，并且将数据读回以确认其已被正确写入和读取。测试可以附加地包括修改其他参数(诸如用于所接收的数据的选通延迟)以确定设置和保持定时余裕量。测试可以附加地包括修改用于所接收的数据的参考电压以测量与默认参考点的向上和向下的电压余裕。基于这些定时和电压余裕，可以选择最优的超驰设置。
图6解说了示例性计算设备，其中根据本公开的一些示例可以有利地采用本公开的一方面。现在参照图6，描绘了根据示例性方面配置的计算设备的框图并将其一般性地标示为600。在一些方面，计算设备600(例如，图1-5的主机设备)可以被配置为无线通信设备或服务器。如所示出的，计算设备600包括基于处理器的系统602，其在一些方面可被配置成实现图1-5的过程100-500。基于处理器的系统602在图6中被示为具有超驰机制604、闪存存储器606、处理器608、DDR存储器610和存储器控制器612，而为了清楚起见，基于处理器的系统602的其他细节已从该视图中省略。基于处理器的系统602可以使用链路来耦合到超驰机制604、闪存存储器606、处理器608、DDR存储器610和/或存储器控制器612，该链路可以是管芯到管芯或芯片到芯片链路。
基于处理器的系统602可以在链路(诸如管芯到管芯或芯片到芯片链路)上通过存储器控制器612来通信地耦合到闪存存储器606和DDR存储器610。计算设备600还可包括显示器628和被耦合至基于处理器的系统602和显示器628的显示器控制器626。应当理解，显示器628和显示器控制器626是可任选的。
在一些方面，图6可以包括一些以虚线示出的可任选框。例如，计算设备600可任选地包括被耦合到基于处理器的系统602的编码器/解码器(CODEC)654(例如，音频和/或语音CODEC)；被耦合到CODEC 654的扬声器656和话筒658；以及被耦合到无线天线642和基于处理器的系统602的无线控制器640(其可包括调制解调器)。
在特定方面，在存在一个或多个上述可任选块的情况下，基于处理器的系统602、显示器控制器626、CODEC 654和无线控制器640可被包括在系统级封装或片上系统设备622中。输入设备650、电源644、显示器628、输入设备650、扬声器656、话筒658、无线天线642和电源644可以位于片上系统设备622的外部，并且可以被耦合至片上系统设备622的组件，诸如接口或控制器。
应当注意，尽管图6描绘了计算设备600、基于处理器的系统602、闪存存储器606、DDR存储器610，但是存储器控制器612也可被集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、服务器、计算机、膝上型计算机、平板电脑、通信设备、移动电话、服务器或其他类似设备。尽管示出了单个存储器控制器612被连接到闪存存储器606和DDR存储器610两者，但是应当理解，可以使用不止一个存储器控制器，并且每个存储器可以具有单独的存储器控制器和/或接口，其将该存储器通信地耦合到基于处理器的系统602。
图7解说了根据本公开的一些示例的可以与任何前述过程、方法、组件或机制集成的各种电子设备。例如，移动电话设备702、膝上型计算机设备704、以及固定位置终端设备706可包括如本文所描述的集成器件700。集成器件700可以是例如本文中描述的集成电路、管芯、集成器件、集成器件封装、集成电路器件、器件封装、集成电路(IC)封装、层叠封装器件中的任一者。图7中解说的设备702、704、706仅仅是示例性的。其他电子设备也能以集成器件700为其特征，此类电子设备包括但不限于包含以下各项的一组设备(例如，电子设备)：移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、实现在机动车辆(例如，自主车辆)中的电子设备、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合。
应当领会，本文所公开的各个方面可以被描述为本领域技术人员描述和/或认识的结构、材料、和/或器件的功能等同方案。在本公开的一个示例中，主机设备可以包括用于可插拔设备(例如，存储器芯片或模块)的接口(例如，存储器插槽)，该可插拔设备可以被插入到主机设备中并且通过该接口通信地耦合到主机设备。在将可插拔设备插入主机设备(诸如通过即插即用插槽)之后，主机设备可以使用制造商提供的参数来配置接口，或者可以使用通用默认参数来初始地配置接口。一旦接口的初始配置完成(或代替初始配置)，主机设备就可以参引与不同的即插即用或热插拔设备相关联的定制参数。这可以通过包括多个条目的表来完成，其中每个条目与不同的即插即用型号相关联。当在表中找到匹配时，主机设备可以将接口配置成使用来自表条目中的定制参数。尽管本公开的部分提供了使用诸如LPDDR存储器之类的存储器设备的示例，但是应当理解，本文的示例也可以包括其他类型的可插拔设备。
在另一示例中，在一个方面，一种装备可以包括：用于将引导码从被连接到主机设备的第一存储器读取到主机设备中的第二存储器的装置(例如，图6中的闪存存储器606、DDR存储器610、存储器控制器612、处理器608)；用于将配置数据表从第一存储器读取到第二存储器的装置(例如，图6中的闪存存储器606、DDR存储器610、存储器控制器612、处理器608)；用于初始化被连接到主机设备的低功率双倍数据率存储器的装置(例如，图6中的存储器控制器612、处理器608)；用于读取低功率双倍数据率存储器的模式寄存器以获得将低功率双倍数据率存储器与符合相同存储器标准的其他存储器设备进行区分的信息的装置(例如，图6中的闪存存储器606、DDR存储器610、存储器控制器612、处理器608)；用于基于该信息确定配置数据表中的第一条目是否包含超驰参数的装置(例如，图6中的闪存存储器606、处理器608)；以及在配置数据表中的第一条目包含超驰参数时，用于基于配置数据表中的第一条目中的超驰参数来配置低功率双倍数据率存储器的装置(例如，图6中的闪存存储器606、DDR存储器610、存储器控制器612、处理器608)。将领会，前述各方面仅作为示例提供，并且要求保护的各个方面不限于作为示例引述的特定参考和/或解说。
图1-7中解说的各组件、过程、特征、和/或功能中的一个或多个可以被重新安排和/或组合成单个组件、过程、特征或功能，或者可以被纳入在若干组件、过程或功能中。也可添加附加元件、组件、过程、和/或功能而不会脱离本公开。还应当注意，图1-7及其在本公开中的对应描述不限于管芯和/或IC。在一些实现中，图1-7及其对应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，器件可包括管芯、集成器件、管芯封装、集成电路(IC)、器件封装、集成电路(IC)封装、晶片、半导体器件、层叠封装(PoP)器件、和/或中介体。
在本说明书中，使用某些术语来描述某些特征。术语“移动设备”可描述但不限于音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、机动车辆中的车载设备、和/或通常由个人携带和/或具有通信能力(例如，无线、蜂窝、红外、短程无线电等)的其他类型的便携式电子设备。此外，术语“用户装备”(UE)、“移动终端”、“移动设备”和“无线设备”可以是可互换的。
电子设备之间的无线通信可基于不同技术，诸如码分多址(CDMA)、W-CDMA、时分多址(TDMA)、频分多址(FDMA)、正交频分复用(OFDM)、全球移动通信系统(GSM)、3GPP长期演进(LTE)、或可在无线通信网络或数据通信网络中使用的其他协议。
措辞“示例性”在本文中用于意指“用作示例、实例、或解说”。本文中描述为“示例性”的任何细节不被解释为胜过其他示例。同样，术语“示例”并不意指所有示例都包括所讨论的特征、优点、或工作模式。此外，特定特征和/或结构可与一个或多个其他特征和/或结构组合。此外，在此描述的装置的至少一部分可被配置成执行于此描述的方法的至少一部分。
本文中所使用的术语是出于描述特定示例的目的，而不意在限制本公开的示例。如本文中使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另外明确指示。将进一步理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、动作、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、动作、操作、元素、组件和/或其群组的存在或添加。
应当注意，术语“安装”、“连接”、“耦合”或其任何变体意指在元件之间的直接或间接的任何连接或耦合，且可涵盖两个元件之间的中间元件的存在，这两个元件经由该中间元件被“安装”“连接”或“耦合”在一起。
本文中使用诸如“第一”、“第二”等之类的指定对元素的任何引述并不限定那些元素的数量和/或次序。确切而言，这些指定被用作区分两个或更多个元素和/或元素实例的便捷方法。同样，除非另外声明，否则元素集合可包括一个或多个元素。
此外，许多示例以将由例如计算设备的元件执行的动作序列的形式来描述。将认识到，本文中描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全纳入在任何形式的计算机可读存储介质内，该计算机可读存储介质内存储有一经执行就将使相关联的处理器执行本文中所描述的功能性的对应计算机指令集。由此，本公开的各个方面可以数种不同形式纳入，所有这些形式都已被构想为落在所要求保护的主题内容的范围内。另外，对于本文描述的每个示例，任何此类示例的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
本申请中已描述或解说描绘的任何内容都不旨在指定任何组件、动作、特征、益处、优点、或等同物奉献给公众，无论这些组件、动作、特征、益处、优点或等同物是否记载在权利要求中。
此外，本领域技术人员将领会，结合本文所公开的各示例描述的各种解说性逻辑块、模块、电路和算法动作可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及动作在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文公开的各示例描述的方法、序列和/或算法可直接纳入在硬件中、在由处理器执行的软件模块中、或在这两者的组合中。软件模块可驻留在RAM存储器、闪存存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可被整合到处理器。
结合本文所公开的各方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置)。
尽管已经结合设备描述了一些方面，但毋庸置疑，这些方面也构成对应方法的描述，并且因此设备的框或组件还应被理解为对应的方法动作或方法动作的特征。与之类似地，结合或作为方法动作描述的各方面也构成对应设备的对应块或细节或特征的描述。方法动作中的一些或全部可由硬件装置(或使用硬件装置)来执行，诸如举例而言，微处理器、可编程计算机或电子电路。在一些示例中，最重要的方法动作中的一些或多个方法动作可由此类装置来执行。
在以上详细描述中，可以看到不同特征在示例中被编组在一起。这种公开方式并不应被理解为反映所要求保护的示例具有比相应权利要求中所明确提及的特征更多的特征的意图。相反，本公开可以包括少于所公开的个体示例的所有特征。因此，所附权利要求由此应该被认为是被纳入到该描述中，其中每项权利要求自身可为单独的示例。尽管每项权利要求自身可为单独示例，但应注意，尽管权利要求书中的从属权利要求可引用具有一个或多个权利要求的具体组合，但其他示例也可涵盖或包括所述从属权利要求与具有任何其他从属权利要求的主题内容的组合或任何特征与其他从属和独立权利要求的组合。此类组合在本文提出，除非显示表达了不以某一具体组合为目标。此外，还旨在使权利要求的特征可被包括在任何其他独立权利要求中，即使所述权利要求不直接从属于该独立权利要求。
此外还应注意，本描述或权利要求中公开的方法、系统以及装置可由包括用于执行该方法的相应动作的装置的设备来实现。
此外，在一些示例中，个体动作可被细分为多个子动作或包含多个子动作。此类子动作可被包含在个体动作的公开中并且可以是个体动作的公开的一部分。
尽管前面的公开示出了本公开的解说性示例，但是应当注意，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的本公开的范围。根据本文中所描述的本公开的各示例的方法权利要求中的功能和/或动作不一定要以任何特定次序执行。另外，众所周知的元素将不被详细描述或可被省去以免模糊本文所公开的各方面和示例的相关细节。此外，尽管本公开的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (27)

1.一种方法，包括：
激活主机设备；
将引导码从被连接到所述主机设备的第一存储器读取到所述主机设备中的第二存储器；
将配置数据表从所述第一存储器读取到所述第二存储器；
初始化被连接到所述主机设备的低功率双倍数据率存储器；
读取所述低功率双倍数据率存储器的模式寄存器以获得将所述低功率双倍数据率存储器与符合相同存储器标准的其他存储器设备进行区分的信息；
基于所述信息来确定所述配置数据表中的第一条目是否包含超驰参数；以及
在所述配置数据表中的所述第一条目包含超驰参数时，基于所述配置数据表的所述第一条目中的所述超驰参数来配置所述低功率双倍数据率存储器。
2.如权利要求1所述的方法，其特征在于，所述低功率双倍数据率存储器是低功率双倍数据率同步动态随机存取存储器。
3.如权利要求1所述的方法，其特征在于，所述低功率双倍数据率存储器是使用默认参数来初始化的。
4.如权利要求1所述的方法，其特征在于，所述配置数据表与固件分开地划分和数字签名。
5.如权利要求1所述的方法，其特征在于，最优参数通过测试多个超驰参数选项来确定。
6.如权利要求1所述的方法，其特征在于，进一步包括：基于所述信息来确定所述配置数据表中的第二条目是否包含超驰参数；以及在所述配置数据表中的所述第二条目包含超驰参数时，基于所述配置数据表的所述第二条目中的所述超驰参数来配置所述低功率双倍数据率存储器。
7.如权利要求1所述的方法，其特征在于，所述主机设备选自包括以下各项的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备。
8.一种包括指令的非瞬态计算机可读介质，所述指令在由处理器执行时使所述处理器执行包括以下操作的方法：
激活主机设备；
将引导码从被连接到所述主机设备的第一存储器读取到所述主机设备中的第二存储器；
将配置数据表从所述第一存储器读取到所述第二存储器；
初始化被连接到所述主机设备的低功率双倍数据率存储器；
读取所述低功率双倍数据率存储器的模式寄存器以获得将所述低功率双倍数据率存储器与符合相同存储器标准的其他存储器设备进行区分的信息；
基于所述信息来确定所述配置数据表中的第一条目是否包含超驰参数；以及
在所述配置数据表中的所述第一条目包含超驰参数时，基于所述配置数据表的所述第一条目中的所述超驰参数来配置所述低功率双倍数据率存储器。
9.如权利要求8所述的非瞬态计算机可读介质，其特征在于，所述低功率双倍数据率存储器是低功率双倍数据率同步动态随机存取存储器。
10.如权利要求8所述的非瞬态计算机可读介质，其特征在于，所述低功率双倍数据率存储器是使用默认参数来初始化的。
11.如权利要求8所述的非瞬态计算机可读介质，其特征在于，所述配置数据表与固件分开地划分和数字签名。
12.如权利要求8所述的非瞬态计算机可读介质，其特征在于，最优参数通过测试多个超驰参数选项来确定。
13.如权利要求8所述的非瞬态计算机可读介质，其特征在于，进一步包括：基于所述信息来确定所述配置数据表中的第二条目是否包含超驰参数；以及在所述配置数据表中的所述第二条目包含超驰参数时，基于所述配置数据表的所述第二条目中的所述超驰参数来配置所述低功率双倍数据率存储器。
14.如权利要求8所述的非瞬态计算机可读介质，其特征在于，所述主机设备选自包括以下各项的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备。
15.一种装备，包括：
用于将引导码从被连接到主机设备的第一存储器读取到所述主机设备中的第二存储器的装置；
用于将配置数据表从所述第一存储器读取到所述第二存储器的装置；
用于初始化被连接到所述主机设备的低功率双倍数据率存储器的装置；
用于读取所述低功率双倍数据率存储器的模式寄存器以获得将所述低功率双倍数据率存储器与符合相同存储器标准的其他存储器设备进行区分的信息的装置；
用于基于所述信息来确定所述配置数据表中的第一条目是否包含超驰参数的装置；以及
在所述配置数据表中的所述第一条目包含超驰参数时，用于基于所述配置数据表的所述第一条目中的所述超驰参数来配置所述低功率双倍数据率存储器的装置。
16.如权利要求15所述的装备，其特征在于，所述配置数据表与固件分开地划分和数字签名。
17.如权利要求15所述的装备，其特征在于，最优参数通过测试多个超驰参数选项来确定。
18.如权利要求15所述的装备，其特征在于，所述引导码包含因主机设备而异的默认参数以用于初始化所述低功率双倍数据率存储器。
19.如权利要求15所述的装备，其特征在于，进一步包括：用于基于所述信息来确定所述配置数据表中的第二条目是否包含超驰参数的装置；以及在所述配置数据表中的所述第二条目包含超驰参数时，用于基于所述配置数据表的所述第二条目中的所述超驰参数来配置所述低功率双倍数据率存储器的装置。
20.如权利要求15所述的装备，其特征在于，所述主机设备选自包括以下各项的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备。
21.一种方法，包括：
激活主机设备；
将引导码从被连接到所述主机设备的第一存储器读取到所述主机设备中的第二存储器；
将配置数据表从所述第一存储器读取到所述第二存储器；
初始化被连接到所述主机设备的可插拔设备；
读取所述可插拔设备的设备描述符以获得将所述可插拔设备与符合相同标准的其他可插拔设备进行区分的信息；
基于所述信息来确定所述配置数据表中的第一条目是否包含超驰参数；以及
在所述配置数据表中的所述第一条目包含超驰参数时，基于所述配置数据表的所述第一条目中的所述超驰参数来配置所述可插拔设备。
22.如权利要求21所述的方法，其特征在于，所述可插拔设备是低功率双倍数据率同步动态随机存取存储器。
23.如权利要求21所述的方法，其特征在于，所述设备描述符被存储在所述可插拔设备的模式寄存器中。
24.如权利要求21所述的方法，其特征在于，所述配置数据表与固件分开地划分和数字签名。
25.如权利要求21所述的方法，其特征在于，最优参数通过测试多个超驰参数选项来确定。
26.如权利要求21所述的方法，其特征在于，进一步包括：基于所述信息来确定所述配置数据表中的第二条目是否包含超驰参数；以及在所述配置数据表中的所述第二条目包含超驰参数时，基于所述配置数据表的所述第二条目中的所述超驰参数来配置所述可插拔设备。
27.如权利要求21所述的方法，其特征在于，所述主机设备选自包括以下各项的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备。
CN201880052401.8A 2017-08-17 2018-08-17 用于存储器系统的参数超驰机制 Pending CN111095411A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762546874P 2017-08-17 2017-08-17
US62/546,874 2017-08-17
US16/103,670 US10628064B2 (en) 2017-08-17 2018-08-14 Parameter override mechanism for memory systems
US16/103,670 2018-08-14
PCT/US2018/046878 WO2019036593A1 (en) 2017-08-17 2018-08-17 PARAMETER CANCELLATION MECHANISM FOR MEMORY SYSTEMS

Publications (1)

Publication Number Publication Date
CN111095411A true CN111095411A (zh) 2020-05-01

Family

ID=65361418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880052401.8A Pending CN111095411A (zh) 2017-08-17 2018-08-17 用于存储器系统的参数超驰机制

Country Status (4)

Country Link
US (1) US10628064B2 (zh)
EP (1) EP3669360A1 (zh)
CN (1) CN111095411A (zh)
WO (1) WO2019036593A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116595013A (zh) * 2023-07-17 2023-08-15 中国水利水电第七工程局有限公司 多类型监测信息存储及计算方法、系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200073417A (ko) * 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 스마트 카 시스템
US11074960B2 (en) * 2019-06-17 2021-07-27 Micron Technology, Inc. Interrupt-driven content protection of a memory device
DE102019214835A1 (de) * 2019-09-27 2021-04-01 Continental Automotive Gmbh Verfahren zum Inbetriebnehmen einer Vorrichtung mit einer eingebetteten Multimediakarte (eMMC)
US11176986B2 (en) 2019-12-30 2021-11-16 Advanced Micro Devices, Inc. Memory context restore, reduction of boot time of a system on a chip by reducing double data rate memory training
US11099339B1 (en) * 2020-06-30 2021-08-24 Ciena Corporation Management interface handler to expedite module boot time in pluggable optical modules
US11907587B2 (en) * 2021-06-09 2024-02-20 Western Digital Technologies, Inc. Managing persistent memory regions across multiple protocols

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100042778A1 (en) * 2008-08-18 2010-02-18 Advanced Micro Devices, Inc. Memory System Such as a Dual-Inline Memory Module (DIMm) and Computer System Using the Memory System
CN102306046A (zh) * 2010-05-05 2012-01-04 美国博通公司 在存储控制器中进行功率控制的方法及存储控制器
CN105931670A (zh) * 2016-04-22 2016-09-07 西安电子科技大学 基于Nand Flash存储器阵列的存储控制装置
US20170062039A1 (en) * 2015-08-26 2017-03-02 eveRAM Technology America, Inc. Memory device that supports multiple memory configurations

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180776B1 (en) * 2002-08-30 2007-02-20 Xilinx, Inc. Systems and methods for programming a secured CPLD on-the-fly
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
TWI349882B (en) * 2007-09-04 2011-10-01 Quanta Comp Inc Firmware update system and method for update the same
US20120008768A1 (en) 2010-07-08 2012-01-12 Texas Instruments Incorporated Mode control engine (mce) for confidentiality and other modes, circuits and processes
KR101665611B1 (ko) * 2012-05-08 2016-10-12 마벨 월드 트레이드 리미티드 컴퓨터 시스템 및 메모리 관리의 방법
US9519795B2 (en) 2013-05-28 2016-12-13 Unisys Corporation Interconnect partition binding API, allocation and management of application-specific partitions
US10725677B2 (en) * 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100042778A1 (en) * 2008-08-18 2010-02-18 Advanced Micro Devices, Inc. Memory System Such as a Dual-Inline Memory Module (DIMm) and Computer System Using the Memory System
CN102306046A (zh) * 2010-05-05 2012-01-04 美国博通公司 在存储控制器中进行功率控制的方法及存储控制器
US20170062039A1 (en) * 2015-08-26 2017-03-02 eveRAM Technology America, Inc. Memory device that supports multiple memory configurations
CN105931670A (zh) * 2016-04-22 2016-09-07 西安电子科技大学 基于Nand Flash存储器阵列的存储控制装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116595013A (zh) * 2023-07-17 2023-08-15 中国水利水电第七工程局有限公司 多类型监测信息存储及计算方法、系统
CN116595013B (zh) * 2023-07-17 2023-12-01 中国水利水电第七工程局有限公司 多类型监测信息存储及计算方法、系统

Also Published As

Publication number Publication date
WO2019036593A1 (en) 2019-02-21
US20190056879A1 (en) 2019-02-21
EP3669360A1 (en) 2020-06-24
US10628064B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
US10628064B2 (en) Parameter override mechanism for memory systems
CN109872735B (zh) 存储器装置训练方法、执行该方法的计算系统和系统芯片
US8054676B2 (en) Memory system such as a dual-inline memory module (DIMM) and computer system using the memory system
TWI472923B (zh) 控制外部介面之裝置及命令處理之方法
US6584588B1 (en) System signalling schemes for processor & memory module
US8006062B1 (en) Apparatus, system, and method for extended serial presence detect for memory performance optimization
TWI620062B (zh) 透過每個動態隨機存取記憶體的定址能力模式之多用途暫存器編程的方法、系統及設備
US10324867B2 (en) Systems and devices having a scalable basic input/output system (BIOS) footprint and associated methods
KR102152782B1 (ko) 메모리 장치를 제조하는 방법과 작동 방법, 및 이를 포함하는 시스템의 작동 방법
US7197675B2 (en) Method and apparatus for determining the write delay time of a memory utilizing the north bridge chipset as in charge of the works for checking the write delay time of the memory
US7788414B2 (en) Memory controller and method of controlling a memory
WO2020199242A1 (zh) 存储器和其电子装置及其测试系统、测试方法和应用方法
US20070283139A1 (en) Information processing apparatus and control method used thereby
US11328786B2 (en) Memory module storing test pattern information, computer system comprising the same, and test method thereof
US20090198876A1 (en) Programmable Command Sequencer
KR101620349B1 (ko) 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법
US20240220108A1 (en) Automated Memory Overclocking
KR100869920B1 (ko) 프로그램 가능한 칩 선택
CN101739272A (zh) 一种电子装置、一种基本输入输出系统的启动方法和系统
US8117427B2 (en) Motherboard, storage device and controller thereof, and booting method
CN112631506A (zh) 半导体存储装置、电子设备及设置半导体存储装置的方法
US20140215182A1 (en) Persistent Relocatable Reset Vector for Processor
US20240143445A1 (en) Stability Testing for Memory Overclocking
US10691466B2 (en) Booting a computing system using embedded non-volatile memory
US12135659B2 (en) Communication in accordance with multiple interface protocols in semiconductor storage device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200501

WD01 Invention patent application deemed withdrawn after publication