CN111095002B - 快速频率计算器 - Google Patents
快速频率计算器 Download PDFInfo
- Publication number
- CN111095002B CN111095002B CN201880059988.5A CN201880059988A CN111095002B CN 111095002 B CN111095002 B CN 111095002B CN 201880059988 A CN201880059988 A CN 201880059988A CN 111095002 B CN111095002 B CN 111095002B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- input signal
- frequency
- discharge
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/12—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into phase shift
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
- H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明提供包括电容器、参考电压、待测量的输入信号和频率计算电路的装置。频率计算电路被配置为选择电容器的电容值,用参考电压对电容器充电,将电容器放电至阈值电压,以及基于将电容器放电至阈值电压的时间与输入信号的时钟周期的比较来确定输入信号的频率。
Description
相关专利申请
本申请要求2017年11月16日提交的美国临时专利申请号62/587,174的优先权,该申请的内容据此全文并入。
技术领域
本公开涉及时钟频率计算电路,并且更具体地涉及用于电子器件的快速频率计算器和限定器。
背景技术
电子振荡器通常包括谐振电路,该谐振电路产生给定频率的周期性时变电信号。谐振电路周期的倒数确定了它的频率。例如,电信号可用于通过对若干信号振荡进行计数来跟踪时间的流逝。普通电子振荡器采用石英晶体作为其谐振元件,但也可使用其他类型的压电材料(例如,多晶陶瓷)。
电子振荡器用于为许多电子器件生成时钟信号。电子振荡器是射频(RF)和电子器件的重要部件。通常,将振荡器电路设置在电子器件上。
在诸如环境监测的应用中,可跟踪各种系统或器件特性。这些特性可包括欠压或过电压监测、超频或降频监测、晶体交换、器件的加热和冷却、功率带切断保护和动态功率加扰。为了提供超频或降频监测,可监测时钟信号。可测量并监测时钟信号的频率。
发明内容
本公开的实施方案可包括装置。该装置可包括电容器、参考电压、待测量的输入信号和频率计算电路。频率计算电路可被配置为用于选择电容器的电容值,用参考电压对电容器充电,将电容器放电至阈值电压,以及基于将电容器放电至阈值电压的时间与输入信号的时钟周期的比较来确定输入信号的频率。结合上述实施方案中的任一个,频率计算电路还可被配置为基于电容器的放电时间与输入信号的时钟周期的比较来选择电容器的后续电容值。结合上述实施方案中的任一个,频率计算电路还可被配置为在用后续电容值设置电容器之后用参考电压对电容器充电,在用后续电容值设置电容器之后将电容器放电至阈值电压,以及基于输入信号的时钟周期与在用后续电容值设置电容器之后将电容器放电至阈值电压的时间的比较来进一步确定输入信号的频率。结合上述实施方案中的任一个,频率计算电路可被进一步配置为在达到搜索阈值之前,基于电容器的放电时间与输入信号的时钟周期之间的先前比较迭代地选择并设置电容器的后续电容值,在针对电容器迭代地选择并设置每个电容值之后对电容器充电和放电,以及将输入信号的时钟周期与在给定后续电容值的情况下将电容器放电至阈值电压的给定时间进行比较。结合上述实施方案中的任一个,频率计算电路可被配置为用于执行二进制搜索以迭代地选择并设置后续电容值。结合上述实施方案中的任一个,频率计算电路可被配置为基于输入信号的时钟周期与在给定后续电容值的情况下将电容器放电至阈值电压的给定时间的比较来进一步确定输入信号的频率。结合上述实施方案中的任一个,装置还可包括比较电路,该比较电路被配置为通过将放电时电容器的瞬时电压与参考电压的分压的比较来确定电容器到阈值电压的放电。结合上述实施方案中的任一个,频率计算电路可被实现为逐次逼近寄存器。结合上述实施方案中的任一个,电容器可以是可变电容器,并且频率计算电路被配置为设置可变电容器的电容。结合上述实施方案中的任一个,输入信号的频率确定可基于将电容器放电至阈值电压的时间与电容器的电容值的关联。结合上述实施方案中的任一个,频率计算电路还可被配置为基于将电容器放电至阈值电压的时间的倒数来确定输入信号的频率。结合上述实施方案中的任一个,频率计算电路还可被配置为将可变电容器放电至阈值电压的完成与输入信号时钟周期的完成进行比较。基于确定可变电容器放电至阈值电压在输入信号的时钟周期完成之前完成,频率计算电路可被配置为用于选择可变电容器的第二电容值,其中可变电容器的第二电容值高于第一电容值。基于确定可变电容器放电至阈值电压在输入信号的时钟周期完成之后完成,频率计算电路可被配置为用于选择可变电容器的第二电容值,其中可变电容器的第二电容值低于第一电容值。频率计算电路可被配置为基于第二电容值来确定输入信号的频率。
本公开的实施方案可包括微控制器、微处理器、集成电路器件或包括上述实施方案的装置中的任一个的系统。
本公开的实施方案可包括方法,包括由微控制器、微处理器、集成电路器件或系统中的任一个进行的操作。
附图说明
图1是根据本公开的实施方案的频率计算电路的图示。
图2是根据本公开的实施方案的具有可变电容器的具体实施的频率计算电路的各部分的更详细图示。
图3A、图3B和图3C是根据本公开的实施方案的电容器下降至阈值电压的放电与待测信号的周期之间的比较的图示。
图4是现有技术中的频率监测系统的操作的图示。
图5是根据本公开的实施方案的用于执行快速频率计算的示例性方法的图示。
具体实施方式
本公开的实施方案可解决由针对测量或计算频率的其它解决方案呈现的问题。此类其它解决方案可能被时钟模式操纵欺骗,或者可能需要多个周期来确定信号的频率。
本公开的实施方案包括装置。该装置包括电容器、参考电压、待测量的输入信号和频率计算电路。频率计算电路被配置为选择电容器的电容值,用参考电压对电容器充电,将电容器放电至阈值电压,以及基于将电容器放电至阈值电压的时间与输入信号的时钟周期的比较来确定输入信号的频率。在一个实施方案中,频率计算电路被进一步配置为基于将电容器的放电时间与输入信号的时钟周期的比较来选择电容器的后续电容值。在一个实施方案中,频率计算电路还被配置为在用后续电容值设置电容器之后用参考电压对电容器充电,在用后续电容值设置电容器之后将电容器放电至阈值电压,以及基于输入信号的时钟周期与在用后续电容值设置电容器之后将电容器放电至阈值电压的时间的比较来进一步确定输入信号的频率。在一个实施方案中,频率计算电路被进一步配置为在达到搜索阈值之前,基于电容器的放电时间与输入信号充电的时钟周期之间的先前比较来迭代地选择并设置电容器的后续电容值,在针对电容器迭代地选择并设置每个电容值之后对电容器充电和放电,以及将输入信号的时钟周期与在给定后续电容值的情况下将电容器放电至阈值电压的给定时间进行比较。在一个实施方案中,频率计算电路被配置为执行二进制搜索以迭代地选择并设置后续电容值。在一个实施方案中,频率计算电路被配置为基于输入信号的时钟周期与在给定后续电容值的情况下将电容器放电至阈值电压的给定时间的比较来进一步确定输入信号的频率。在一个实施方案中,装置还包括比较电路,该比较电路被配置为通过将放电时电容器的瞬时电压与参考电压的分压的比较来确定电容器到阈值电压的放电。
图1是根据本公开的实施方案的频率计算电路100的图示。频率计算电路100可被配置为用于确定输入信号的频率。频率计算电路100可作为频率限定器用于例如在锁相环(PLL)应用、性能监测或安全系统中执行快速频率计算。
电路100可被配置为用于测量输入信号118的频率。频率计算电路100可被配置为用于输出测量的或估计的频率128。频率计算可为任何合适的输入信号,诸如时钟。时钟可用于任何合适的电子器件,诸如半导体封装、微处理器、微控制器或篡改检测器。时钟可以是生成的、划分的、经处理的或其它时钟信号。时钟可由例如晶体或其它时钟或频率源产生。时钟可为任何合适的形式,诸如方波、近似方波或其它周期性信号。方波可由另一个周期性信号形成。方波可具有多种占空比和周期。
在一个实施方案中,频率计算电路100可基于逐次逼近寄存器116(SAR)来查找输入信号118的频率。在另一个实施方案中,频率计算电路100可被配置为用于搜索并查找电容器的值,该电容器可在输入信号118的有限数量周期内从一个已知电压放电至另一个已知电压。输入信号118的此有限数量周期可作为p给出。输入信号118的有限周期数量p可为单个周期,但也可使用更多周期。频率计算电路100可被配置为用于搜索已知电压变化的时间最接近地匹配完成输入信号118的有限周期数量所需的时间的电容器的值。
子电路可包括充电至参考电压值的电容器,该电容器随后被放电至已知的较低电压并且具有已知的电流放电值。电容器的电容可以是可选择的。这些量与实现压降的时间段之间的关系可给出为:
C*ΔV=I*Δt
并且因此实现已知压降的时间段为
其中Δt为实现压降的时间段,C为电容器的电容,ΔV为电压变化,并且I为放电电流。因此,对于已知电容C、电压变化ΔV和放电电流I,电压变化所需的预期时间Δt可也是已知的。频率计算电路100可存储一定量的已知电容值和相关联的已知时间值。
SAR 116可被配置为逐次地改变电容器。在电容值的每次变化中,SAR 116可被配置为用于确定所限定的电压变化在输入信号118完成周期之前还是之后完成。如果电压变化在输入信号118完成一个周期时完成,则与电容值相关联的已知频率可等于输入信号118的频率。如果电压变化在输入信号118完成一个周期之前完成,则输入信号118的频率可低于与电容值相关联的已知频率。如果电压变化在输入信号118完成一个周期之后完成,则输入信号118的频率可高于与电容值相关联的已知频率。SAR116可被配置为随后基于依照输入信号118的一个周期所需的时间分析电压变化的定时的结果而向上或向下改变电容。SAR116可改变电容以增大或减小针对预定电压变化的时间。SAR 116可被配置为对下一个所选择的电容执行后续检查,其中再次观察到电压的变化。该过程可重复进行。可根据二进制搜索模式来选择电容值的选择。第一电容值可为最大和最小已知电容-时间对之间的中间点。第二电容值可为第一电容值与适当的上限或下限之间的中间点。可继续搜索,直至找到最接近的电容-时间对、进行了一定数量的搜索或任何其它合适的限制。最终电容-时间对可为输入信号118的周期的量度,并且因此电容-时间对的时间可用作输入信号118的周期的确定。估计的频率128可为该确定的周期的倒数。
除SAR 116之外,频率计算电路100可包括分压器104、参考电压102、比较器106、开关108、110、电容器112和电流槽或源114。SAR116可通过模拟电路、数字电路或它们的任何合适组合来实现以完成组合逻辑。SAR 116可继而包括或被配置为访问电容周期查找表(LUT)122、SAR逻辑120和输入定时器/检测器124。SAR逻辑120可通过模拟电路、数字电路或它们的任何合适组合来实现以完成组合逻辑。SAR逻辑120可被配置为用于执行SAR 116的控制操作,继而执行频率计算电路100的其它元件的操作。
参考电压102可为固定电压或已知电压。在一个实施方案中,参考电压102可为可从电路、系统、管芯、微控制器或实施频率计算电路100的其它实体获得的带隙电压Vbg。在一个示例中,参考电压可为1.2V,但可使用任何合适的电压。
分压器104可通过模拟电路、数字电路或它们的任何合适组合来实现。例如,分压器104可通过电阻网络来实现。分压器104可被配置为将参考电压102下分到较低阈值电压,并且将更低阈值电压提供给比较器106。分压器104可划分参考电压102的具体程度可为可配置的或可选择的。例如,分压器104可被配置为将参考电压102除以因数N,使得提供给比较器106的正输入的实际电压参考为0.2V。在此类示例中,N可为六。
比较器106可由模拟电路、数字电路或它们的任何合适组合来实现。比较器106可被配置为将存在于其正输入上的电压与存在于其负输入上的电压进行比较,然后将结果发送至SAR逻辑120。例如,当位于比较器106的负端子处的电容器112的电压(下文将更详细地讨论)大于来自位于比较器106的正端子处的分压器104的分压(例如0.2V)时,比较器106可输出零或逻辑低。在电容器112的电压到达来自分压器104的分压(在该示例中为0.2V)时,比较器106可产生一或逻辑高信号。可将比较的输出结果提供给SAR逻辑120。因此,当SAR逻辑120从比较器106接收到电容器112的放电电压已达到比较器106的正输入处的指定阈值的逻辑高信号或其它指示时,SAR逻辑120可能能够识别自放电阶段开始以来经过的时间,这将在下文进一步说明。
电容器112可为可变电容器。此外,电容器112可为偏振电容器。例如,电容器112可被实现为电压调谐或数字调谐电容器。电容器112的电容可由来自SAR逻辑116的信号控制。在图2的上下文中讨论了电容器112的另一个可能的具体实施。
电流槽或源114可被配置为将指定电流从比较器106的端子驱动至地,具体地讲是比较器106的负端子。电流槽或源114可通过模拟电路、数字电路或它们的任何合适组合来实现。电流槽或源114可被配置为通过开关(未示出)切换到操作中。
SAR逻辑120可被配置为选择性地操作开关108、110。SAR逻辑120可被配置为选择性地操作开关108、110以对电容器112充电或放电。开关108、110中相应一个的控制信号可彼此互补,使得当开关108、110中的一个打开时,另一个闭合。
在操作的第一充电阶段,SAR逻辑120可被配置为闭合开关108并打开开关110。在此类第一充电阶段,电容器112可被充电至参考电压102的值。在此类第一充电阶段期间,比较器106的输出可被SAR逻辑120忽略。
在操作的第二放电阶段,SAR逻辑120可被配置为打开开关108并闭合开关110。在此类第二放电阶段,电容器112的电荷可被提供给比较器106的负端子。在此类第二放电阶段,可根据由电流槽或源114设置的电流来将电荷放电。
在操作的此类第二放电阶段期间,由分压器104划分的参考分压102可连续地与电容器112的放电电压进行比较。电容器112的电压,如在比较器106的负端子处所见,在电容器112放电时下降。可将比较的结果提供给SAR逻辑120。在从比较器106接收到逻辑高或值一时(或者反过来如果输入被翻转),SAR逻辑120可识别电容器112的电压已达到参考分压。在一个实施方案中,从电容器112的初始值到参考分压的该电压变化可为公式1的已知电压变化。达到该电压变化所花费的时间可为公式1的时间变化。该时间变化与为电容器112选择的电容值匹配。
因此,在一个实施方案中,示出电容器112的电压已充分放电以下降至参考分压水平的比较器106的输出可为定时信号,以指示已达到从开关110闭合到实现此压降经过的时间。由电容器112的电容值的具体选择设置的该时间延迟Δt可为测量技术,可依据该测量技术测量输入信号118的周期。
图2是根据本公开的实施方案的具有可变电容器200的具体实施的频率计算电路100的各部分的更详细图示。可变电容器200还可实现电容器112。
可变电容器200可包括一个或多个具有变化固定电容的电容器。SAR116可被配置为切换此类电容器中的具体一个,使得所选择的电容器连接到频率计算电路100的其它元件。
例如,可变电容器200可包括电容器210、212、214、216、218、220。电容器210、212、214、216、218、220中的每一个的值可以是彼此的倍数。例如,给定基极电容值c,电容器210、212、214、216、218、220的值可分别为32*c、16*c、8*c、4*c、2*c和1*c。每个此类值可为已知的或预先确定的,并且与存储在此类电容器中的电压将放电已知量的预期时间相关联。
SAR 116可被配置为通过闭合或启用开关224、226、228、230、232、234中的一个或多个来选择可变电容器200的电容器中的一个或多个,同时其它开关保持打开或禁用。可将与开关224、226、228、230、232、234中的一个或多个闭合开关相关联的电容器210、212、214、216、218、220中的电容器施加到频率计算电路100的其余部分。开关236可在上述操作的第二放电阶段期间闭合,并且在上述操作的第一充电阶段期间打开。在一个实施方案中,开关236可实现开关110。
为了对给定电容器充电,SAR 116可闭合开关108并闭合与电容器210、212、214、216、218、220中的一个或多个给定电容器相关联的开关224、226、228、230、232、234中的一个或多个开关。开关224、226、228、230、232、234中的其它开关可保持打开,开关236也一样。为了对一个或多个给定电容器放电,SAR 116可打开开关108,闭合开关236,但保持与电容器210、212、214、216、218、220中的给定电容器相关联的开关224、226、228、230、232、234中的已闭合开关,并且进一步保持开关224、226、228、230、232、234中的已打开开关。在下一个序列中,可选择不同的一个或多个电容器。
可变电容器200可包括更多或更少电容器并进一步变化电容值。
此外,SAR 116可被配置为通过将开关224、226、228、230、232、234和108保持在电容器210至218的顶板或底板上来选择可变电容器200的电容器中的一个或多个。
返回到图1,为了选择给定电容值,SAR逻辑120可访问具体电容-时间对。可将已知电容和已知时间的各个对存储在例如查找表(LUT)122中的频率计算电路100中。LUT 122可以任何合适的方式实现,诸如存储器、查找表、阵列、高速缓存或其它合适数据结构中的表。如果在识别出给定电容值与对于输入信号118的周期过长或过短的时间段相关联时,SAR逻辑120可选择与相应地较短或较长的时间段相关联的不同电容值。SAR逻辑120可根据任何合适的标准诸如二进制搜索或其它搜索从LUT 122中选择电容值。对于二进制搜索,SAR逻辑120可从LUT 122中的电容值的有序序列的中间的电容值开始。在此类搜索的第二步骤中,为了搜索较低电容,SAR逻辑可选择LUT 122中新指定范围的中点处的电容,其中先前选择的电容值为上限并且最小电容为下限。在此类搜索的第二步骤中,为了搜索较高电容,SAR逻辑120可选择LUT 122中新指定范围的中点处的电容,其中先前选择的电容值为下限并且最大电容为上限。后续步骤可重复该过程,必要时将先前使用的电容替换为上限或下限。
如上所述,SAR逻辑120可使用来自比较器106的信号的到达来识别电容器122的电压何时已充分放电以到达所划分的输入电压。该信号可标记与为电容器112选择的具体电容相关联的Δt的结束。SAR逻辑120可将来自比较器106的该信号的到达与输入信号118的周期的终止进行比较,以确定哪个先完成,这将在下文中解释。
SAR 116可包括任何合适的机制,通过该机制将来自比较器106的信号的到达(指示电容器112的电压变化完成)与输入信号118的周期的完成或终止进行比较。例如,SAR116可包括输入定时器/检测器124。输入定时器/检测器124可通过模拟或数字电路诸如移位寄存器、触发器或锁存器的任何合适的组合来实现。当输入信号118在等待观察输入信号118之后第一次变高时,SAR逻辑120可通过输入定时器/检测器124检测输入信号118在134处的一个周期的开始。当输入信号118在变低之后再次变高时,SAR逻辑120可通过输入定时器/检测器124检测输入信号118在136处的该周期的结束。SAR逻辑120可使用输入信号118或由输入定时器/检测器124从其产生的导数信号作为操作的阶段的启用或禁用。例如,SAR逻辑120可使用在134处的输入信号118的周期的开始作为操作的第二放电阶段的启用。SAR逻辑120可使用在136处的输入信号118的周期的结束作为输入信号118的周期的结束的指示,该输入信号可与从比较器106接收的信号进行比较。此外,SAR逻辑120可使用在136处的输入信号118的周期的结束作为操作的第二放电阶段的结束或禁用。在操作的第二放电阶段的此类结束或禁用时,可对来自比较器106的值进行评估,以确定电容器112的电压是否已充分放电以达到参考分压并因此达到Δt。
因此,来自比较器106的指示电容器112中的电压已从已知高电压降至操作的第二阶段中的已知低电压的信号可由公式1中的Δt表示,其中从已知高电压到已知低电压的下降可由ΔV表示,电容C可为电容器112的电容,该电容可为已知的并且通过SAR逻辑120设置,并且电流I可为电流槽或源114的电流。
在频率计算电路100的操作的第二阶段开始时(就输入信号118的周期而言,在134处),电容器112可被充电至参考电压102的最大值的值。参考电压102可由分压器104除以因数N来划分,并且因此小于电容器112的完全充电值。因此,比较器106可检测到电容器112具有比参考分压更大的电压,并且将比较报告给具有逻辑低或零的SAR逻辑120。在电容器112的放电期间进行连续的此类比较之后,在一些时间点,比较器106的负端子处的电压将下降至预定水平。例如,如果参考电压102Vbg为1.2V并且N为六,则比较器106的正端子处的参考分压可为0.2V。在第二阶段开始时(在134处),来自电容器112的电压初始可为1.2V。在放电期间第二阶段期间的一些点处,来自电容器112的电压可下降至例如0.2V。当来自电容器112的电压达到或低于(取决于比较器106的滞后)参考分压时,比较器106可向SAR逻辑120发出逻辑高或一。在达到此类点之前,比较器106可继续向SAR逻辑120发出逻辑低或零。
因此,在SAR逻辑120从比较器106接收到电容器112的电压已达到由参考分压设置的指定阈值的逻辑高信号或其它指示时,SAR逻辑120可能能够识别已从频率计算电路100的操作的第二阶段的开始起经过的时间Δt。此外,SAR逻辑120可被配置为通过接收来自输入定时器/检测器124的指示来识别输入信号118的周期已在136处结束。SAR逻辑120可被配置为确定哪个事件(即,来自比较器106的压降的完成或输入信号118的周期的终止)第一次发生、第二次发生或者事件是否同时发生。
图3A至图3C是根据本公开的实施方案的频率计算100的操作的图示。具体地讲,图3A至图3C各自表示给定的已知压降与此类压降所需的时间长度Δt之间的关系。此外,每个图中示出了输入信号118的给定周期。输入信号118的给定周期的长度在Tsignal处示出。电容器112的电容值C的选择影响预定压降ΔV所需的时间长度Δt。根据公式1,电容的增大导致Δt的增大。图3A至图3C中的每个表示对电容器112的C的值以及Δt和Tsignal的相对长度的选择的不同用例。
SAR逻辑120可被配置为以不同电容值执行操作的连续的第一阶段和第二阶段,以最接近地匹配Δt和Tsignal。这可构成对电容器112的最佳或更准确电容值的搜索,继而产生Δt和Tsignal的最接近值。在限定数量的电容值的逐次搜索时或特定误差阈值时,SAR逻辑120可接受产生Δt和Tsignal的最接近值的电容值。SAR逻辑120可将所确定的Δt或Δt的倒数输出为估计或测量的频率128。电容值的每个选择和应用可能需要输入信号118的周期以测量输入信号118的周期。根据电容器112的电容大小,充电电容器112可能耗费可变的时间量。频率计算电路的不同实例或频率计算电路100的子部分可一起切换,使得在测量其它实例时可对电容器112的不同实例充电,从而缩短进行足够数量的搜索和比较的时间。
在图3A中,由SAR逻辑对电容器112的给定电容值执行的搜索可产生其中Δt和Tsignal可大致相同的结果。因此,输入信号118的频率可近似为Δt的倒数。用于完成搜索的电容C可用于查找相关联的Δt。相关联的Δt可被输出,或者其倒数可输出为估计或测量的频率128。
在图3B中,由SAR逻辑120针对电容器112的给定电容值执行的搜索可产生其中Δt小于Tsignal的结果。在比较器106报告已发生指定的电压变化ΔV之后,可检测到输入信号118的周期的结束。在后续搜索中,可为下一次迭代选择电容器112的C的增加值。
如果已执行足够数量的搜索或者如果误差足够低,则输入信号118的频率可被视为约Δt的倒数。用于完成搜索的电容C可用于查找相关联的Δt。相关联的Δt可被输出,或者其倒数可输出为估计或测量的频率128。
在图3C中,由SAR逻辑120针对电容器112的给定电容值执行的搜索可产生其中Δt大于Tsignal的结果。在比较器106报告已发生指定的电压变化ΔV之前,可检测到输入信号118的周期的结束。在后续搜索中,可为下一次迭代选择电容器112的C的减小值。
如果已执行足够数量的搜索或者如果误差足够低,则输入信号118的频率可被视为约Δt的倒数。用于完成搜索的电容C可用于查找相关联的Δt。相关联的Δt可被输出,或者其倒数可输出为估计或测量的频率128。
图4是现有技术中的频率监测系统的操作的图示。
信号402可为驱动参考计数器的信号或被参考计数器计数的信号。信号404可为频率要由系统计数器测量的信号。
信号402可具有特定频率Fref。可假定Fref是准确的或已知的。参考计数器可计数指定的时间段内信号402中的脉冲数量。可基于参考计数器的某个值和Fref的假定值来暗示或推测指定的时间段。例如,如果Fref为1KHz,则参考计数器可计数一千个脉冲。假定Fref准确,参考计数器计数的时间可为一秒。脉冲的计数可被指定为Nref。
虽然信号402中的脉冲由参考计数器计数,但信号404中的脉冲可由系统计数器计数。当参考计数器完成对表示预定时间段结束的指定数量脉冲的计数时,可发出溢出或其它信号。溢出信号可禁用对系统计数器的进一步计数,使得系统计数器上的计数也停止。系统计数器在溢出信号发出之前计数的脉冲数量可被指定为Nsys。待测信号404的频率可被指定为Fsys。因此,Nsys是频率Fsys的代理。可例如通过Fref乘以Nsys对Nref的比率来确定Fsys。在更简单的具体实施中,可比较相应的计数Nsys和Nref,以简单地确定信号404的频率是大于还是小于信号402的频率。
对信号404的频率的准确测量可能需要大量样品。样品数量和误差率可为逆相关的,使得可能必须对400至500个周期进行计数以实现1%的误差率。测量所用时间越长,测量结果通常越准确。此外,参考信号恒定且准确的假设可能不正确,因为元件特性随时间推移或随着热而变化。此外,如果任一信号的特定脉冲较长或较短,则测量结果可能不准确,尤其是如果频率在采样周期期间变化。
此解决方案可能错误地计数不存在的上升缘或下降缘,或者遗漏计数上升缘或下降缘。因此,可使用时钟模式来欺骗用于计数上升缘或下降缘的机制。黑客可以滥用各种系统的时钟模式。例如,需要数百个或数千个待测信号周期的频率监测器可能易于操纵。如果待测信号是慢速的,诸如一赫兹,则驱动参考计数器的信号可能被黑客减慢,但随后加快。在测试结束时,周期的总数可能相同,但中间期间的周期不一致。这在信号408中示出。黑客可能滥用此类参考信号,例如,在电力使用较昂贵时减慢在住宅电力系统或功率计上使用的参考信号,然后在电力使用较便宜时加快参考信号。在进行或不进行操纵的情况下,时钟周期的总数可以是相同的,并且如果需要大量时钟周期来进行准确的测量,则可在未检测到的情况下进行操纵。又如,信号406可被减慢至接近暂停的点。此类暂停可在高速通信信道上使用,使得在将参考信号减慢至较慢速率之后,读取器可复制或下载在信道上传输的数据。这可用于例如信用卡读卡器中。在检测到参考信号变慢时,在参考信号已返回到正常速率之后更多时钟周期完成时,数据泄漏可能已经完成。此类暂停可能表示禁止的状态,在该状态下进行非法或未授权的访问。
以上图1至图3所示的本公开的实施方案可克服这些限制。可能需要输入信号118的单个周期来进行输入信号118的周期时间的第一次测量,因此对输入信号118的频率进行测量。进行的调节电容以使用更准确的定时周期Δt的此类测量越多,频率测量就越准确。此类测量的数量M可提供M位的精确度,表示为log2M。例如,使用SAR二进制搜索的六个时钟周期可产生1%误差的精确度。此外,频率计算电路100的实现可导致其它准确度增益。例如,在许多管芯或芯片上可用的Vbg可为具有2%至3%误差的参考电压。然而,使用Vbg来充电电容器112以用于输入到比较器106的负端子以及被划分为比较器106的正端子的输入可意味着Vbg的固有误差抵消。此外,用于分压器104的电阻网络可广泛地使用,并且具有非常小的误差容限。因此,输入电压102可被划分且不引入太大误差。
频率计算电路100可具有任何合适的应用。例如,可使用任何合适的频率监测应用内的频率计算电路100进行频率测量。此外,当应当在狭窄的时间窗口或取样周期数内进行频率测量时,与其它解决方案相比,频率计算电路100可能是有用的。例如,通信协议或服务提供商的安全系统可确保系统时钟在6至20个周期的任何给定窗口内保持其频率。即,如果时钟频率开始变化,则将在变化开始的6至20个周期内检测到此类变化。在另一个应用中,时钟倍增器可利用时钟频率的极点或零。时钟倍增器可用于例如PLL控制电路中,用于时钟的唤醒、关闭、暂停或其它启动和停止。时钟倍增器可利用对预期时钟频率的确定。然而,在给定暂挂PLL操作的情况下,此类时钟倍增器可能没有时间等待400至500个周期来确定时钟频率。因此,在时钟倍增器的大多数具体实施中,使用时钟倍增器的设计的用户或实施者可对时钟倍增器的一系列可能的时钟频率进行编程或硬编码,以便用于极点和零确定。本公开的实施方案允许自动检测可提供给时钟倍增器的此类时钟频率。考虑到进行频率确定所需的周期数量较少,因此对于时钟倍增器而言自动检测在技术上是可行的。对于此类应用,可使用九个位或搜索。这可能不仅提供1%的低误差率,而且能够在许多不同的可能频率和频率范围(诸如4Mhz至48MHz)内提供此类低误差率。
本公开的实施方案可包括二进制搜索频率计算器或限定器,其可使用电容和时间段作为频率的代理,使用0与最大频率之间的二进制搜索来搜索传入时钟的时钟频率。可执行搜索以查找电容器的值,该电容器可在待测时钟的有限数量的周期内从已知电压放电至另一个已知电压。由于电压和放电电流的初始值和最终值是已知的,因此可使用公式1来计算来自电容器值的时钟时间段的值。
图5是根据本公开的实施方案的用于执行快速频率计算的示例性方法500的图示。方法500可通过任何合适的机制诸如频率计算电路100来执行。方法500的步骤可以任何合适的顺序执行,并且可在任何步骤诸如步骤505处开始。方法500的各个步骤可重复、省略或递归地执行。方法500的多个实例可并行地或递归地执行。
在步骤505处,可接收其频率待测量的输入信号。
在步骤510处,可选择可变电容器的初始电容值。可选择上限与下限之间的可能的电容值的中点值。上限可为可用于可变电容器的最大电容,并且下限可为可用于可变电容器的最小电容。如果可获得对输入信号的频率的估计,则可根据与频率的初始估计相关联的电容来设置初始电容。
在步骤515处,电容器可以参考电压充电。
在步骤520处,电容器可被放电,直至电容器的电压达到较低的阈值电压。
在步骤525处,将电容器放电至阈值电压所需的时间可与输入信号周期的时间段进行比较。
在步骤530处,可确定输入信号周期是否在电容器放电至阈值电压之前结束。如果输入信号周期在电容器放电至阈值电压之前结束,则方法500可前进至步骤535。否则,方法500可前进至步骤540。
在步骤535处,可执行增量搜索步骤以选择下一个电容值。可根据任何合适的搜索算法来选择增量搜索步骤。例如,可根据二进制搜索算法来选择增量搜索步骤。电容值的上限可设置为当前电容。电容值的下限可保持在当前下限。电容可减小至介于新上限与下限之间的中点电容值。方法500可前进至步骤545。
在步骤540处,可执行增量搜索步骤以选择下一个电容值。可根据任何合适的搜索算法来选择增量搜索步骤。例如,可根据二进制搜索算法来选择增量搜索步骤。电容值的下限可设置为当前电容。电容值的上限可保持在当前上限。电容可减小至介于新下限与上限之间的中点电容值。方法500可前进至步骤545。
在步骤545处,可确定是否已达到搜索限制。可以任何合适的方式限定搜索限制。搜索限制可为步骤515至545的最大搜索次数或迭代次数。搜索限制可为由将电容器放电至阈值电压的时间与输入信号周期的时间段之间的差值限定的误差量。如果已达到搜索限制,则方法500可前进至步骤550。如果尚未达到搜索限制,则方法500可返回至步骤515。
在550处,电容的最终值可用于确定输入信号的频率。频率可通过例如查找表或通过在电容值与频率之间执行计算来获得,如上文在公式1中所述。
已根据一个或多个实施方案描述了本公开,并且应当理解,除了明确陈述的那些之外,许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。虽然本公开易受各种修改形式和替代形式的影响,但是其特定示例性实施方案已经在附图中示出并且在本文中详细描述。然而,应当理解,本文对具体示例性实施方案的描述并非旨在将本公开限于本文所公开的特定形式。
Claims (21)
1.一种用于频率计算的装置,包括:
电容器;和
频率计算电路,其被配置为:
为所述电容器选择电容值;
用参考电压对所述电容器充电;
将所述电容器放电至阈值电压;以及
基于将所述电容器放电至所述阈值电压的时间与输入信号的时钟周期的比较来确定所述输入信号的频率。
2.根据权利要求1所述的装置,其中所述频率计算电路被进一步配置为基于将所述电容器的放电时间与所述输入信号的所述时钟周期的比较来选择所述电容器的后续电容值。
3.根据权利要求2所述的装置,其中所述频率计算电路被进一步配置为:
在用所述后续电容值设置所述电容器之后用所述参考电压对所述电容器充电;
在用所述后续电容值设置所述电容器之后将所述电容器放电至所述阈值电压;以及
基于所述输入信号的所述时钟周期与用所述后续电容值设置所述电容器之后将所述电容器放电至所述阈值电压的时间的比较来进一步确定所述输入信号的所述频率。
4.根据权利要求1至3中任一项所述的装置,其中所述频率计算电路被进一步配置为在达到搜索阈值之前:
基于所述电容器的放电时间与所述输入信号的所述时钟周期的先前比较来迭代地选择并设置所述电容器的后续电容值;
在针对所述电容器迭代地选择并设置每个电容值之后对所述电容器充电和放电;以及
将所述输入信号的所述时钟周期与在给定后续电容值的情况下将所述电容器放电至所述阈值电压的给定时间进行比较。
5.根据权利要求4所述的装置,其中所述频率计算电路被配置为执行二进制搜索以迭代地选择并设置后续电容值。
6.根据权利要求4所述的装置,其中所述频率计算电路被进一步配置为基于所述输入信号的所述时钟周期与在给定所述后续电容值的情况下将所述电容器放电至所述阈值电压的所述给定时间的比较来进一步确定所述输入信号的所述频率。
7.根据权利要求1所述的装置,还包括比较电路,所述比较电路被配置为通过将放电时所述电容器的瞬时电压与所述参考电压的分压的比较来确定所述电容器到所述阈值电压的放电。
8.根据权利要求1所述的装置,其中所述频率计算电路被实现为逐次逼近寄存器。
9.根据权利要求1所述的装置,其中所述电容器是可变电容器,并且所述频率计算电路被配置为设置所述可变电容器的所述电容。
10.根据权利要求1所述的装置,其中所述输入信号的所述频率的所述确定基于将所述电容器放电至所述阈值电压的所述时间与所述电容器的所述电容值的关联。
11.根据权利要求1所述的装置,其中所述频率计算电路被进一步配置为基于将所述电容器放电至所述阈值电压的时间的倒数来确定所述输入信号的所述频率。
12.一种用于频率计算的方法,包括:
选择电容器的电容值;
用参考电压对所述电容器充电;
将所述电容器放电至阈值电压;以及
基于将所述电容器放电至所述阈值电压的时间与输入信号的时钟周期的比较来确定所述输入信号的频率。
13.根据权利要求12所述的方法,还包括基于将所述电容器放电的时间与所述输入信号的所述时钟周期的比较来选择所述电容器的后续电容值。
14.根据权利要求13所述的方法,还包括
在用所述后续电容值设置所述电容器之后用所述参考电压对所述电容器充电;
在用所述后续电容值设置所述电容器之后将所述电容器放电至所述阈值电压;以及
基于所述输入信号的所述时钟周期与用所述后续电容值设置所述电容器之后将所述电容器放电至所述阈值电压的时间的比较来进一步确定所述输入信号的所述频率。
15.根据权利要求12所述的方法,还包括在达到搜索阈值之前:
基于所述电容器的放电时间与所述输入信号的所述时钟周期的先前比较来迭代地选择并设置所述电容器的后续电容值;
在针对所述电容器迭代地选择并设置每个电容值之后对所述电容器充电和放电;以及
将所述输入信号的所述时钟周期与在给定后续电容值的情况下将所述电容器放电至所述阈值电压的给定时间进行比较。
16.根据权利要求15所述的方法,还包括执行二进制搜索以迭代地选择并设置后续电容值。
17.根据权利要求16所述的方法,还包括基于所述输入信号的所述时钟周期与在给定所述后续电容值的情况下将所述电容器放电至所述阈值电压的所述给定时间的比较来进一步确定所述输入信号的所述频率。
18.根据权利要求12所述的方法,还包括通过将放电时所述电容器的瞬时电压与所述参考电压的分压的比较来确定所述电容器到所述阈值电压的放电。
19.根据权利要求12所述的方法,其中所述输入信号的所述频率的所述确定基于将所述电容器放电至所述阈值电压的所述时间与所述电容器的所述电容值的关联。
20.根据权利要求12所述的方法,还包括基于将所述电容器放电至所述阈值电压的时间的倒数来确定所述输入信号的所述频率。
21.一种集成电路器件,包括:
可变电容器;以及
根据权利要求1至11所述的装置中的任一个。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762587174P | 2017-11-16 | 2017-11-16 | |
US62/587,174 | 2017-11-16 | ||
US16/185,037 | 2018-11-09 | ||
US16/185,037 US10866269B2 (en) | 2017-11-16 | 2018-11-09 | Fast frequency calculator |
PCT/US2018/061187 WO2019099606A1 (en) | 2017-11-16 | 2018-11-15 | Fast frequency calculator |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111095002A CN111095002A (zh) | 2020-05-01 |
CN111095002B true CN111095002B (zh) | 2022-02-18 |
Family
ID=66432118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880059988.5A Active CN111095002B (zh) | 2017-11-16 | 2018-11-15 | 快速频率计算器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10866269B2 (zh) |
CN (1) | CN111095002B (zh) |
DE (1) | DE112018005885T5 (zh) |
WO (1) | WO2019099606A1 (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1180961A (zh) * | 1996-10-07 | 1998-05-06 | 三星电子株式会社 | 用于检测锁相环中锁相的系统和方法 |
JP2001281276A (ja) * | 2000-03-31 | 2001-10-10 | Univ Nagoya | 周波数変化測定装置 |
CN1444796A (zh) * | 2000-06-26 | 2003-09-24 | 微芯片技术公司 | 利用非易失性存储器对运放偏移电压和静电流的数字微调 |
CN101242164A (zh) * | 2007-02-08 | 2008-08-13 | 联发科技(新加坡)私人有限公司 | 调整滤波器的方法与装置 |
JP2011033503A (ja) * | 2009-08-03 | 2011-02-17 | Fujitsu Ltd | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム |
CN102692563A (zh) * | 2012-05-18 | 2012-09-26 | 大唐微电子技术有限公司 | 时钟频率检测器 |
CN104067519A (zh) * | 2011-11-21 | 2014-09-24 | 密克罗奇普技术公司 | 使用充电时间测量单元进行的对嵌入式微控制器振荡器的精确板上调谐 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3936674A (en) | 1974-03-05 | 1976-02-03 | Sandoz, Inc. | Rate signal generator circuit |
JPH10288635A (ja) | 1997-04-16 | 1998-10-27 | Nec Ic Microcomput Syst Ltd | 周波数検出回路 |
US5926042A (en) | 1997-12-19 | 1999-07-20 | Advanced Micro Devices, Inc. | Precision clock frequency detector having reduced supply voltage dependence |
JP2010038780A (ja) | 2008-08-06 | 2010-02-18 | Sanyo Electric Co Ltd | 周波数検出回路 |
US8981973B2 (en) * | 2013-03-08 | 2015-03-17 | Microchip Technology Incorporated | Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus |
US9287891B1 (en) * | 2015-01-20 | 2016-03-15 | Mediatek Inc. | Successive approximation register analog to digital converters |
US10551428B2 (en) * | 2016-08-25 | 2020-02-04 | Microchip Technology Incorporated | Systems and methods for storing frequency information for system calibration/trimming |
-
2018
- 2018-11-09 US US16/185,037 patent/US10866269B2/en active Active
- 2018-11-15 WO PCT/US2018/061187 patent/WO2019099606A1/en active Application Filing
- 2018-11-15 DE DE112018005885.9T patent/DE112018005885T5/de active Pending
- 2018-11-15 CN CN201880059988.5A patent/CN111095002B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1180961A (zh) * | 1996-10-07 | 1998-05-06 | 三星电子株式会社 | 用于检测锁相环中锁相的系统和方法 |
JP2001281276A (ja) * | 2000-03-31 | 2001-10-10 | Univ Nagoya | 周波数変化測定装置 |
CN1444796A (zh) * | 2000-06-26 | 2003-09-24 | 微芯片技术公司 | 利用非易失性存储器对运放偏移电压和静电流的数字微调 |
CN101242164A (zh) * | 2007-02-08 | 2008-08-13 | 联发科技(新加坡)私人有限公司 | 调整滤波器的方法与装置 |
JP2011033503A (ja) * | 2009-08-03 | 2011-02-17 | Fujitsu Ltd | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム |
CN104067519A (zh) * | 2011-11-21 | 2014-09-24 | 密克罗奇普技术公司 | 使用充电时间测量单元进行的对嵌入式微控制器振荡器的精确板上调谐 |
CN102692563A (zh) * | 2012-05-18 | 2012-09-26 | 大唐微电子技术有限公司 | 时钟频率检测器 |
Non-Patent Citations (4)
Title |
---|
"Spurious microwave fields in caesium atomic beam frequency standards: symmetry considerations and model calculations";K. Dorenwendt;《Proceedings of the 1999 Joint Meeting of the European Frequency and Time Forum and the IEEE International Frequency Control Symposium》;19991231;全文 * |
"基于SoC方案的智能电表时钟校准";赵东艳;《电子产品世界》;20131231;全文 * |
"基于训练序列的OOFDM采样时钟频率偏差估计算法";张镇;《上海大学学报(自然科学版)》;20151216;全文 * |
"频率稳定度与守时钟组配置关系研究";屈俐俐;《宇航计测技术》;20150131;全文 * |
Also Published As
Publication number | Publication date |
---|---|
DE112018005885T5 (de) | 2020-07-30 |
US10866269B2 (en) | 2020-12-15 |
US20190146017A1 (en) | 2019-05-16 |
CN111095002A (zh) | 2020-05-01 |
WO2019099606A1 (en) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8736323B2 (en) | Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops | |
US7791330B2 (en) | On-chip jitter measurement circuit | |
US9541591B2 (en) | Periodic signal measurement using statistical sampling | |
US9257969B2 (en) | Frequency locking oscillator | |
US7792650B2 (en) | Edge-aligned ratio counter | |
US10498308B2 (en) | Circuit for calibration measurements, method, computer program, and electronic device | |
Chaberski et al. | Comparison of interpolators used for time-interval measurement systems based on multiple-tapped delay line | |
CN111095002B (zh) | 快速频率计算器 | |
Gantsog et al. | 0.89 mW on-chip jitter-measurement circuit for high speed clock with sub-picosecond resolution | |
EP3405797B1 (en) | Frequency multiplying device | |
US11886621B2 (en) | Detecting possible security violations in an integrated circuit | |
US7649969B2 (en) | Timing device with coarse-duration and fine-phase measurement | |
US9502956B1 (en) | Configuration of semiconductor device supply voltage | |
CN111642140B (zh) | 测量装置及测量方法 | |
US6807117B2 (en) | Semiconductor device having PLL-circuit | |
US20230258721A1 (en) | Delay measurement system and measurement method | |
Huang et al. | An infrastructure IP for on-chip clock jitter measurement | |
US10686450B2 (en) | Test and characterization of an embedded PLL in an SOC during startup | |
Khan et al. | A novel PLL lock and out-of-lock detect scheme based on a feedback sampling of PLL | |
US8138801B1 (en) | Frequency crossing detection using opposing pattern detectors | |
CN111025245A (zh) | 检测装置、检测方法和雷达系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |