CN111092713B - 时钟同步装置及时钟同步方法 - Google Patents

Abstract

一种时钟同步装置，可与装置进行时钟同步流程。装置提供第一及第二时间值。时钟同步装置包含封包处理电路、时间计数电路以及处理器。封包处理电路包含时间戳章计数器，具有N位元值，提供第一、第二及第三时间计数值。处理器依据第一、第二时间值及第一、第二时间计数值以计算第一偏移值；依据第一偏移值及时间计数电路的频率的倒数以计算第一调整值；依据第一调整值及N位元值以计算第二商数值及第二余数值；依据N位元值、第二商数值以及第三时间计数值执行计算第二同步封包的接收时间。透过时钟同步装置，可以在时间戳章计数器的位元数受限的状态下仍能获得传送或接收时的时刻(Time of Day)，并且进一步的进行更准确的时间同步，缩小时钟同步误差。

Description

时钟同步装置及时钟同步方法

技术领域

本案是有关于一种时钟同步装置及时钟同步方法，且特别是有关于取得当日时刻的时钟同步装置及时钟同步方法。

背景技术

依据IEEE1588的精确时间协议，透过主装置(Master)的同步封包(Sync Message)传送时间T1、从装置(Slave)的同步封包接收时间T2、从装置的延迟要求信号封包(Delayrequest Message)传送时间T3以及主装置的延迟要求信号封包接收时间T4的4个时间信息中计算取得时间偏移值，从装置再据以同步时间。一般负责封包转传的芯片可透过时间戳章计数器(Timestamp counter)提供封包接收或传送时的时间。

不过有些芯片仅提供有限位元数的时间戳章计数器，提供接收封包当时的计数值，受限于位元数，时间戳章计数器仅能提供一段时间区间的时间计数值，而非提供当时的时刻(Time of Day,TOD)。例如，芯片中是搭载32位元的时间戳章计数器，在计数单位为纳秒(nano second,ns)时，代表该时间戳章计数器是在约0～4.29秒之间循环计数，因此芯片仅能在接收/传送封包时以时间戳章计数器当下的计数值(即0～4.29秒其中一值)作为接收/传送封包的时间，无法得到接收/传送当时的时刻(TOD)。据此，在上述状况下，需要一种能得到当时时刻的方法，后续才能与主装置进行准确的同步。

发明内容

本案的一态样是在提供一种时钟同步装置，能与装置进行时钟同步流程，装置能发出第一同步封包及对应第一延迟要求信号封包发出第一延迟回应信号封包，并透过第一同步封包或第一追踪封包提供第一时间值以及透过第一延迟回应信号封包提供第二时间值。时钟同步装置包含封包处理电路、时间计数电路以及处理器。封包处理电路包含时间戳章计数器，具有N位元值，用以接收第一同步封包及第一延迟回应信号封包，以及依据接收第一同步封包及传送第一延迟要求信号封包时，由时间戳章计数器提供第一时间计数值及第二时间计数值，并且于再次接收第一同步封包时由时间戳章计数器提供第三时间计数值。时间计数电路耦接于封包处理电路，并依据频率进行时间计数。处理器用以依据第一时间值、第二时间值、第一时间计数值及第二时间计数值以计算第一偏移值；依据第一偏移值及频率的倒数以计算第一调整值；依据第一调整值及N位元值以计算第二商数值及第二余数值；以及依据N位元值、第二商数值以及第三时间计数值执行计算第二同步封包的接收时间。

在一实施例中，该处理器更用以依据该第一偏移值及该频率倒数以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。

在另一实施例中，该处理器更用以依据该第一调整值设定该时间计数电路的计时起始值或计时累加值。

在又一实施例中，该处理器更用以判定该第三时间计数值小于该第二余数值时，决定调整该第二商数值。

于再一实施例中，该处理器更用以依据该第一时间计数值、该第一偏移值及该频率倒数以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。

在一实施例中，该封包处理电路更用以传送一第二延迟要求信号封包，并由该时间戳章计数器提供一第四时间计数值以及该处理器依据该N位元值、该第二商数值以及该第四时间计数值以执行计算该第二延迟要求信号封包的一传送时间。

在另一实施例中，该封包处理电路更用于接收一第二同步封包及一第二延迟回应信号封包，该处理器依据一第三时间值、一第四时间值、该第三时间计数值及该第四时间计数值以计算一第二偏移值、依据该第二偏移值及该频率倒数以计算一第三商数值及一第三余数值、依据该第三商数值及该频率倒数以计算一第二调整值、以及对应该第二调整值设为时间计数电路的计时起始值。

在又一实施例中，该处理器更将该频率倒数以及该第三商数值相乘，以取得该第二调整值。

于再一实施例中，时钟同步装置还包含一锁相回路电路，该锁相回路电路对应该频率输出信号；该处理器更依据该第三余数值调整该输出信号的相位。

在又一实施例中，该时间计数电路还包含：一第一暂存器电路及一第二暂存器电路。该第一暂存器电路用以储存该第一调整值。该第二暂存器电路用以储存该第二调整值。

本案的另一态样是在提供一种时钟同步方法，是应用于时钟同步装置。时钟同步装置透过与装置进行时钟同步流程，时钟同步装置包括具N位元的时间戳章计数器以及依据频率进行时间计数的当日时间计数器，时钟同步方法包含以下步骤：由装置发出的封包中取得第一时间值及第二时间值，其中封包包括第一封包、第二封包或第四封包；依据接收第一封包及传送第二封包的时间，分别取得第一时间计数值及第二时间计数值；依据第一时间值、第二时间值、第一时间计数值及第二时间计数值以计算第一偏移值；依据第一偏移值及频率倒数以计算第一调整值；依据第一调整值及N位元值以计算第二商数值以及第二余数值；由接收第五封包时取得一第三时间计数值；以及依据N位元值、第二商数值以及第三时间计数值以计算第五封包的接收时间。

在一实施例中，计算该第一调整值包含：依据该第一偏移值以及该频率倒数以计算一第一商数值及一第一余数；以及依据该频率倒数与该第一商数值的乘积取得该第一调整值。

在另一实施例中，时钟同步方法还包含：依据该第一调整值做为一计时起始值或一计时累加值。

在又一实施例中，时钟同步方法还包含：当该第三时间计数值小于该第一余数值时，调整该第二商数值。

于再一实施例中，依据该第一偏移值及该频率倒数以计算该第一调整值还包含：依据时间计数值、该第一偏移值及该频率倒数以计算该第一调整值。

在一实施例中，时钟同步方法还包含：依据该位元值N、该第二商数值以及一第四时间计数值以计算一第六封包的一传送时间；其中，该第四时间计数值为传送该第六封包时取得的时间计数值。

在另一实施例中，时钟同步方法还包含：依据该第五同步封包传送时的一第三时间值、该第六封包接收时的一第四时间值、该接收时间、该传送时间以计算一第二偏移值；依据该第二偏移值以及该频率倒数以计算一第三商数值及一第三余数值；依据该第三商数值及该频率倒数以计算一第二调整值；以及对应该第二调整值设为计时起始值。

在又一实施例中，该处理器于计算该第二调整值时是将该频率倒数及该第三商数值相乘。

于再一实施例中，对应该第二调整值设为计时起始值是依据目前计数值与第二调整值设为计时起始值。

在又一实施例中，时钟同步方法还包含：依据该第三余数值以调整对应该频率输出的输出相位。

因此，根据本案的技术态样，本案的实施例通过提供一种时钟同步装置及时钟同步方法，借以在芯片仅能提供传送或接收时的有限计数值的状态下，依旧得以计算出传送或接收时的时刻(Time of Day)，并且进一步的将时刻进行更准确的同步。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1是根据本案的一些实施例所绘示的一种时钟同步装置的示意图；以及

图2是根据本案的一些实施例所绘示的一种时钟同步方法的流程图。

具体实施方式

以下揭示实施例用以实施本发明的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本揭示。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本发明或其例证的范围和意义。此外，本揭示在不同例证中可能重复引用数字符号且/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例且/或配置之间的关系。

请参阅图1，是绘示本发明实施例的一种时钟同步装置100的示意图。于本实施例中，时钟同步装置100为从装置，装置900为主装置，从装置于一时间区间中与主装置进行时钟同步流程。于时钟同步流程中，装置900是发出第一封包取得第一时间值T1及对应第二封包接收时取得第二时间值T4，并且对应第二封包发出第三封包以提供第二时间值T4。而第一时间值T1除了透过第一封包提供之外，亦可改由第四封包提供，提供方式将于后说明。而时钟同步装置100则由该第一封包中取得第一时间值T1，于收到第一封包时取得第一时间计数值T2，透过发出第二封包取得第二时间计数值T3，以及由该第三封包中取得第二时间值T4。于本实施例中，是以IEEE1588精确时间协定为例，依据IEEE1588的精确时间协定进行时间同步流程，因此第一封包为第一同步封包P1(Sync Message)，第二封包为第一延迟要求信号封包P2(Delay Request Message)，第三封包为第一延迟回应信号封包P3(DelayResponse Message)，第四封包为追踪封包P4(Follow Up Message)，第五封包为第二同步封包P5，第六封包为第二延迟要求信号封包P6，第七封包为第二延迟回应信号封包P7。装置900具有时钟元件，而能提供时刻(Time of Day)，于本实施例中，装置900是提供原始时钟(Ordinary Clock)或边界时钟(Boundary Clock)。于该时间区间中，装置900透过同步封包提供同步封包P1的发送时间T1以及将收到延迟要求信号封包的接收时间T4提供于延迟回应信号封包P3中。于本实施例中，为区别不同时间发出的封包，将同步封包区别为第一、第二同步封包P1、P5，延迟要求信号封包区别为第一、第二延迟要求信号封包P2、P6，以及延迟回应信号封包区别为第一、第二延迟回应信号封包P3、P7。于其他实施例中，装置900亦可透过追踪封包(Follow Up Message)提供发送同步封包P1的发送时间T1。时钟同步装置100可以是从装置，亦可以是具有从装置角色及主装置角色的时钟同步装置。时钟同步装置100可以是网路通讯装置，例如是网路交换器、路由器等。

时钟同步装置100包含封包处理电路110、处理器130、时间计数电路150以及锁相回路电路170。于本实施例中，封包处理电路110包含时间戳章计数器112、同步电路114与通讯元件116。而时间计数电路150包含当日时间计数器152、第一、第二暂存器电路154A和154B。

通讯元件116用于接收及传送封包。于本实施例中，时间同步装置100是透过通讯元件116负责发送或接收封包，通讯元件116可以是输入/输出埠或负责封包输入、输出的整合电路。于本发明实施例中，通讯元件116是接收第一、第五同步封包P1、P5及延迟要求回应信号封包P3，以及传送第一、第二延迟要求信号封包P2、P6。

时间戳章计数器112为具有N位元的计数器，用于提供一循环时间内的时间计数值。于本实施例中，N位元是以32位元为例，时间计数值的单位为纳秒(nano second,ns)，时间戳章计数器112计数(2^32)次后会重新计数，例如由计数值0计数至(2^32)-1时，再重新由0开始计数。于本实施例中，时间戳章计数器112仅能在约0～4.29秒中循环计数，亦即仅能提供0～4.29秒之中的时间计数值。换句话说，当封包处理电路110接收到同步封包P1后，时间戳章计数器112提供的接收时间T2为0～4.29秒中的时间计数值。以及，当封包处理电路110传送第一延迟要求信号封包P2时，时间戳章计数器112提供的发送时间T3也是0～4.29秒中的时间计数值。同步电路114用以供时间戳章计数器112与时间计数电路150的同步。举例来说，时间计数电路150可透过设定数值至同步电路114以对时间戳章计数器112进行计数同步，使时间计数电路150与时间戳章计数器112在时间计数上可以同步。

处理器130透过封包处理电路110可取得同步封包P1的发送时间T1、接收同步封包P1的时间计数值、发送延迟要求信号封包P2的时间计数值以及延迟要求信号封包P2的接收时间T4。需说明的是，接收同步封包P1的接收时间T2与传送延迟要求信号封包P2的传送时间T3需对时间计数值计算后才能取得T2与T3的当日时刻(Time of Day)，而有关处理器130计算当日时刻以及执行本发明实施例的时钟同步流程，请一并参阅如后对时钟同步流程中的详细说明。于此补充说明，本实施例的当日时刻是可对应一日中的某一时刻，或者包含某日期的某一时刻，且当日时刻可为对应当日时刻的数值。

时间计数电路150依据一频率进行时间计数。于本发明实施例中，时间计数电路150是依据锁相回路电路170提供的时钟脉波进行时间计数，而锁相回路电路170是以该频率输出时钟脉波。需说明的是，锁相回路电路170亦可以是内建于时间计数电路150中，具体实施上可以是广域网路锁相回路电路(WAN PLL)。于本实施例中，时间计数电路150还包含当日时间计数器152，第一暂存器电路154A以及第二暂存器电路154B。其中，当日时间计数器152根据上述频率进行时间计数；第一暂存器电路154A提供计时起始值，当日时间计数器152由提供的计时起始值开始计数；以及第二暂存器电路154B提供计时累加值，当日时间计数器152由提供的计时累加值与当下时间计数值相加后的值开始计数。具体而言，当时间计数电路150运作时，若当日时间计数器152以频率4KHz进行时间计数，即以频率倒数为周期进行计数，本例中即以每隔250微秒(us)计数，连续累进时间计数值。当日时间计数器152则依据第一暂存器电路154A提供的计时起始值，由该计时起始值为起始值，开始累进时间计数值，或由第二暂存器电路154B提供的计时累加值，依据当日时间计数器当下时间计数值与计时累加值加总后的值为起始值，开始累进时间计数值。需说明的是，虽时间计数电路150具有提供时刻的能力，但是在某些情况下，例如断电后启动或与主装置900通讯中断等原因，时间计数电路150的时间计数值与正确时间有较大的偏移，而需先设定计时起始值。由此，处理器130将依据偏移值及频率倒数以计算第一调整值，再将第一调整值设为当日时间计数器152的计时起始值，由计时起始值开始进行时间计数。于本实施例中，处理器130可将第一调整值设定至第一暂存器电路154A或第二暂存器154B，以设定当日时间计数器152的计时起始值，或者依据偏移值是否超过预设值决定将第一调整值设定至第一暂存器电路154A或第二暂存器电路154B，例如于偏移值大于预设值时，将第一调整值设定至第一暂存器电路154A，若偏移值小于预设值时，将第一调整值设定至第二暂存器电路154B。另外，于其他实施例中，处理器130更将依据时间计数值T2、偏移值、以及频率倒数以计算第一调整值。有关第一调整值的计算流程，将于后说明。另外补充说明的是，于本实施例中的时刻、时间计数值可以是一N位元的二位元字串，该字串可经转换为某一时刻或某一日的某一时刻。

请参阅图2，是根据本发明实施例所绘示的时钟同步方法的流程图，包含步骤S210至S300。请同时参阅图1，以说明时钟同步装置100实施时钟同步方法的具体流程。

于步骤S210中，由装置900发出的封包中取得第一时间值及第二时间值。于本发明实施例中，装置900传送第一同步封包P1，而该第一同步封包P1被装置900传送时的时间为第一时间值，被时钟同步装置100接收时的时间定义为第一时间计数值。而第一延迟要求信号封包P2于时钟同步装置100被传送时的时间定义为第二时间计数值，而被装置900接收时的时间定义为第二时间值。需说明的是，在某些实施例中，第一时间值亦可透过追踪封包P4取得，而第二时间值则透过第一延迟回应讯息封包P3取得。第一时间值及第二时间值于本实施例中即可视为IEEE1588精确时间协议的同步封包传送时间T1及延迟回应封包接收时间T4。

于步骤S220中，依据接收第一同步封包及传送第一延迟要求信号封包的时间，取得第一时间计数值及第二时间计数值。具体来说，当封包处理电路110接收第一同步封包P1或发送第一延迟要求信号封包P2时，通讯元件116负责接收及传送封包的执行，并且于接收或传送时，由时间戳章计数器112提供接收时的第一时间计数值及传送时的第二时间计数值。第一时间计数值及第二时间计数值于本实施例中可视为IEEE1588精确时间协议的同步封包接收时间T3及延迟要求信号封包传送时间T4。

于步骤S230中，依据该第一时间值、该第二时间值、该第一时间计数值及该第二时间计数值以计算一第一偏移值。具体来说，依据IEEE1588精确时间协议计算偏移值的方式，处理器130是将第一时间值、第二时间值、第一时间计数值以及第二时间计数值分别对应T1,T2,T3以及T4进行计算以取得第一偏移值OFFSET1，唯，于本发明实施例中的第一时间计数值及第二时间计数值为2^N次方(纳秒)中的一值，于N位元为32时，即约为0～4.29秒中的一值。

于步骤S240中，依据第一偏移值及频率倒数以计算第一调整值。于本步骤中，处理器130将第一偏移值OFFSET1与当日时间计数器152的频率倒数相除之后可得到第一商数值Q1及第一余数值R1，为利了解，将各参数关系以如下等式表示：

第一偏移值OFFSET1＝频率倒数×第一商数值Q1+第一余数值R1。

接着，处理器130计算频率倒数与第一商数值Q1的乘积(频率倒数×第一商数值Q1)以计算出第一调整值。于另一实施例中，处理器130是将第一时间计数值与第一偏移值OFFSET1相加，再将相加的值与当日时间计数器152的频率倒数相除之后可得到第一商数值Q1及第一余数值R1，接着，处理器130依据前述方式计算出第一调整值。于本步骤中，可还包括步骤S2401，依据第一调整值设定时间计数电路的计时起始值。于本步骤中，是将以第一调整值做为时间计数电路150的计时起始值，以使时间计数电路150由相对正确的时刻开始时间计数。于本实施例中，处理器130是将第一调整值储存于第一暂存器电路154A，当日时间计数器152将依据第一暂存器电路154A储存的值设为计时起始值，由计时起始值开始计数。或者，处理器130可将对应第一调整值的计时累加值储存于第二暂存器电路154B，这边补充说明的是，本发明所属技术领域的通常知识者可知，可利用各种计算方式计算对应第一调整值的计时累加值，例如以当日时间计数器152的当时计数值与第一调整值相减的计算方式，将得到的差值做为计时累加值，使得当日时间计数器152的当时计数值与计时累加值相加之后的值等于第一调整值。也就是说，当日时间计数器152的当时计数值以各种方式与计时累加值运算而能得到第一调整值的方式皆可做为计时累加值的计算方式。于另一实施例中，处理器130决定将第一调整值储存于第一暂存器电路154A或第二暂存器电路154B是依据第一偏移值大小决定，举例来说，第一偏移值大于一预设值时，处理器130是将第一调整值储存于第一暂存器电路154A；若第二偏移值小于该预设值时，处理器130是将第一调整值储存于第二暂存器电路154B。

于步骤S250中，依据该第一调整值以及该N位元值以计算一第二商数值以及一第二余数值。为利说明，请先参考如下等式：

第一调整值(频率倒数×第一商数值Q1)＝第二商数值Q2×2的N次方值+第二余数值R2

依据上面等式，于本实施例中，处理器130是将第一调整值与对应时间戳章计数器112的位元值N为指数且以2为底的值(即2的N次方值)相除后得到第二商数值Q2及第二余数值R2。

于步骤S260中，依据取得第二同步封包P5时的第三时间计数值以及第二余数值R2判断是否调整该第二商数值Q2。于本实施例中，处理器130于下次时间区间中收到第二同步封包P5时，处理器130由时间戳章计数器112提供的时间计数值取得第三时间计数值。此外，第三时间计数值更与第二余数值R2进行比较，以判断是否调整第二商数值Q2。于本实施例中，若判定第三时间计数值小于第二余数值R2时，处理器130将第二商数值Q2加1；反之，则不调整该第二商数值Q2。为利了解，以如下等式表示：

时间计数值>R2则第二商数值Q2＝第二商数值Q2；

时间计数值<R2则第二商数值Q2＝第二商数值Q2+1

于步骤S270中，依据第二延迟要求信号封包P5的传送时间取得第四时间计数值以及依据第二延迟要求信号封包P5的接收时间取得第四时间值，并依据N位元值、第二商数值Q2以及第三时间计数值以计算第二同步封包P5的接收时间。具体来说，计算第二同步封包的接收时间T2可以如下等式表示：

接收时间T2＝时间戳章计数器的时间计数值+第二商数值Q2×(2的N次方)

于本实施例中，当封包处理电路110接收第二同步封包P5时，处理器130由时间戳章计数器112取得时间计数值，接着，如上等式所示，由第二商数值Q2与2的N次方值的乘积与时间计数值相加后得到的值即取得第二同步封包P5的接收时间T2。

于步骤S280中，由传送第二延迟要求信号封包P6时取得第四时间计数值，并依据该位元值N、该第二商数值Q2以及该第四时间计数值以计算该第二延迟要求信号封包P6的传送时间T3。具体来说，计算第二延迟要求信号封包P6的传送时间T3可以如下等式表示：

传送时间T3＝时间戳章计数器的时间计数值+第二商数值Q2×(2的N次方)

于本实施例中，当封包处理电路110传送第二延迟要求信号封包P6至装置900时，处理器130由时间戳章计数器112取得传送时的时间计数值，接着，如上等式所示，由第二商数值Q2与2的N次方值的乘积与时间计数值相加后得到的值即取得第二延迟要求信号封包P6的传送时间T3。另外，装置900于接收第二延迟要求信号封包P6时取得第四时间值，并透过第二延迟回应信号封包P7提供第四时间值。

至此，在时间戳章计数器112因有限位元数的限制而无法提供当日时间的状况下，例如封包处理电路因各种原因仅搭载有限位元数的时间戳章计数器时，透过本发明实施例的上述步骤后，即可计算同步封包的接收时间T2及延迟要求信号封包的传送时间T3，于后续同步流程中提供当日时间以准确地进行时间同步。

另外，于本发明实施例中，时钟同步装置100可继续进行步骤S290，以持续缩小与装置900的同步时间误差。

于步骤S290中，依据第三时间值、第四时间值、第三时间计数值及该第四时间计数值的计算取得第二偏移值，更依据第二偏移值、频率倒数计算第三商数值Q3及第三余数值R3，再依据当日时间计数器152的时间计数值及第二调整值设为当日时间计数器的计时起始值。于本实施例中，第二偏移值与第一偏移值的计算方式相同，只是第三时间计数值为步骤S270中计算取得的第二同步封包P5的接收时间T2，而第四时间计数值为步骤S290中计算取得的第二延迟要求信号封包P6的传送时间T3，据此计算取得第二偏移值。接着，为利说明，可将第二偏移值化为如下等式：

|第二偏移值|＝频率倒数×第三商数值Q3+第三余数值R3

依据上述等式，于本发明实施例中，处理器130是将第二偏移值的绝对值与频率倒数相除后得到第三商数值Q3及第三余数值R3。其后，处理器130将频率倒数与第三商数值Q3相乘后得到的乘积即取得第二调整值，并依据第二调整值与当日时间计数器152的时间计数值相加后的值做为为当日时间计数器152的计时启始值，由计时启始值重新开始计时。于本实施例中，处理器130是透过储存第二调整值于第二暂存器电路154B，以设定当日时间计数器152的计时启始值，与第一暂存器电路154A不同的是，当日时间计数器152将第二暂存器电路154B的值与当时的时间计数值相加后，由相加后的值开始时间计数。于本步骤后，可使时间计数电路150的当日时间计数器152与装置900的时钟同步误差缩小至频率倒数值以内，以频率4KHz为例，即可将同步误差缩小至250微秒(us)以内。若欲持续缩小与装置900的时间同步误差，可再进行步骤S300。

于步骤S300中，依据第三余数值调整时钟脉波的输出相位。于本实施例中，当日时间计数器152是依据锁相回路电路170在该频率下输出的时钟脉波进行时间计数，于本步骤中，处理器130依据第三余数值R3设定锁相回路电路170的输出相位，以调整时钟脉波的输出时间，进而延迟或加快当日时间计数器152的时间计数周期。举例来说，若第三余数值R3值为10，处理器130依此设定锁相回路电路170后，锁相回路电路170会提早10纳秒输出相位。因此，于本实施例中，锁相回路电路170于频率4KHz的时钟脉波输出时，其输出相位经调整后能让时间计数电路150的当日时间计数器152与装置900的时钟同步误差约小于1微秒(us)之内。

透过本发明实施例的时钟同步装置及时钟同步方法，可以在时间戳章计数器的位元数受限的状态下仍能获得传送或接收时的时刻(Time of Day)，并且进一步的进行更准确的时间同步，缩小时钟同步误差。

在一些实施例中，处理器130、封包处理电路110以及时间计数电路150可以是具有储存、运算、数据读取、接收信号或信息、传送信号或信息等功能的电路或其他具有同等功能的整合电路或模块，包含中央处理器(CPU)、芯片或现场可编程门阵列(FPGA)等。

虽然本案已以实施方式揭示如上，然其并非用以限定本案，任何熟悉此技艺者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的范围为准。

Claims (20)

1.一种时钟同步装置，能与一主装置进行时钟同步流程，该主装置能发出一第一同步封包及对应一第一延迟要求信号封包发出一第一延迟回应信号封包，并透过该第一同步封包或一第一追踪封包提供一第一时间值以及透过该第一延迟回应信号封包提供一第二时间值，其特征在于，该时钟同步装置包含：

一封包处理电路，包含一时间戳章计数器，具有一N位元值，用以接收该第一同步封包及该第一延迟回应信号封包，以及依据接收该第一同步封包及传送该第一延迟要求信号封包时，由该时间戳章计数器提供一第一时间计数值及一第二时间计数值，并且于接收一第二同步封包时由该时间戳章计数器提供一第三时间计数值；

一时间计数电路，耦接于该封包处理电路，并依据一频率进行时间计数；以及

一处理器，用以依据该第一时间值、该第二时间值、该第一时间计数值及该第二时间计数值以计算一第一偏移值；依据该第一偏移值及该频率的倒数以计算一第一调整值；将该第一调整值与对应该N位元值为指数且以2为底的值相除，以计算一第二商数值及一第二余数值；以及依据该N位元值、该第二商数值以及该第三时间计数值执行计算该第二同步封包的一接收时间。

2.根据权利要求1所述的时钟同步装置，其特征在于，该处理器更用以将该第一偏移值与该频率倒数相除，以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。

3.根据权利要求2所述的时钟同步装置，其特征在于，该处理器更用以依据该第一调整值设定该时间计数电路的计时起始值或计时累加值。

4.根据权利要求3所述的时钟同步装置，其特征在于，该处理器更用以判定该第三时间计数值小于该第二余数值时，决定调整该第二商数值。

5.根据权利要求1所述的时钟同步装置，其特征在于，该处理器更用以依据该第一时间计数值、该第一偏移值及该频率倒数以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。

6.根据权利要求1所述的时钟同步装置，其特征在于，该封包处理电路更用以传送一第二延迟要求信号封包，并由该时间戳章计数器提供一第四时间计数值以及该处理器依据该N位元值、该第二商数值以及该第四时间计数值以执行计算该第二延迟要求信号封包的一传送时间。

7.根据权利要求6所述的时钟同步装置，其特征在于，该封包处理电路更用于接收一第二同步封包及一第二延迟回应信号封包，该处理器依据一第三时间值、一第四时间值、该第三时间计数值及该第四时间计数值以计算一第二偏移值、将该第二偏移值与该频率倒数相除，以计算一第三商数值及一第三余数值、依据该第三商数值及该频率倒数以计算一第二调整值、以及对应该第二调整值设为时间计数电路的计时起始值。

8.根据权利要求7所述的时钟同步装置，其特征在于，该处理器更将该频率倒数以及该第三商数值相乘，以取得该第二调整值。

9.根据权利要求7所述的时钟同步装置，其特征在于，还包含：

一锁相回路电路，对应该频率输出信号；

该处理器更依据该第三余数值调整该输出信号的相位。

10.根据权利要求7所述的时钟同步装置，其特征在于，该时间计数电路还包含：

一第一暂存器电路，用以储存该第一调整值；以及

一第二暂存器电路，用以储存该第二调整值。

11.一种时钟同步方法，应用于一时钟同步装置，该时钟同步装置包括具有N位元值的一时间戳章计数器以及依据一频率进行时间计数的当日时间计数器，其特征在于，该时钟同步方法包含以下步骤：

与一主装置进行一时钟同步流程，以接收从该主装置发出的一第一封包及一第二封包，并分别从该第一封包及该第二封包取得一第一时间值及一第二时间值；

依据接收该第一封包及传送该第二封包的时间，分别取得一第一时间计数值及一第二时间计数值；

依据该第一时间值、该第二时间值、该第一时间计数值及该第二时间计数值以计算一第一偏移值；

依据该第一偏移值及该频率倒数以计算一第一调整值；

将该第一调整值与对应该N位元值为指数且以2为底的值相除，以计算一第二商数值以及一第二余数值；

由接收一第五封包时取得一第三时间计数值；以及

依据该N位元值、该第二商数值以及该第三时间计数值以计算该第五封包的一接收时间。

12.根据权利要求11所述的时钟同步方法，其特征在于，计算该第一调整值包含：

将该第一偏移值以及该频率倒数相除，以计算一第一商数值及一第一余数；以及

依据该频率倒数与该第一商数值的乘积取得该第一调整值。

13.根据权利要求12所述的时钟同步方法，其特征在于，还包含：

依据该第一调整值做为一计时起始值或一计时累加值。

14.根据权利要求12所述的时钟同步方法，其特征在于，还包含：

当该第三时间计数值小于该第二余数值时，调整该第二商数值。

15.根据权利要求11所述的时钟同步方法，其特征在于，依据该第一偏移值及该频率倒数以计算该第一调整值还包含：

依据时间计数值、该第一偏移值及该频率倒数以计算该第一调整值。

16.根据权利要求11所述的时钟同步方法，其特征在于，还包含：

依据该位元值N、该第二商数值以及一第四时间计数值以计算一第六封包的一传送时间；

其中，该第四时间计数值为传送该第六封包时取得的时间计数值。

17.根据权利要求16所述的时钟同步方法，其特征在于，还包含：

依据该第五封包传送时的一第三时间值、该第六封包接收时的一第四时间值、该接收时间、该传送时间以计算一第二偏移值；

将该第二偏移值与该频率倒数相除，以计算一第三商数值及一第三余数值；

依据该第三商数值及该频率倒数以计算一第二调整值；以及

对应该第二调整值设为计时起始值。

18.根据权利要求17所述的时钟同步方法，其特征在于该第二调整值是将该频率倒数及该第三商数值相乘而得。

19.根据权利要求17所述的时钟同步方法，其特征在于，对应该第二调整值设为计时起始值是将该当日时间计数器的目前计数值与该第二调整值设为计时起始值。

20.根据权利要求17所述的时钟同步方法，其特征在于，还包含：依据该第三余数值以调整对应该频率输出的输出相位。

Images