CN111090612A

CN111090612A - 有能力以加速方式执行可配置处理的微控制器

Info

Publication number: CN111090612A
Application number: CN201911013631.6A
Authority: CN
Inventors: M·瓦利斯; S·马泽; D·阿拉德尼瑟
Original assignee: STMicroelectronics Rousset SAS; STMicroelectronics Grenoble 2 SAS
Current assignee: STMicroelectronics Rousset SAS; STMicroelectronics Grenoble 2 SAS
Priority date: 2018-10-24
Filing date: 2019-10-23
Publication date: 2020-05-01
Also published as: FR3087908B1; US20200133667A1; FR3087908A1

Abstract

本公开涉及有能力以加速方式执行可配置处理的微控制器。一种微控制器包括处理器和耦合到处理器的硬件加速器。微控制器被编程为通过将至少一个参数从处理器传送到硬件加速器，来执行能够由至少一个参数进行参数化的处理操作。该微控制器可以是车载计算机的一部分。

Description

有能力以加速方式执行可配置处理的微控制器

相关申请的交叉引用

本申请要求于2018年10月24日提交的法国专利申请No.1859815的优先权，由此该申请通过引用并入于此。

技术领域

本发明的实施例涉及微控制器。

背景技术

微控制器包含一个或多个CPU(处理器核)，CPU是微控制器的核心。诸如ROM、EPROM、EEPROM或闪速EPROM型中央存储器之类的存储器可以存储程序，该程序在应用中被加载以由微控制器实现。微控制器还可以包括其他组件，诸如可编程输入/输出外围设备。微控制器可以被设计用于嵌入式应用。

发明内容

实施例提供了一种微控制器，该微控制器有能力快速执行处理操作而不会过度地对其执行负载不利，同时在处理操作的类型方面给予灵活性。

根据一些实施例，提出了将通用的非常快的且廉价的硬件加速器并入微控制器中。

根据一个方面，一种微控制器可以执行能够由至少一个参数进行参数化的处理操作。微控制器包括处理器和硬件加速器，硬件加速器耦合到处理器，并且被配置为在硬件方面更快速地执行处理操作。处理器被配置为将至少一个参数传送给硬件加速器。

由于硬件加速器是在硬件方面配置的电路，因此其成本最小，并且其得益于对于处理操作、特别是在执行速度方面最优的架构。因此，处理器摆脱了执行该处理操作的约束，并且提高了微控制器的执行速度。此外，由于处理操作的执行是可参数化的(例如在精确性方面)，所以微控制器受益于使得可以改变应用的执行灵活性。

根据一个实施例，处理操作是迭代处理操作，并且至少一个参数包括处理操作的迭代次数。有利地，处理操作的精确性仅由迭代次数确定。

因此可以在期望的精确性与速度之间设置折衷，并且可以受益于针对具有不同约束的各种应用而优化的操作。

例如，微控制器包括被配置为生成时钟信号的时钟信号生成器，并且硬件加速器被配置为每个时钟周期在硬件方面执行处理操作的至少一次迭代。

与由处理器执行形成对照(这通常需要几个时钟周期来执行一次迭代)，基于硬件的执行每个周期允许一定次数的迭代。

根据一个实施例，硬件加速器还包括旨在接收处理操作的输入自变量的输入级，该输入级被配置为允许在处理操作的当前执行期间，接收处理操作的接下来的执行的接下来的输入自变量。

换言之，期间执行处理操作的时间用于加载接下来的处理操作的接下来的输入自变量。

根据一个实施例，硬件加速器还包括旨在传送处理操作的结果的输出级，该输出级被配置为：结果一旦可用，就将结果传送给处理器，处理器被配置为：只要硬件加速器尚未向处理器传送结果，就被阻止在等待状态中。

输出级仅在处理操作完成时才释放结果，并且因此来自处理器的读取操作被排队，直到结果在处理操作结束时被释放。

有利地，硬件加速器被配置为：在通过输出级已将结果传送给处理器之后，立即在硬件方面执行可能的接下来的未决处理操作。

因此，输入输出流能够不间断地活动，这在速度方面是有利的。

根据一个实施例，函数包括选自包括以下项的组的具体类型的至少一个处理操作：余弦、正弦、反正切、反正弦、反余弦、双曲正弦、双曲余弦、双曲反正切、平方根、相位、模数、指数、自然对数。

根据一个实施例，硬件加速器被配置为通过实现“CORDIC”坐标旋转数字算法(其本身是本领域技术人员公知的)，来在硬件方面执行处理操作。

根据另一方面，提出的是一种硬件加速器，其被配置为在硬件方面更快速地执行能够由至少一个参数进行参数化的处理操作，该至少一个参数旨在由微控制器的处理器传送。

附图说明

通过检查对完全非限制性实施例的详细描述和附图，本发明的其他优点和特征将变得显而易见，在附图中：

图1-图4示出了本发明的示例性实施例。

具体实施方式

图1示出了微控制器MC的示例性实施例，该微控制器MC旨在执行能够通过至少一个参数进行参数化的处理操作。

微控制器MC包括处理器CPU和耦合到处理器CPU的硬件加速器AM。微控制器尤其旨在执行处理操作。与使用处理器CPU实现的执行相比，硬件加速器AM被配置为在硬件方面更快地执行处理操作。由硬件加速器AM执行的处理操作能够通过至少一个参数进行参数化，并且处理器CPU尤其被配置为将至少一个参数传送给硬件加速器AM。

此外，微控制器还包括存储器元件、直接存储器访问管理设备DMA、输入输出接口，该存储器元件可以包括随机访问存储器RAM和非易失性存储器ROM，输入输出接口诸如为数模转换器DAC、模数转换器ADC和脉宽调制器PWM。此外，尽管未示出，但是微控制器MC可以包括时钟信号生成器，时钟信号生成器被配置为生成具有时钟周期的时钟信号，该时钟信号旨在为微控制器MC的元件的操作记时。

微控制器的各种元件(也就是说，在该示例中，处理器、硬件加速器、存储器元件、直接存储器访问设备和输入输出接口)可以经由集成电路总线BS彼此通信。时钟信号生成器可能可以在集成电路总线BS上或在专用通道上传输时钟信号。

例如，集成电路总线BS是AHB(标准术语“高级高性能总线”的首字母缩写)。

因此，可以由处理器CPU经由集成电路总线BS，将参数传输到硬件加速器AM，该参数对由硬件加速器AM在硬件方面执行的处理操作进行参数化。

处理操作优选地是例如选自以下项中的具体类型：三角函数、双曲函数或者要不然“自然”函数(诸如指数函数和对数函数)、根、两个坐标的范数、两个变量的相位等。

例如，硬件加速器被配置为通过实现“CORDIC”坐标旋转数字算法来在硬件方面执行处理操作。

由于通过硬件加速器对处理操作进行基于硬件的执行，因此以低成本提高了微控制器的性能。另外，例如与传统系统相比，大大简化了微控制器的使用，在传统系统中，用户必须对DSP类型的、专用于执行处理操作的计算单元进行编程，特别是利用专用电路和所需要的预防措施。

图2示出了硬件加速器AM的示例性实施例，例如，该硬件加速器AM被并入以上参考图1所述的微控制器MC中。

在这种情况下，硬件加速器AM包括输入级INRG、计算级CAL和输出级OUTRG。

计算级CAL在硬件方面被配置为在硬件方面执行处理操作。因此，计算级被设计为在所有点处以最佳方式执行处理操作。

输入级INRG旨在接收输入自变量WDATA。输入自变量WDATA包括将对其执行处理操作的数据，例如要计算的函数的输入变量的值。输入自变量WDATA可能还可以包括对处理操作进行参数化的参数。在这方面，输入级INRG例如包括输入寄存器。

输入级INRG还被配置为允许在当前处理操作的执行期间，接收处理操作的接下来的执行的接下来的输入自变量WDATA。

当接收到输入自变量WDATA时，数据和参数存储在输入寄存器中。与此相关的处理操作变为“未决的”。

输出级OUTRG旨在传送当前处理操作的结果RDATA。在这方面，输出级OUTRG例如包括输出寄存器。

在处理操作结束时，结果存储在输出级OUTRG的输出寄存器中。

根据第一替代方案，指示器信号RRDY然后被激活。指示器信号RRDY使得可以向处理器CPU传达处理信息的结束，从而处理器CPU启动对输出级OUTRG中的数据RDATA的读取操作。

根据第二替代方案，输出级OUTRG被配置为结果RDATA一旦可用，就将结果RDATA传送到处理器CPU，并且只要硬件加速器AM尚未向处理器传送结果，处理器CPU就被配置为被阻止在等待结果RDATA的状态中。

因此，在当前处理操作期间，针对处理操作的结果RDATA的读取请求将等待结果可用以被许可。这意味着，处理器CPU不必探测指示器信号RRDY或被这种信号打断。

结果RDATA一旦可用，它们就由处理器CPU读取，并且输出流不被打断。

接下来，一旦处理器CPU从输出级OUTRG读取了结果RDATA，未决的处理操作就被执行。

因此，硬件加速器AM被配置为：在通过输出级OUTRG已将结果RDATA传送到处理器CPU之后，立即在硬件方面执行可能的接下来的未决处理操作。

只要不存在未决的处理操作，就可以将输入自变量WDATA(包括输入数据和参数)的新集合写入到输入级INRG。

这意味着，等待由硬件加速器AM在硬件方面执行的处理操作的结束所花费的时间可以用于准备接下来的处理操作。

可以由硬件加速器AM预先接收新的输入数据WDATA，并且输入流不被打断。

因此，硬件加速器的输入输出流没有排队，并且不被打断。

图3示出了由硬件加速器AM在硬件方面执行的示例性处理操作的收敛的曲线图。

在该示例中，处理操作是迭代处理操作，并且仅作为迭代次数的函数，知道处理操作的精确性。

图3的曲线图示出了作为迭代次数NB的函数的、精确性PR以对数尺度收敛CV的曲线，而与输入变量的值无关。所示的收敛每次迭代以1个二进制数字的水平演变。

迭代次数直接代表处理操作的执行速度，并且硬件加速器可以被配置为每个时钟周期在硬件方面执行处理操作的至少一次迭代，例如，每个时钟周期四次迭代。

特别地，由于处理操作的基于硬件的执行，与使用处理器的传统执行(传统执行通常限于在几个时钟周期之上进行一次迭代)形成对照，该类型的优化是可能的。

因此，至少一个参数可以包括处理操作的迭代次数，以便对处理操作的速度和精确性进行参数化。

实现“CORDIC”坐标旋转数字算法构成了这种处理操作的一个有利示例。

CORDIC(标准表达“坐标旋转数字计算机”的首字母缩写)算法是一种廉价的逐次逼近算法，特别地用于评估三角函数和双曲函数。

在三角(圆形)模式下，通过将单位矢量[1，0]旋转减小的角度直到旋转角的累加和等于输入角，来确定角度的正弦和余弦。然后，枢转矢量的笛卡尔分量x和y分别对应于角度的余弦和正弦。

相比之下，通过将矢量[x，y]旋转逐次减小的角度，来确定与反正切(y/x)相对应的矢量[x，y]的角度，以获得单位向量[1，0]。旋转角度的累加和给出原始矢量的角度。

通过将逐次的圆形旋转替换为沿着双曲线的步进，CORDIC算法还可以用于计算双曲函数。

其他函数可以从上述基本函数中导出。

因此，硬件加速器被配置为在硬件方面执行处理操作，该处理操作包括选自组的类型的至少一个函数，该组包括：余弦、正弦、反正切、反正弦、反余弦、双曲正弦、双曲余弦、双曲反正切、平方根、相位、模数、指数、自然对数。

图4示出了诸如车载计算机之类的电子器具APP，其包括诸如以上参考图1至图3所述的、包括硬件加速器AM的微控制器MC。

此外，本发明不限于这些实施例，而是包含其所有变体，例如，已经通过一个迭代处理操作的非限制性示例的方式给出了CORDIC算法，作为迭代次数的函数，知道该一个迭代处理操作的精确性，就像可以根据处理操作来选择对处理操作进行参数化的参数一样。

Claims

1.一种微控制器，包括：

处理器；以及

耦合到所述处理器的硬件加速器；

其中所述微控制器被编程为通过将至少一个参数从所述处理器传送到所述硬件加速器，来执行能够由所述至少一个参数进行参数化的处理操作。

2.根据权利要求1所述的微控制器，其中所述处理操作是具有多次迭代的迭代处理操作，并且所述至少一个参数指示所述处理操作的迭代次数。

3.根据权利要求2所述的微控制器，其中所述处理操作的精确性能够仅由所述迭代次数来确定。

4.根据权利要求2所述的微控制器，还包括被配置为生成时钟信号的时钟信号生成器，其中所述硬件加速器被配置为每个时钟周期在硬件方面执行所述处理操作的至少一次迭代。

5.根据权利要求1所述的微控制器，其中所述硬件加速器还包括被配置为接收所述处理操作的输入自变量的输入级，所述输入级被配置为允许在所述处理操作的当前执行期间，接收所述处理操作的接下来的执行的接下来的输入自变量。

6.根据权利要求1所述的微控制器，其中所述硬件加速器还包括被配置为传送所述处理操作的结果的输出级，所述输出级被配置为：所述结果一旦可用，就将所述结果传送给所述处理器，并且所述处理器被配置为：只要所述硬件加速器尚未将所述结果传送给所述处理器，就被阻止在等待状态中。

7.根据权利要求6所述的微控制器，其中所述硬件加速器被配置为：在通过所述输出级已将所述结果传送给所述处理器之后，立即在硬件方面执行可能的接下来的未决处理操作。

8.根据权利要求1所述的微控制器，其中所述处理操作包括选自由以下项组成的组的函数：余弦、正弦、反正切、反正弦、反余弦、双曲正弦、双曲余弦、双曲反正切、平方根、相位、模数、指数和自然对数。

9.根据权利要求1所述的微控制器，其中所述硬件加速器被配置为通过实现坐标旋转数字算法来在硬件方面执行所述处理操作。

10.根据权利要求1所述的微控制器，其中所述微控制器是车载计算机的一部分。

11.一种硬件加速器，包括被配置为执行能够由至少一个参数进行参数化的处理操作的硬件，所述至少一个参数从微控制器的处理器被传送。

12.根据权利要求11所述的硬件加速器，还包括被配置为接收所述处理操作的输入自变量的输入级，其中所述输入级被配置为允许在所述处理操作的当前执行期间，接收所述处理操作的接下来的执行的接下来的输入自变量。

13.根据权利要求11所述的硬件加速器，还包括输出级，所述输出级被配置为：所述处理操作的结果一旦可用，就传送所述结果，并且只要所述结果未被传送给所述处理器，就生成命令以阻止所述处理器接收所述结果。

14.一种操作微控制器的方法，所述微控制器包括处理器和硬件加速器，所述方法包括：

从所述处理器向所述硬件加速器传送参数；以及

执行由所述参数进行参数化的处理操作。

15.根据权利要求14所述的方法，其中所述处理操作是迭代处理操作，并且所述参数包括所述处理操作的迭代次数。

16.根据权利要求15所述的方法，其中所述处理操作的精确性能够仅由所述迭代次数来确定。

17.根据权利要求15所述的方法，还包括接收包括时钟周期的时钟信号，其中执行所述处理操作包括每个时钟周期在硬件方面执行所述处理操作的至少一次迭代。

18.根据权利要求14所述的方法，还包括：

接收当前处理操作的输入自变量；以及

在所述当前处理操作的执行期间，接收所述处理操作的接下来的执行的接下来的输入自变量。

19.根据权利要求14所述的方法，还包括：

所述处理操作的结果一旦可用，就将所述结果从所述硬件加速器传送给所述处理器；以及

只要所述结果未从所述硬件加速器被传送给所述处理器，就生成命令以阻止所述处理器。

20.根据权利要求14所述的方法，其中所述处理操作包括选自由以下项组成的组的函数：余弦、正弦、反正切、反正弦、反余弦、双曲正弦、双曲余弦、双曲反正切、平方根、相位、模数、指数和自然对数。

21.根据权利要求14所述的方法，其中执行所述处理操作包括执行“CORDIC”坐标旋转数字算法。