CN111064455A - 可编程延时电路 - Google Patents
可编程延时电路 Download PDFInfo
- Publication number
- CN111064455A CN111064455A CN201911378849.1A CN201911378849A CN111064455A CN 111064455 A CN111064455 A CN 111064455A CN 201911378849 A CN201911378849 A CN 201911378849A CN 111064455 A CN111064455 A CN 111064455A
- Authority
- CN
- China
- Prior art keywords
- module
- resistance
- capacitor
- ohms
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 73
- 238000007493 shaping process Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000003079 width control Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种可编程延时电路，包括RC延时模块，所述RC延时模块包括电阻网络和电容网络，所述电阻网络的电阻值能够编程调节，所述电容网络的电容值能够编程调节；所述电阻网络包括至少两个电阻模组，所述两个电阻模组串联，所述电阻模组通过第一开关模组调节电阻值；所述第一开关模组通过可编程的开关信号控制导通或者关断；所述电容网络包括至少两个电容模组，所述两个电容模组串联，所述电容模组通过第二开关模组调节电容值；所述第二开关模组通过可编程的开关信号控制导通或者关断。本发明的编程延时电路，实现可靠、时间易于调节的电路延时。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种可编程延时电路。
背景技术
从延时概念的提出，最初的延时电路是由固体软件延时实现的，其延时时间为几秒到几十秒，同时也是行业初次意识到延时的必要。延时电路中最简单的为RC电路，其延时范围由RC参数的大小决定。随着各种技术的发展，各种场合对延时的动态范围和精度都有着不同的要求。随着集成电路的发展，延时电路自身的集成度也在提高。在集成电路中，最初的延时电路是由反相器串联构成的。之后在现代超大规模集成电路(VLSI)设计中，又引入了锁相环和数字控制振荡器等数字模块来设计延时单元，以达到更高的延时精度、获得更好的电路性能。
可编程延时电路为延时电路的延时时间可以通过编程调节，现有技术中常用的可编程延时电路参照图1所示，其包括数模转换器、前级、后级逻辑脉冲宽度控制模块、两个LC延时电路。其主要工作原理是输入相应的延时控制信号，然后通过数模转换器的转换来调节LC延时电路中电容C的大小，最后达到使输入信号得到一定延迟的目的。其中，LC电路中的电容C是由变容二极管提供的。变容二极管的稳定性对电路的稳定性有着非常大的影响。
发明内容
本发明要解决的技术问题是提供一种可编程延时电路，实现可靠、时间易于调节的电路延时。
为了解决上述技术问题，本发明提供了一种可编程延时电路，包括RC延时模块，所述RC延时模块包括电阻网络和电容网络，所述电阻网络的电阻值能够编程调节，所述电容网络的电容值能够编程调节；
所述电阻网络包括至少两个电阻模组，所述两个电阻模组串联，所述电阻模组通过第一开关模组调节电阻值；所述第一开关模组通过可编程的开关信号控制导通或者关断；
所述电容网络包括至少两个电容模组，所述两个电容模组串联，所述电容模组通过第二开关模组调节电容值；所述第二开关模组通过可编程的开关信号控制导通或者关断。
本发明一个较佳实施例中，进一步包括所述电阻网络包括四个电阻模组，所述四个电阻模组串联；所述四个电阻模组分别为个位电阻模组、十位电阻模组、百位电阻模组和千位电阻模组；所述四个电阻模组分别通过各自的第一程控开关调节各自的电阻值，所有的第一程控开关组成所述第一开关模组。
本发明一个较佳实施例中，进一步包括所述个位电阻模组包括电阻值分别为一欧姆、两欧姆、三欧姆和四欧姆的四个个位电阻，所述四个个位电阻串联，每个所述个位电阻均并联一个第一程控开关。
本发明一个较佳实施例中，进一步包括所述十位电阻模组包括电阻值分别为十欧姆、二十欧姆、三十欧姆和四十欧姆的四个十位电阻，所述四个十位电阻串联，每个所述十位电阻均并联一个第一程控开关。
本发明一个较佳实施例中，进一步包括所述百位电阻模组包括电阻值分别为一百欧姆、两百欧姆、三百欧姆和四百欧姆的四个百位电阻，所述四个百位电阻串联，每个所述百位电阻均并联一个第一程控开关。
本发明一个较佳实施例中，进一步包括所述千位电阻模组包括电阻值分别为一千欧姆、两千欧姆、三千欧姆和四千欧姆的四个千位电阻，所述千个百位电阻串联，每个所述千位电阻均并联一个第一程控开关。
本发明一个较佳实施例中，进一步包括所述电容网络包括五个电容模组，其中第一个电容模组的输入端连接电阻网络，第五个电容模组的输出端接地，其它三个电容膜组依次串联后的整体连接第一个电容模组的输出端和第五个电容膜组的输入端；所述三个电容模组的输入端和第五个电容模组的输入端均通过第二程控开关连接地，所有的第二程控开关组成所述第二开关模组。
本发明一个较佳实施例中，进一步包括所述电容模组为单个电容；或者串联的多个电容；或者并联的多个电容。
本发明一个较佳实施例中，进一步包括所述延时电路还包括输入缓冲模块和输出缓冲模块；
所述输入缓冲模块的输出端连接RC延时模块的输入端，其用于隔离输入信号对RC延时模块的干扰；
所述RC延时模块的输出端连接输出缓冲模块的输入端，其用于对RC延时模块的输出信号进行整形。
本发明一个较佳实施例中，进一步包括所述输出缓冲模块包括比较器，所述比较器的负相输入端连接RC延时模块的输出端，其正相输入端连接参考电压；当RC延时模块的输出电压值小于参考电压时，所述比较器输出电压为其电源电压；当RC延时模块的输出电压值大于参考电压时，所述比较器输出电压为零。
本发明的有益效果：
本发明的可编程延时电路，利用电容的充放电特性，以及电容电压不能突变的原理设计RC延时模块，其由电阻网络和电容网络组成，通过编程调节电阻网络的电阻值，以及编程调节电容网络的电阻值实现电路延时，具有较高的延时可靠性，易于调节延时时间。
附图说明
图1是现有技术中可编程延时电路的结构框图；
图2是本发明优选实施例中可编程延时电路的结构框图；
图3是本发明优选实施例中RC延时模块的结构框图；
图4是本发明优选实施例中电阻网络的电路图；
图5是本发明优选实施例中电容网络的电路图；
图6是本发明优选实施例中输入缓冲模块的电路图；
图7是本发明优选实施例中输出缓冲模块的电路图。
图中标号说明：
10-RC延时模块，101-电阻网络，102-电容网络；
20-输入缓冲模块，30-输出缓冲模块，40-第一开关模组，50-第二开关模组；
S1-第一程控开关，S2-第二程控开关。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例
本实施例公开一种可编程延时电路，参照图2所示，该延时电路包括RC延时模块10、输入缓冲模块20和输出缓冲模块30。
上述RC延时模块10用于产生信号延时；
上述输入缓冲模块20的输出端连接RC延时模块10的输入端，其用于隔离输入信号对RC延时模块10的干扰；
上述RC延时模块10的输出端连接输出缓冲模块30的输入端，其用于对RC延时模块10的输出信号进行整形。
参照图6所示，上述输入缓冲模块20优选由反相器构成，用于信号的隔离，避免前后级信号的相互影响，隔离输入信号对RC延时模块10的干扰。
参照图7所述，上述输出缓冲模块包括比较器A，上述比较器A的负相输入端连接RC延时模块10的输出端，其正相输入端连接参考电压Vref，可以预先设置比较器A的参考电压Vref为其电源电压VDD的一半。当RC延时模块10的输出电压值小于参考电压Vref时，上述比较器输出电压为其电源电压VDD；当RC延时模块10的输出电压值大于参考电压VDD时，上述比较器输出电压为零。一方面实现前后级信号的隔离，另一方面实现数字信号的波形整形，最后得到延时后的输出脉冲信号。
以上，输入缓冲模块20和输出缓冲模块30的使用使得可编程延时电路具有较好的可靠性和稳定性。另一方面，利用电容的充放电特性，以及电容电压不能突变的原理设计的RC延时模块10，具有较高的延时可靠性，使得本实施例的延时电路具有满足集成电路要求的延时可靠性和稳定性。
参照图3所示，上述RC延时模块10包括电阻网络101和电容网络102。计电阻网络101的电阻值为R，电容网络102的电容值为C，RC延时模块10的延时时间t与电阻网络101的电阻值和电容网络102的电容值相关根据电容电压不能突变的原理计算：t＝RCln2≈0.69RC，根据该式确定调整电阻网络101的电阻值和电容网络102的电容值可以调节延时电路的延时时间。
在本实施例的进一步技术改进中，上述电阻网络101的电阻值能够编程调节，上述电容网络102的电容值能够编程调节。具体的，上述电阻网络101包括至少两个电阻模组，上述两个电阻模组串联，上述电阻模组通过第一开关模组40调节电阻值；上述第一开关模组40通过可编程的开关信号控制导通或者关断；上述电容网络102包括至少两个电容模组，上述两个电容模组串联，上述电容模组通过第二开关模组50调节电容值；上述第二开关模组50通过可编程的开关信号控制导通或者关断。通过编程调节电阻网络的电阻值，以及编程调节电容网络的电阻值实现电路延时，易于调节延时时间。
本实施例技术方案中，参照图4所示，上述电阻网络101包括四个电阻模组，上述四个电阻模组串联；上述四个电阻模组分别为个位电阻模组、十位电阻模组、百位电阻模组和千位电阻模组，个位电阻模组；上述四个电阻模组分别通过各自的第一程控开关S1调节各自的电阻值，所有的第一程控开关S1组成上述第一开关模组40。个位电阻模组、十位电阻模组、百位电阻模组和千位电阻模组均通过各自的第一程控开关S1调节自己的电阻值、且四个电阻模组分别从低位到高位调节电阻值，比如，上述个位电阻模组包括电阻值分别为一欧姆、两欧姆、三欧姆和四欧姆的四个个位电阻，上述四个个位电阻串联，每个上述个位电阻均并联一个第一程控开关。上述十位电阻模组包括电阻值分别为十欧姆、二十欧姆、三十欧姆和四十欧姆的四个十位电阻，上述四个十位电阻串联，每个上述十位电阻均并联一个第一程控开关。上述百位电阻模组包括电阻值分别为一百欧姆、两百欧姆、三百欧姆和四百欧姆的四个百位电阻，上述四个百位电阻串联，每个上述百位电阻均并联一个第一程控开关。上述千位电阻模组包括电阻值分别为一千欧姆、两千欧姆、三千欧姆和四千欧姆的四个千位电阻，上述千个百位电阻串联，每个上述千位电阻均并联一个第一程控开关。
以上设计的四个电阻模组可以在0至10KΩ的调节范围内任意调节电阻值，比如，若想要得到3742Ω阻值，其组合为3742＝3000+400+300+40+4+3+2，只需要将阻值为3000、400、300、40、4、3、2Ω的电阻所对应的第一程控开关打开，其它电阻对应的第一程控开关关断即可。各个第一程控开关的通断通过编程控制，比如，“1”表征“导通”，“0”表征“断开”，在此基础上编程控制。上述第一程控开关优选使用可以编程控制的指拨开关。
参照图5所示，上述电容网络102包括五个电容模组，其中第一个电容模组的输入端连接电阻网络，第五个电容模组的输出端接地，其它三个电容膜组依次串联后的整体连接第一个电容模组的输出端和第五个电容膜组的输入端；上述三个电容模组的输入端和第五个电容模组的输入端均通过第二程控开关S2连接地，所有的第二程控开关组成上述第二开关模组。
本实施例的第一种技术方案中，上述电容模组为单个电容，计单个电容容值为C1，五个单个电容串联组成的电容网络，通过控制第二程控开关S2的通断，可以调节电容网络的容值为C1、
本实施例的第二种技术方案中，上述电容模组为串联的多个电容。
本实施例的第三种技术方案中，上述电容模组为并联的多个电容。
以上三种技术方案中，一方面，通过调节单个电容的容值来调节电容网络的容值，另一方面，通过编程控制各个第二程控开关S2来调节电容网络的容值；实现电容值的双控调节。
各个第二程控开关的通断通过编程控制，比如，“1”表征“导通”，“0”表征“断开”，在此基础上编程控制。上述第二程控开关优选使用可以编程控制的指拨开关。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (10)
1.一种可编程延时电路，包括RC延时模块，其特征在于：所述RC延时模块包括电阻网络和电容网络，所述电阻网络的电阻值能够编程调节，所述电容网络的电容值能够编程调节；
所述电阻网络包括至少两个电阻模组，所述两个电阻模组串联，所述电阻模组通过第一开关模组调节电阻值；所述第一开关模组通过可编程的开关信号控制导通或者关断；
所述电容网络包括至少两个电容模组，所述两个电容模组串联，所述电容模组通过第二开关模组调节电容值；所述第二开关模组通过可编程的开关信号控制导通或者关断。
2.如权利要求1所述的可编程延时电路，其特征在于：所述电阻网络包括四个电阻模组，所述四个电阻模组串联；所述四个电阻模组分别为个位电阻模组、十位电阻模组、百位电阻模组和千位电阻模组；所述四个电阻模组分别通过各自的第一程控开关调节各自的电阻值，所有的第一程控开关组成所述第一开关模组。
3.如权利要求2所述的可编程延时电路，其特征在于：所述个位电阻模组包括电阻值分别为一欧姆、两欧姆、三欧姆和四欧姆的四个个位电阻，所述四个个位电阻串联，每个所述个位电阻均并联一个第一程控开关。
4.如权利要求2所述的可编程延时电路，其特征在于：所述十位电阻模组包括电阻值分别为十欧姆、二十欧姆、三十欧姆和四十欧姆的四个十位电阻，所述四个十位电阻串联，每个所述十位电阻均并联一个第一程控开关。
5.如权利要求2所述的可编程延时电路，其特征在于：所述百位电阻模组包括电阻值分别为一百欧姆、两百欧姆、三百欧姆和四百欧姆的四个百位电阻，所述四个百位电阻串联，每个所述百位电阻均并联一个第一程控开关。
6.如权利要求2所述的可编程延时电路，其特征在于：所述千位电阻模组包括电阻值分别为一千欧姆、两千欧姆、三千欧姆和四千欧姆的四个千位电阻，所述千个百位电阻串联，每个所述千位电阻均并联一个第一程控开关。
7.如权利要求1所述的可编程延时电路，其特征在于：所述电容网络包括五个电容模组，其中第一个电容模组的输入端连接电阻网络，第五个电容模组的输出端接地，其它三个电容膜组依次串联后的整体连接第一个电容模组的输出端和第五个电容膜组的输入端；所述三个电容模组的输入端和第五个电容模组的输入端均通过第二程控开关连接地，所有的第二程控开关组成所述第二开关模组。
8.如权利要求7所述的可编程延时电路，其特征在于：所述电容模组为单个电容；或者串联的多个电容；或者并联的多个电容。
9.如权利要求1-8任一项所述的可编程延时电路，其特征在于：所述延时电路还包括输入缓冲模块和输出缓冲模块；
所述输入缓冲模块的输出端连接RC延时模块的输入端，其用于隔离输入信号对RC延时模块的干扰；
所述RC延时模块的输出端连接输出缓冲模块的输入端，其用于对RC延时模块的输出信号进行整形。
10.如权利要求9所述的可编程延时电路，其特征在于：所述输出缓冲模块包括比较器，所述比较器的负相输入端连接RC延时模块的输出端，其正相输入端连接参考电压；当RC延时模块的输出电压值小于参考电压时，所述比较器输出电压为其电源电压；当RC延时模块的输出电压值大于参考电压时，所述比较器输出电压为零。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911378849.1A CN111064455A (zh) | 2019-12-27 | 2019-12-27 | 可编程延时电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911378849.1A CN111064455A (zh) | 2019-12-27 | 2019-12-27 | 可编程延时电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111064455A true CN111064455A (zh) | 2020-04-24 |
Family
ID=70304294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911378849.1A Pending CN111064455A (zh) | 2019-12-27 | 2019-12-27 | 可编程延时电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111064455A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060220149A1 (en) * | 2005-03-28 | 2006-10-05 | Bomy Chen | Dynamically tunable resistor or capacitor using a non-volatile floating gate memory cell |
| CN102064804A (zh) * | 2010-11-16 | 2011-05-18 | 天津大学 | 一种片上时钟发生器电路 |
| CN102386846A (zh) * | 2011-08-26 | 2012-03-21 | 无锡中星微电子有限公司 | 可编程振荡器 |
| CN102880155A (zh) * | 2012-10-18 | 2013-01-16 | 株洲南车时代电气股份有限公司 | 一种远程控制电阻的系统及方法 |
| CN103268754A (zh) * | 2013-05-28 | 2013-08-28 | 上海中科高等研究院 | 上升下降时间控制电路及amoled驱动控制信号产生电路 |
| CN203849583U (zh) * | 2014-05-15 | 2014-09-24 | 中国人民解放军空军第一航空学院 | 一种程控总温电阻信号源 |
| CN209218058U (zh) * | 2018-11-05 | 2019-08-06 | 山西工程技术学院 | 基于cmos反相器的可精确计算延时电路 |
-
2019
- 2019-12-27 CN CN201911378849.1A patent/CN111064455A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060220149A1 (en) * | 2005-03-28 | 2006-10-05 | Bomy Chen | Dynamically tunable resistor or capacitor using a non-volatile floating gate memory cell |
| CN102064804A (zh) * | 2010-11-16 | 2011-05-18 | 天津大学 | 一种片上时钟发生器电路 |
| CN102386846A (zh) * | 2011-08-26 | 2012-03-21 | 无锡中星微电子有限公司 | 可编程振荡器 |
| CN102880155A (zh) * | 2012-10-18 | 2013-01-16 | 株洲南车时代电气股份有限公司 | 一种远程控制电阻的系统及方法 |
| CN103268754A (zh) * | 2013-05-28 | 2013-08-28 | 上海中科高等研究院 | 上升下降时间控制电路及amoled驱动控制信号产生电路 |
| CN203849583U (zh) * | 2014-05-15 | 2014-09-24 | 中国人民解放军空军第一航空学院 | 一种程控总温电阻信号源 |
| CN209218058U (zh) * | 2018-11-05 | 2019-08-06 | 山西工程技术学院 | 基于cmos反相器的可精确计算延时电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7437252B2 (en) | Configurable voltage regulator | |
| EP0858161B1 (en) | Delay circuit using pulse shaping | |
| TW201238246A (en) | Improved noise immunity floating gate driver circuit configuration and method thereof | |
| CN106788351B (zh) | 一种带失调电压测试和校正的轨到轨参考电压比较器 | |
| US20180302073A1 (en) | Duty cycle calibration circuit and frequency synthesizer using the same | |
| US9847178B2 (en) | BST capacitor control | |
| EP2099184B1 (en) | Driver arrangement and signal generation method | |
| US20140049356A1 (en) | On-chip impedance network with digital coarse and analog fine tuning | |
| US9755575B1 (en) | Variable frequency RC oscillator | |
| SE457922B (sv) | Anordning vid aktivt filter samt anvaendning daerav | |
| JP2019511168A5 (zh) | ||
| US7482832B2 (en) | Termination circuit and semiconductor device comprising that termination circuit | |
| US8461892B1 (en) | Interpolation circuit and interpolation system | |
| US5461335A (en) | Delay circuit manufacturable by semiconductor elements | |
| CN111064455A (zh) | 可编程延时电路 | |
| TWI554027B (zh) | 用於適應性校正阻抗匹配的傳輸線驅動電路 | |
| US5521539A (en) | Delay line providing an adjustable delay | |
| JP5876799B2 (ja) | 半導体装置 | |
| CN203675058U (zh) | 一种频率补偿差分输入放大电路 | |
| US10892743B2 (en) | Fine delay structure with programmable delay ranges | |
| CN110794914A (zh) | 一种带隙基准电压产生电路 | |
| TWI779717B (zh) | 類比前端裝置 | |
| CN216531255U (zh) | 一种可调增益控制电路 | |
| CN219960552U (zh) | 信号延迟电路 | |
| CN114362511B (zh) | 可调电容电路和延时调节电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200424 |