CN111063287A - 显示控制系统 - Google Patents

显示控制系统 Download PDF

Info

Publication number
CN111063287A
CN111063287A CN201811211168.1A CN201811211168A CN111063287A CN 111063287 A CN111063287 A CN 111063287A CN 201811211168 A CN201811211168 A CN 201811211168A CN 111063287 A CN111063287 A CN 111063287A
Authority
CN
China
Prior art keywords
data
display
serial
display control
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811211168.1A
Other languages
English (en)
Other versions
CN111063287B (zh
Inventor
韦桂锋
王志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Novastar Electronic Technology Co Ltd
Original Assignee
Xian Novastar Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Novastar Electronic Technology Co Ltd filed Critical Xian Novastar Electronic Technology Co Ltd
Priority to CN201811211168.1A priority Critical patent/CN111063287B/zh
Publication of CN111063287A publication Critical patent/CN111063287A/zh
Application granted granted Critical
Publication of CN111063287B publication Critical patent/CN111063287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明实施例涉及一种显示控制系统，其显示控制卡包括：可编程逻辑器件，用于输出多组显示数据和显示控制信号；发送端处理器，连接可编程逻辑器件，用于接收多个目标组显示数据和显示控制信号、并对多个目标组显示数据和显示控制信号进行串化及加密处理得到加密串行数据；以及第一串行传输接口，连接发送端处理器，用于输出加密串行数据。显示单元板包括：第二串行传输接口，通过串行传输通道连接第一串行传输接口；以及接收端处理器，连接第二串行传输接口和显示驱动电路，用于通过第二串行传输接口接收加密串行数据、对加密串行数据进行解密及解串处理以转换成并行的显示数据和显示控制信号传送至显示驱动电路来驱动控制多个像素单元。

Description

显示控制系统
技术领域
本发明涉及显示技术领域，尤其涉及一种显示控制系统。
背景技术
现有技术使用扫描卡进行点屏，点屏信号为并行驱动信号，用来驱动显示屏的显示单元板。现有的扫描卡若输出32组数据组，共计至少105根TTL电平的传输线与显示单元板相连。对于智能模组(或称智能器件)，其使用TX/RX的UART串口进行传输。由于走线数量较多，导致目前PCB版图的尺寸不能太小，同时线束数量较多对于系统维护以及系统稳定性都是不可靠的，TTL电平的串扰及EMC(Electro Magnetic Compatibility，电磁兼容)性能在硬件上的限制不能有效解决和提高。如何减少线束数量、提高带宽利用率，同时提高信号的稳定性和抗干扰性、提高EMC性能使系统更加稳定，是目前亟待解决的技术问题。
发明内容
本发明的实施例提供一种显示控制系统，可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和/或带宽利用率。
具体地，本发明实施例提供的一种显示控制系统，包括：显示控制卡和显示单元板。显示控制卡包括：可编程逻辑器件，用于输出多组显示数据和显示控制信号；发送端处理器，连接所述可编程逻辑器件，用于接收所述多组显示数据中的多个目标组显示数据和所述显示控制信号、并对所述多个目标组显示数据和所述显示控制信号进行串化及加密处理得到加密串行数据；以及第一串行传输接口，连接所述发送端处理器，用于输出所述加密串行数据。显示单元板包括：第二串行传输接口，通过串行传输通道连接所述第一串行传输接口；显示驱动电路；接收端处理器，连接所述第二串行传输接口和所述显示驱动电路，用于通过所述第二串行传输接口接收所述加密串行数据、对接收的加密串行数据进行解密及解串处理以转换成并行的多组显示数据和显示控制信号传送至所述显示驱动电路；以及多个像素单元，连接所述显示驱动电路，其中所述显示驱动电路用于根据所述并行的多组显示数据和显示控制信号驱动控制所述多个像素单元。
在本发明的一个实施例中，所述发送端处理器包括：数据输入模块，用于接收所述可编程逻辑器件输出的所述多个目标组显示数据和所述显示控制信号；串化处理模块，用于对所述多个目标组显示数据和所述显示控制信号进行串化处理得到串行数据；加密模块，用于对所述串行数据进行加密处理以得到所述加密串行数据；以及数据输出模块，用于输出所述加密串行数据至所述第一串行传输接口。
在本发明的一个实施例中，所述接收端处理器包括：接收模块，用于从所述第二串行传输接口接收所述加密串行数据；解密模块，用于对所述加密串行数据进行解密处理得到解密串行数据；解串处理模块，用于对所述解密串行数据进行解串处理以转换成所述并行的多组显示数据和显示控制信号；以及输出模块，用于输出所述并行的多组显示数据和显示控制信号至所述显示驱动电路。
在本发明的一个实施例中，所述显示单元板还包括智能模组，所述智能模组经由所述接收端处理器连接所述第二串行传输接口；所述串行传输通道位于单一线缆内且为双向串行传输通道，智能模组用于在所述第一串行传输接口输出所述加密串行数据的正向传输的间隙经由所述双向串行传输通道与所述显示控制卡进行数据交互。
在本发明的一个实施例中，所述接收端处理器包括：接收模块，用于从所述第二串行传输接口接收所述加密串行数据以及用于从所述第二串行传输接口接收第二加密串行数据；解密模块，用于对所述加密串行数据进行解密处理得到解密串行数据以及所用于对所述第二加密串行数据进行解密处理得到第二解密串行数据；解串处理模块，用于对所述解密串行数据进行解串处理以转换成所述并行的多组显示数据和显示控制信号；输出模块，用于输出所述并行的多组显示数据和显示控制信号至所述显示驱动电路；第二加密模块，用于对所述智能模组输出的单端信号数据进行加密得到加密单端信号数据；以及信号转换模块，连接所述解密模块和所述第二加密模块，用于将所述第二解密串行数据转换成单端信号数据输出至所述智能模组，以及用于将所述加密单端信号数据转换成串行差分信号数据传送至所述第二串行传输接口。
在本发明的一个实施例中，所述正向传输的间隙包括所述第一串行传输接口输出的所述加密串行数据中的黑场时隙。
在本发明的一个实施例中，所述显示单元板还包括智能模组，所述智能模组连接所述第二串行传输接口；所述串行传输通道位于单一线缆内且包括一个单向串行传输通道和一个双向串行传输通道，所述单向串行传输通道用于向所述显示单元板传送所述加密串行数据，所述双向串行传输通道用于所述智能模组与所述显示控制卡之间的数据交互。
在本发明的一个实施例中，所述显示单元板还包括：电平转换器，连接在所述接收端处理器和所述显示驱动电路之间、且用于进行电平转换以向所述显示驱动电路输出TTL电平信号。
在本发明的一个实施例中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件，所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程逻辑器件设置在所述扫描卡上，所述发送端处理器及所述第一串行传输接口设置在所述转接卡上，且所述发送端处理器连接在所述连接件和所述第一串行传输接口之间；所述转接卡上还包括通讯模块，所述通讯模块连接所述连接件且用于接收输入的图像数据、并将所述图像数据通过所述连接件发送至设置在所述扫描卡上的所述可编程逻辑器件。
在本发明的一个实施例中，所述显示单元板还包括串行级联接口；所述串行级联接口连接所述接收端处理器，从而所述接收端处理器连接在所述第二串行传输接口和所述串行级联接口之间；所述接收端处理器具体用于当接收的加密串行数据属于所述显示单元板时对所述加密串行数据进行解密及解串处理以转换成所述并行的多组显示数据和显示控制信号传送至所述显示驱动电路、以及当接收的加密串行数据不属于所述显示单元板时将所述加密串行数据转发至所述串行级联接口。
在本发明的一个实施例中，所述接收端处理器包括：接收模块，用于从所述第二串行传输接口接收所述加密串行数据；判断模块，用于判断接收的所述加密串行数据是否属于所述显示单元板；解密模块，用于当接收的所述加密串行数据属于所述显示单元板时对所述加密串行数据进行解密处理得到解密串行数据；解串处理模块，用于对所述解密串行数据进行解串处理以转换成所述并行的多组显示数据和显示控制信号；输出模块，用于输出所述并行的多组显示数据和显示控制信号至所述显示驱动电路；以及转发模块，用于当接收的所述加密串行数据不属于所述显示单元板时将所述加密串行数据转发至所述串行级联接口。
在本发明的一个实施例中，所述显示控制系统还包括：第二显示单元板。所述第二显示单元板包括：第三串行传输接口，用于通过第二串行传输通道连接所述串行级联接口以接收所述接收端处理器转发的加密串行数据；多个第二像素单元，其中每一个所述第二像素单元包括至少一个发光元件；第二显示驱动电路，连接所述多个第二像素单元；以及第二接收端处理器，连接所述第三串行传输接口和所述第二显示驱动电路，且用于当所述转发的加密串行数据属于所述第二显示单元板时对所述转发的加密串行数据进行解密及解串处理以转换成并行的多组显示数据和显示控制信号传送至所述第二显示驱动电路、以驱动控制所述多个第二像素单元。
上述技术方案可以具有如下一个或多个优点：通过显示控制卡和显示单元板的重新设计例如增设发送端处理器和接收端处理器、以及两者之间采用串行传输通道进行连接，其可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。当发送端处理器和/或接收端处理器为定制IC时，其数据处理能力可以得以定制，进而简化显示控制卡和/或显示单元板的结构。再者，通过将智能模组连接至接收端处理器，使得显示控制卡和显示单元板之间的交互可以通过单一串行传输通道完成；或者，将智能模组连接至第二串行传输接口，显示控制卡和显示单元板之间的交互可以由处于同一条线缆内的一个单向串行传输通道和一个双向串行传输通道完成，这样有利于交互的并发性。另外，通过设置串行级联接口，本发明实施例的显示控制系统可以级联多个显示单元板，然后利用这些显示单元板共同显示图像。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一实施例的一种显示控制系统的结构示意图；
图2为图1中发送端处理器的结构示意图；
图3a为图1中接收端处理器的结构示意图；
图3b为显示控制卡与显示单元板之间的数据交互示意图；
图4为本发明第二实施例的显示控制卡的结构示意图；
图5为图4中通讯模块的结构示意图；
图6为本发明第三实施例的显示控制系统的结构示意图；
图7为图6中发送端处理器的结构示意图；
图8为图6中接收端处理器的结构示意图；
图9为本发明其它实施例中的显示控制系统的结构示意图；
图10为本发明第四实施例的显示控制卡的结构示意图；
图11为本发明第五实施例的一种显示控制系统的结构示意图；
图12为本发明第六实施例的一种显示控制系统的结构示意图；
图13为图12中的发送端处理器的具体结构示意图；
图14为图12中的接收端处理器的具体结构示意图；
图15为本发明第七实施例的一种显示单元板的结构示意图。
【主要元件符号说明】：
10、30、50、60：显示控制系统
110、210、310、410、510、610：显示控制卡
120、320、520、620、640、720：显示单元板
130、330、530、630、650：串行传输通道
111、211、311、411、511、611：可编程逻辑器件
112、212、312、412、512、612：发送端处理器
113、121、213、313、321、413、513、521、613、621、641、721：串行传输接口
122、322、522、622、642、722：接收端处理器
123、323、523、623、643、723：显示驱动电路
124、324、524、624、644、724：像素单元
1241、3241、5241、6241、6441、7241：发光元件
125、627、727：智能模组
1121、3121、6121：数据输入模块
1123、3123、6122：串化处理模块
1125、3125、6123：加密模块
1127、3127、6124：数据输出模块
1221、3221、6221：接收模块
1222、3222、6223：解密模块
1223、3223、624：解串处理模块
1224、3224、6225：输出模块
1225：信号转换模块
1226：加密模块
215、615：扫描卡
217、614：转接卡
218、418：通讯模块
218a：网络变压器
218b：网口
219、419、619：连接件
325、626、726：电平转换器
525、625、725：串行级联接口
6222：判断模块
6226：转发模块
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一实施例
图1为第一实施例提供的一种显示控制系统10的结构示意图。如图1所示，显示控制系统10包括：显示控制卡110和显示单元板120。其中，显示控制卡110例如包括可编程逻辑器件111、发送端处理器112和串行传输接口113。可编程逻辑器件111例如通过内部的算法逻辑实现对输入的图像数据进行图像处理后输出多组显示数据、并本地产生显示控制信号，再由发送端处理器112对多组显示数据和显示控制信号进行串化等压缩编码处理以及加密处理得到一路加密串行数据，而串行传输接口113负责将得到的加密串行数据通过一条串行传输通道130输出给显示单元板120。以可编程逻辑器件111进行图像处理后可以输出32组显示数据为例，由于发送端处理器112可以是定制的具有加密功能的LVDS(LowVoltage Differential Signaling，低电压差分信号)串化器芯片，当发送端处理器112设计为具有4组显示数据串化加密能力时，那么32组显示数据一共需要使用八个发送端处理器112；当发送端处理器112设计为具有8组显示数据串化加密能力时，那么32组显示数据一共需要使用4个发送端处理器112；当发送端处理器112设计为具有16组显示数据串化加密能力时，那么32组显示数据一共需要使用两个发送端处理器112；当发送端处理器112设计为具有32组显示数据串化加密能力时，那么32组显示数据一共需要使用一个发送端处理器112。
具体地，输入的图像数据例如是可编程逻辑器件111接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛(Gamma)变换、灰度抽取、甚至校正例如亮度或亮色度校正等处理。此处，灰度抽取例如是Bit(位)分离等操作，也就是说灰度抽取典型地是校正处理后的灰度数据按照每一Bit进行分离操作以将灰度数据转变成按照不同Bit给予不同实现权重的方式。显示控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据，也可以是其他显示数据，根据显示单元板120的显示需要设置，例如RGBY数据，RGBW数据。此外，本实施例中的可编程逻辑器件111具体是在对输入的图像数据进行图像处理后输出多组显示数据和显示控制信号等至发送端处理器112，再由发送端处理器112将包括多组显示数据和显示控制信号在内的并行数据串化处理后得到了串行数据、然后再对该串行数据进行加密后得到加密串行数据；典型地，该加密串行数据采用一对串行差分信号形式向外发送。
承上述，如图2所示，本实施例中的发送端处理器112具体包括数据输入模块1121、串化处理模块1123、加密模块1125和数据输出模块1127。其中，数据输入模块1121主要用于接收可编程逻辑器件111输出的多组显示数据和显示控制信号；串化处理模块1123用于对所述多组显示数据和所述显示控制信号进行串化处理得到串行数据；加密模块1125用于对所述串行数据进行加密处理以得到一路加密串行数据；数据输出模块1127用于输出所述加密串行数据例如以一对串行差分信号形式至串行传输接口113。
值得一提的是，在串行传输接口113和显示单元板120均为多个的情形，则多个显示单元板120与多个串行传输接口113中的部分或全部一一对应连接。例如，串行传输接口113的数目可以为m个，显示单元板120的数目可以为大于或等于1且小于或等于m的任意自然数。当显示单元板120的数目为n且n<m时，则n个显示单元板120分别与n个串行传输接口113一一对应连接，即部分一一对应连接；当显示单元板120的数目n＝m时，则m个显示单元板120分别与m个串行传输接口113一一对应连接，即全部一一对应连接。
承上述，单个显示单元板120(如图1所示)例如包括串行传输接口121、接收端处理器122、显示驱动电路123、多个像素单元124(图1中示出一个作为举例)和智能模组125。
串行传输接口121例如通过串行传输通道130连接显示控制卡110上的串行传输接口113，且发送端处理器112输出的加密串行数据通过串行传输接口113传输至串行传输接口121。
举例来说，串行传输通道130为一对串行差分信号的传输通道。串行传输接口121以及串行传输接口113例如均为单物理接口结构，包括单通道串行差分信号接口或者多通道串行差分信号接口。其中，单通道串行差分信号接口例如为USB(Universal Serial Bus，通用串行总线)接口或类似接口，多通道串行差分信号接口例如为SATA(Serial AdvancedTechnology Attachment，串行高级技术规范)接口或类似接口。此外，显示控制卡110经由串行传输接口113通过单一线缆例如USB线缆或SATA线缆连接显示单元板120的串行传输接口121，所述串行传输通道130包含在所述单一线缆内，例如屏蔽双绞(Shielded TwistedPair，STP)线缆内。
接收端处理器122的两侧分别连接串行传输接口121和显示驱动电路123，用于对加密串行数据的解密及解串处理以转换为包含多组显示数据和显示控制信号的并行数据。举例来说，接收端处理器122可以是具有解密功能的定制芯片，其例如具有4组显示数据的解密解串能力、具有8组显示数据的解密解串能力、具有16组显示数据的解密解串能力、或具有32组显示数据的解密解串能力。
更具体地，如图3a所示，接收端处理器122包括接收模块1221、解密模块1222、解串处理模块1223和输出模块1224。其中，接收模块1221用于从串行传输接口121接收加密串行数据；解密模块1222用于对该加密串行数据进行解密处理得到解密串行数据；解串处理模块1223用于对所述解密串行数据进行解串处理以转换成并行的多组显示数据和显示控制信号；输出模块1224用于输出所述并行的多组显示数据和显示控制信号至显示驱动电路123以驱动控制多个像素单元124。本实施例通过在显示控制卡110的发送端处理器112上集成了串化处理及加密处理功能，配合显示单元板120的接收端处理器122上的解密处理及解串处理功能，使显示控制卡110和显示单元板120之间的数据交互始终处于受保护状态，避免其它不明来源的图像数据进入显示控制系统10，以防止不良信息在显示单元板120上的显示，实现了显示控制卡110与显示单元板120之间数据传输的安全性和高效率。
此外，为了实现智能模组125与显示控制卡110之间的数据交互，接收端处理器122的接收模块1221还用于从串行传输接口121接收第二加密串行数据(因为后续会提供给智能模组125使用，故称之为智能模组数据)，相应的，解密模块1222还用于对第二加密串行数据进行解密处理得到第二解密串行数据；同时，在接收端处理器122中(如图3a所示)还包括信号转换模块1225和加密模块1226。其中，信号转换模块1225连接解密模块1222和加密模块1226，用于将第二解密串行数据转换成单端信号并输出至智能模组125；加密模块1226用于对智能模组125提供的单端信号进行加密得到加密单端信号数据；信号转换模块1225还用于将加密模块1226得到的加密单端信号数据转换成加密的串行差分信号数据(因为是源自于智能模组125，故也称之为智能模组数据)后传送至串行传输接口121。
在其它实施例中，针对显示控制卡110和显示单元板120之间采用单端信号传输之情形，接收端处理器122可以不需要前述的信号转换模块1225，而由加密模块1226对智能模组125提供的单端信号数据进行加密后传送至串行传输接口121。
显示驱动电路123例如包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上的寄生电容放电。
多个像素单元124连接显示驱动电路123。每一个像素单元124包括至少一个发光元件1241。具体地，每一个像素单元124例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合；当然，各个发光元件1241的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。更具体地，多个像素单元124例如以行列方式排布、并通过多条行线连接所述行译码电路以及通过多条列线连接所述列驱动电路，而行放电电路则例如连接所述多条行线以对各条行线上的寄生电容放电。
智能模组125连接接收端处理器122，以用于通过显示单元板120上的接收端处理器122、串行传输接口121以及串行传输通道130，在显示控制卡上的串行传输接口113输出加密串行数据的正向传输的间隙与显示控制卡110进行数据交互。如图3b所示，所述正向传输的间隙包括串行传输接口113输出的加密串行数据(例如包括RGB数据)中的黑场时隙，而智能模组数据则例如是在黑场时隙内传输。另外，智能模组125例如为MCU或者其他处理器(例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片)，通常与其他电路或芯片配合用于实现对显示单元板120上某些或全部模块的状态或信息的监测。再者，智能模组125例如可以用来监测显示单元板120上的电压、温度等物理参量，还可以连接显示驱动电路123以获取显示单元板120进行点检时的点检结果；此处的点检例如是对像素单元124中的各个发光元件1241逐一进行检测以判断其是否能正常点亮。另外，从图3b可知，包含多组显示数据及显示控制信号的加密串行数据流为单向传输，智能模组数据流为双向传输。
在本实施例中，发送端处理器112或接收端处理器122均为可定制化芯片，其处理能力可根据实际需求进行定制，例如可对4、8、16或32组显示数据及相应的显示控制信号进行加/解密、串化/解串。具体地，显示控制卡110可设置八个发送端处理器112将32组显示数据及相应的显示控制信号串化加密成八路加密串行数据，相应地可以连接八个显示单元板120，而各个显示单元板120上的接收端处理器122可以对自己接收的一路加密串数据进行解密和解串处理以恢复出并行的4组显示数据及相应的显示控制信号；或者，显示控制卡110设置有四个发送端处理器112可以将32组显示数据及相应的显示控制信号串化加密成四路加密串行数据，相应地可以连接四个显示单元板120，而各个显示单元板120上的接收端处理器122可以对自己接收的一路加密串数据进行解密和解串处理以恢复出并行的8组显示数据及相应的显示控制信号；或者，显示控制卡110设置有两个发送端处理器112可以将32组显示数据及相应的显示控制信号串化加密成两路加密串行数据，相应地可以连接两个显示单元板120，而各个显示单元板120上的接收端处理器122可以对自己接收的一路加密串数据进行解密和解串处理以恢复出并行的16组显示数据及相应的显示控制信号；又或者，显示控制卡110设置有一个发送端处理器112可以将32组显示数据及相应的显示控制信号串化加密成一路加密串行数据，相应地可以连接一个显示单元板120，而该显示单元板120上的接收端处理器122可以对自己接收的这一路加密串数据进行解密和解串处理以恢复出并行的32组显示数据及相应的显示控制信号。如此一来，发送端处理器112和接收端处理器122可以采用定制IC，以使其具有不同的解密及解串处理能力。
综上所述，本发明第一实施例通过显示控制卡110上的发送端处理器112内部的算法逻辑将多组显示数据以及显示控制信号进行串化等压缩编码以及加密处理得到加密串行数据(例如加密串行差分信号数据)，再通过单物理接口结构例如USB接口发送给显示单元板120，显示单元板120接收到加密串行数据后，通过接收端处理器122将其解密及解串处理后恢复出原并行的多组显示数据及显示控制信号，再通过显示驱动电路123控制多个像素单元124的亮暗状态及亮暗程度，因此可以减少传输信号线的数量、同时提高信号的稳定性和抗干扰性、提高EMC性能和带宽利用率。另外，智能模组125通过接收端处理器122、串行传输接口121以及串行传输通道130，在串行传输接口113输出加密串行数据的正向传输的间隙向显示控制卡110上传数据，其采用时分复用机制使得智能模组125的回传数据与显示数据及显示控制信号在同一串行传输通道130内传输，从而可以减少线缆的使用。另外，发送端处理器112配置有加密功能，加密后的串行数据只有对应的接收端处理器122可以正确接收并解码，加密机制的引入有利于实现显示控制卡110与显示单元板120之间数据交互的安全性。
第二实施例
本第二实施例提供的显示控制系统，包括显示控制卡210和显示单元板。本实施例中的显示单元板可参考前述第一实施例中的120，故其结构及功能细节在此不再赘述。
具体地，参见图4，显示控制卡210例如包括设置有可编程逻辑器件211的扫描卡215，和设置有发送端处理器212及串行传输接口213的转接卡217。转接卡217上例如还设置有连接件219。可编程逻辑器件211用于输出多组显示数据和显示控制信号经由连接件219传送至转接卡217上的发送端处理器212，再由发送端处理器212进行串化等压缩编码处理及加密处理得到加密串行数据后传送至串行传输接口213以供输出。此处可以理解的是，发送端处理器212和串行传输接口213通常为一一对应连接，而发送端处理器212的数量则视可编程逻辑器件211输出的显示数据的组数和发送端处理器212自身的显示数据串化加密能力而定。以可编程逻辑器件211输出32组显示数据及相应的显示控制信号为例，当发送端处理器212的显示数据串化加密能力为4组，则转接卡217上需设置八个发送端处理器212；当发送端处理器212的显示数据串化加密能力为8组，则转接卡217上需设置四个发送端处理器212；当发送端处理器212的显示数据串化加密能力为16组，则转接卡217上需设置两个发送端处理器212；当发送端处理器212的显示数据串化加密能力为32组，则转接卡217上设置一个发送端处理器212即可。
承上述，扫描卡215通过连接件219固定在转接卡217上。进一步地，扫描卡215可以通过金手指结构与转接卡217上的连接件219相连。
另外，如图4及图5所示，转接卡217上还可设置通讯模块218。通讯模块218连接于连接件219。通讯模块218用于接收输入的图像数据并将该图像数据通过连接件219发送至设置在扫描卡215上的可编程逻辑器件211以供处理。通讯模块218例如包括网络变压器218a和网口218b。网络变压器218a连接在连接件219和网口218b之间，并依序经由连接件219和PHY芯片(图未示)连接至可编程逻辑器件211。网口218b例如是RJ45接口或其它类型接口。
另外，本发明的技术方案并不局限于本发明前述第一及第二实施例中采用的串行差分传输方式，也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。
最后值得一提的是，前述第一和第二实施例中的可编程逻辑器件，其可以是单个可编程逻辑器件例如FPGA的形式，也可以是分别由两个及以上的可编程逻辑器件例如FPGA所构成的可编程逻辑器件组的形式。此外，前述第一和第二实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。另外，前述第一及第二实施例中的发送端处理器和/或接收端处理器也可以由可编程逻辑器件结合软件编程实现。
第三实施例
图6为本发明第三实施例提供的一种显示控制系统30的结构示意图。如图6所示，显示控制系统30包括：显示控制卡310和显示单元板320。其中，显示控制卡310例如包括可编程逻辑器件311、发送端处理器312和串行传输接口313。可编程逻辑器件311例如通过内部的算法逻辑实现对输入的图像数据进行图像处理后输出多组显示数据、并本地产生显示控制信号，再由发送端处理器312对多组显示数据和显示控制信号进行串化等压缩编码处理以及加密处理得到一路加密串行数据，而串行传输接口313负责将加密串行数据通过一条串行传输通道330输出给显示单元板320。以可编程逻辑器件311进行图像处理后可以输出32组显示数据为例，由于发送端处理器312可以是定制的具有加密功能的LVDS串化器芯片，当发送端处理器312设计为具有4组显示数据串化加密能力时，那么32组显示数据一共需要使用八个发送端处理器312；当发送端处理器312设计为具有8组显示数据串化加密能力时，那么32组显示数据一共需要使用4个发送端处理器312；当发送端处理器312设计为具有16组显示数据串化加密能力时，那么32组显示数据一共需要使用两个发送端处理器312；当发送端处理器312设计为具有32组显示数据串化加密能力时，那么32组显示数据一共需要使用一个发送端处理器312。此外，串行传输接口313的数量典型地与发送端处理器312的数量一致。
具体地，输入的图像数据例如是可编程逻辑器件311接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛(Gamma)变换、灰度抽取、甚至校正例如亮度或亮色度校正等处理。此处，灰度抽取例如是Bit(位)分离等操作，也就是说灰度抽取典型地是校正处理后的灰度数据按照每一Bit进行分离操作以将灰度数据转变成按照不同Bit给予不同实现权重的方式。显示控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据，也可以是其他显示数据，根据显示单元板320的显示需要设置，例如RGBY数据，RGBW数据。此外，本实施例中的可编程逻辑器件311具体是在对输入的图像数据进行图像处理后输出多组显示数据和显示控制信号等至发送端处理器312，再由发送端处理器312将包括多组显示数据和相应的显示控制信号在内的并行数据串化处理后得到了串行数据、然后再对该串行数据进行加密后得到加密串行数据；典型地，该加密串行数据采用一对串行差分信号形式向外发送。
承上述，如图7所示，本实施例中的发送端处理器312具体包括数据输入模块3121、串化处理模块3123、加密模块3125和数据输出模块3127。其中，数据输入模块3121主要用于接收可编程逻辑器件311输出的多组显示数据和显示控制信号；串化处理模块3123用于对所述多组显示数据和所述显示控制信号进行串化处理得到串行数据；加密模块3125用于对所述串行数据进行加密处理以得到一路加密串行数据；数据输出模块3127用于输出该路加密串行数据至串行传输接口313。
值得一提的是，在串行传输接口313和显示单元板320均为多个的情形，则多个显示单元板320与多个串行传输接口313中的部分或全部一一对应连接。例如，串行传输接口313的数目可以为m个，显示单元板320的数目可以为大于或等于1且小于或等于m的任意自然数。当显示单元板320的数目为n且n<m时，则n个显示单元板320分别与n个串行传输接口313一一对应连接，即部分一一对应连接；当显示单元板320的数目n＝m时，则m个显示单元板320分别与m个串行传输接口313一一对应连接，即全部一一对应连接。
承上述，单个显示单元板320(如图6所示)例如包括串行传输接口321、接收端处理器322、显示驱动电路323和像素单元324。
串行传输接口321例如通过串行传输通道330连接显示控制卡310上的串行传输接口313，且发送端处理器312输出的加密串行数据通过串行传输接口313经由串行传输通道330单向传输至串行传输接口321。
举例来说，串行传输通道330为一对串行差分信号的传输通道。串行传输接口321以及串行传输接口313例如均为单物理接口结构，例如为USB接口或类似接口，USB接口支持即插即用和热插拔，携带方便，标准统一，可连接多种设备，应用广泛。此外，显示控制卡310经由串行传输接口313通过单一线缆例如USB线缆连接显示单元板320的串行传输接口321，所述串行传输通道330包含在所述单一线缆内，例如STP线缆内。
在图6中，接收端处理器322的两侧分别连接串行传输接口321和显示驱动电路323，用于对加密串行数据的解密及解串处理以转换为包含多组显示数据和相应显示控制信号的并行数据。举例来说，接收端处理器322可以是具有解密功能的定制芯片，其例如具有4组显示数据的解密解串能力、具有8组显示数据的解密解串能力、具有16组显示数据的解密解串能力、或具有32组显示数据的解密解串能力。在其它实施例中，例如图9所示，接收端处理器322的两侧分别连接串行传输接口321和电平转换器325，从而电平转换器325连接在接收端处理器322和显示驱动电路323。
具体地，如图8所示，接收端处理器322例如包括接收模块3221、解密模块3222、解串处理模块3223和输出模块3224。其中，接收模块3221用于从串行传输接口321接收加密串行数据；解密模块3222用于对加密串行数据进行解密处理得到解密串行数据；解串处理模块3223用于对解密串行数据进行解串处理以转换成并行的多组显示数据和显示控制信号；输出模块3224用于输出所述并行的多组显示数据和显示控制信号(例如是LVCMOS电平信号)至电平转换器325、再由电平转换器325进行LVCMOS(低压CMOS)电平信号到TTL电平信号的转换以向显示驱动电路323输出例如TTL电平信号来驱动控制像素单元324，又或者直接输出TTL电平信号至显示驱动电路323。
本实施例通过在显示控制卡310的发送端处理器312上集成了串化处理及加密处理功能，配合显示单元板320的接收端处理器322上的解密处理及解串处理功能，使显示控制卡310和显示单元板320之间的数据交互始终处于受保护状态，避免其它不明来源的图像数据进入显示控制系统30，以防止不良信息在显示单元板320上的显示，实现了显示控制卡310与显示单元板320之间数据传输的安全性和高效率。
显示驱动电路323例如包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上的寄生电容放电。
像素单元324连接显示驱动电路323，其数量通常为多个。每一个像素单元324包括至少一个发光元件3241。具体地，每一个像素单元324例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，各个发光元件3241的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。更具体地，多个像素单元324例如以行列方式排布、并通过多条行线连接所述行译码电路以及通过多条列线连接所述列驱动电路，而行放电电路则例如连接所述多条行线以对各条行线上的寄生电容放电。
在本实施例中，发送端处理器312或接收端处理器322均为可定制化芯片，其处理能力可根据实际需求进行定制，例如可对4、8、16或32组显示数据及相应的显示控制信号进行加/解密、串化/解串。具体地，显示控制卡310可设置八个发送端处理器312将32组显示数据及相应的显示控制信号串化加密成八路加密串行数据，相应地可以连接八个显示单元板320，而各个显示单元板320上的接收端处理器322可以对自己接收的一路加密串数据进行解密和解串处理以恢复出并行的4组显示数据及相应的显示控制信号；或者，显示控制卡310设置有四个发送端处理器312可以将32组显示数据及相应的显示控制信号串化加密成四路加密串行数据，相应地可以连接四个显示单元板320，而各个显示单元板320上的接收端处理器322可以对自己接收的一路加密串数据进行解密和解串处理以恢复出并行的8组显示数据及相应的显示控制信号；或者，显示控制卡310设置有两个发送端处理器312可以将32组显示数据及相应的显示控制信号串化加密成两路加密串行数据，相应地可以连接两个显示单元板320，而各个显示单元板320上的接收端处理器322可以对自己接收的一路加密串数据进行解密和解串处理以恢复出并行的16组显示数据及相应的显示控制信号；又或者，显示控制卡310设置有一个发送端处理器312可以将32组显示数据及相应的显示控制信号串化加密成一路加密串行数据，相应地可以连接一个显示单元板320，而该显示单元板320上的接收端处理器322可以对自己接收的这一路加密串数据进行解密和解串处理以恢复出并行的32组显示数据及相应的显示控制信号。如此一来，发送端处理器112和接收端处理器122可以采用定制IC，以使其具有不同的解密及解串处理能力。
综上所述，本发明第三实施例通过显示控制卡310上的发送端处理器312内部的算法逻辑将多组显示数据以及显示控制信号进行串化等压缩编码以及加密处理得到加密串行数据(例如加密串行差分信号数据)，再通过单物理接口结构例如USB接口发送给显示单元板320，显示单元板320接收到加密串行数据后，通过接收端处理器322将其解密及解串处理后恢复出原并行的多组显示数据及显示控制信号，再可选的通过电平转换器325连接显示驱动电路323控制多个像素单元324的亮暗状态及亮暗程度，因此可以减少传输信号线的数量、同时提高信号的稳定性和抗干扰性、提高EMC性能和带宽利用率。另外，发送端处理器312配置有加密功能，加密后的串行数据只有对应的接收端处理器322可以正确接收并解码，加密机制的引入有利于实现显示控制卡310与显示单元板320之间数据交互的安全性。
第四实施例
本发明第四实施例提供的显示控制系统，包括：显示控制卡410和显示单元板。本实施例中的显示单元板可参考前述第三实施例中的320，故其结构及功能细节在此不再赘述。
具体地，参见图10，显示控制卡410例如包括设置有可编程逻辑器件411的扫描卡415、和设置有发送端处理器412、串行传输接口413的转接卡417。转接卡417上例如还设置有连接件419。可编程逻辑器件411用于输出多组显示数据和相应的显示控制信号经由连接件419传送至转接卡417上的发送端处理器412，再由发送端处理器412进行串化等压缩编码处理及加密处理得到加密串行数据后传送至串行传输接口413以供输出。此处可以理解的是，发送端处理器412和串行传输接口413通常为一一对应连接，而发送端处理器412的数量则视可编程逻辑器件411输出的显示数据的组数和发送端处理器412自身的显示数据串化加密能力而定。以可编程逻辑器件411输出32组显示数据及相应的显示控制信号为例，当发送端处理器412的显示数据串化加密能力为4组，则转接卡417上需设置八个发送端处理器412；当发送端处理器412的显示数据串化加密能力为8组，则转接卡417上需设置四个发送端处理器412；当发送端处理器412的显示数据串化加密能力为16组，则转接卡417上需设置两个发送端处理器412；当发送端处理器412的显示数据串化加密能力为32组，则转接卡417上设置一个发送端处理器412即可。
承上述，扫描卡415通过连接件419固定在转接卡417上。进一步地，扫描卡415可以通过金手指结构与转接卡417上的连接件419相连。
另外，如图10所示，转接卡417上还包括通讯模块418。通讯模块418连接于连接件419。通讯模块418用于接收输入的图像数据并将该图像数据通过连接件419发送至设置在扫描卡415上的可编程逻辑器件411以供处理。通讯模块418例如包括网络变压器和网口，网络变压器连接在连接件419和网口之间，并依序经由连接件419和PHY芯片(图未示)连接至可编程逻辑器件411。网口例如是RJ45接口或其它类型接口。
另外，本发明的技术方案并不局限于本发明前述第三及第四实施例中采用的串行差分传输方式，也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。
最后值得一提的是，前述第三及第四实施例中的可编程逻辑器件，其可以是单个可编程逻辑器件例如FPGA的形式，也可以是分别由两个及以上的可编程逻辑器件例如FPGA所构成的可编程逻辑器件组的形式。此外，前述第三及第四实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。另外，前述第三及第四实施例中的发送端处理器和/或接收端处理器也可以由可编程逻辑器件结合软件编程实现。
第五实施例
如图11所示，本发明第五实施例提供一种显示控制系统50，包括：显示控制卡510以及显示单元板520。
其中，显示控制卡510包括：可编程逻辑器件511、发送端处理器512和串行传输接口513。
可编程逻辑器件511用于输出多组显示数据和显示控制信号，其例如是对输入的图像数据进行图像处理得到多组显示数据、并本地产生显示控制信号以供输出；此处输入的图像数据例如是可编程逻辑器件511接收的经由上位机通过发送卡发送来的图像数据；图像处理例如为对图像数据完成伽玛(Gamma)变换、灰度抽取甚至校正例如亮度或亮色度校正等。此处，灰度抽取例如是Bit分离等操作，也就是说灰度抽取典型地是校正处理后的灰度数据按照每一Bit(位)进行分离操作以将灰度数据转变成按照不同Bit给予不同实现权重的方式。
发送端处理器512连接所述可编程逻辑器件511、且用于接收多组显示数据和显示控制信号并对接收的多组显示数据和显示控制信号进行串化及加密处理得到一路加密串行数据。具体而言，发送端处理器512例如采用定制IC，根据定制功能的强大程度，其可以将4组显示数据及相应的显示控制信号进行串化及加密处理得到一路加密串行数据、将8组显示数据及相应的显示控制信号进行串化及加密处理得到一路加密串行数据、将16组显示数据及相应的显示控制信号进行串化及加密处理得到一路加密串行数据、或者将32组显示数据及相应的显示控制信号进行串化及加密处理得到一路加密串行数据。
串行传输接口513连接发送端处理器512、且用于输出所述加密串行数据，其例如是单物理接口结构，像USB接口等，当然也可以是其他单物理接口结构，例如具有双串行差分通道的类SATA接口等。
承上述，显示单元板520包括：串行传输接口521、显示驱动电路523、串行级联接口525、接收端处理器522和像素单元524。
串行传输接口521通过串行传输通道530连接串行输出接口513，其与串行传输接口513匹配，且例如是单物理接口结构，像USB接口等，当然也可以是其他单物理接口结构，例如具有双串行差分通道的类SATA接口等。
显示驱动电路523可包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。
串行级联接口525连接接收端处理器522，其例如是单物理接口结构，像USB接口等，当然也可以是其他单物理接口结构，例如具有双串行差分通道的类SATA接口等。
接收端处理器522连接串行传输接口521、显示驱动电路523和串行级联接口525，且用于通过串行传输接口521接收加密串行数据。当接收的加密串行数据属于显示单元板520时，接收端处理器522对所述加密串行数据进行解密及并化处理(或称解串处理)以转换成并行的多组显示数据和显示控制信号、将所述并行的多组显示数据和显示控制信号传送至显示驱动电路523，以及当接收的加密串行数据不属于显示单元板520时将所述加密串行数据转发至串行级联接口525。作为举例，接收端处理器522例如采用定制IC，根据定制功能的强大程度，其可以将包含4组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、将包含8组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、将包含16组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、或者将包含32组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据。
像素单元524连接显示驱动电路523，且其数量通常为多个。每一个像素单元524包括至少一个发光单元5241。多个像素单元524接受显示驱动电路523的控制，从而显示驱动电路523可以根据所述并行的多组显示数据和显示控制信号驱动控制多个像素单元524。再者，单个像素单元524可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，各个发光元件的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。
本实施例由于重新设计了显示控制卡510和显示单元板520、并在两者之间采用串行传输通道530进行连接，本实施例的显示控制系统50所需的传输信号线较少且具有较高的带宽利用率，并且在传输信号时具有较高稳定性、抗干扰性和电磁兼容性能。此外，由于设置有串行级联接口525，本实施例的显示控制系统50可以级联多个显示单元板，然后利用这些显示单元板共同显示图像。
第六实施例
如图12所示，本发明第六实施例提供一种显示控制系统60，包括：显示控制卡610、显示单元板620和显示单元板640。
其中，显示控制卡610包括：设置有可编程逻辑器件611的扫描卡615、以及设置有发送端处理器612和串行传输接口613的转接卡614。转接卡614上还设置有连接件619、且扫描卡615通过连接件614固定在转接卡614上。
可编程逻辑器件611用于输出多组显示数据和显示控制信号、并通过连接件619连接发送端处理器612，其例如是对输入的图像数据进行图像处理得到多组显示数据并本地产生显示控制信号以供输出；此处输入的图像数据例如是可编程逻辑器件611接收的经由上位机通过发送卡发送来的图像数据；图像处理例如为对图像数据完成伽玛(Gamma)变换、灰度抽取甚至校正例如亮度或亮色度校正等。此处，灰度抽取例如是Bit分离等操作，也就是说灰度抽取典型地是校正处理后的灰度数据按照每一Bit(位)进行分离操作以将灰度数据转变成按照不同Bit给予不同实现权重的方式。
发送端处理器612通过连接件619连接可编程逻辑器件611、且用于接收多组显示数据和显示控制信号、并对接收的多组显示数据和显示控制信号进行串化及加密处理得到一路加密串行数据。具体而言，发送端处理器612例如采用定制IC，根据定制功能的强大程度，其可以将4组显示数据及相应的显示控制信号进行串化及加密处理得到一路加密串行数据、将8组显示数据及相应的显示控制信号进行串化及加密处理得到一路加密串行数据、将16组显示数据及相应的显示控制信号进行串化及加密处理得到一路加密串行数据、或者将32组显示数据及相应的显示控制信号进行串化及加密处理得到一路加密串行数据。
更具体地，如图13所示，发送端处理器612包括：数据输入模块6121、串化处理模块6122、加密模块6123和数据输出模块6124。数据输入模块6121用于接收可编程逻辑器件611输出的多组显示数据和显示控制信号；串化处理模块6122，连接数据输入模块6121，用于对接收的多组显示数据和显示控制信号进行串化处理得到串化数据；加密单模块6123，连接串化处理模块6122，用于对串化数据进行加密处理以得到加密串行数据；以及数据输出模块6124，连接加密模块6123，用于输出加密串行数据至串行传输接口613。
串行传输接口613连接发送端处理器612且用于输出所述加密串行数据，其例如是单物理接口结构，像具有双串行差分通道的类SATA接口或其他多串行差分通道的单物理接口结构。
承上述，显示单元板620包括：串行传输接口621、显示驱动电路623、串行级联接口625、接收端处理器622、像素单元624、电平转换器626和智能模组627。
串行传输接口621通过串行传输通道630连接串行输出接口613，其与串行传输接口613匹配，且例如是单物理接口结构，像具有双串行差分通道的类SATA接口或其他多串行差分通道的单物理接口结构。
显示驱动电路623可包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。
串行级联接口625连接接收端处理器622，其例如是单物理接口结构，像USB接口等，当然也可以是其他单物理接口结构，例如具有双串行差分通道的类SATA接口等。串行传输接口613和串行传输接口621通过单一线缆例如具有双串行差分传输通道的STP线缆连接，且串行传输通道630包含在该单一线缆内且为双串行差分传输通道；该双串行差分传输通道中之一个通道为单向串行传输通道且用于传输包含多组显示数据和显示控制信号的加密串行数据，另一个通道为双向串行传输通道且用于显示控制卡610与智能模组627之间的数据交互。值得说明的是，智能模组627例如通过SP485等差分信号收发器连接串行传输接口621。
接收端处理器622连接串行传输接口621、显示驱动电路623和串行级联接口625且用于通过串行传输接口621接收加密串行数据。当接收的加密串行数据属于显示单元板620时，接收端处理器622对接收的加密串行数据进行解密及并化处理(或称解串处理)以转换成并行的多组显示数据和显示控制信号、将所述并行的多组显示数据和显示控制信号传送至显示驱动电路623，以及当接收的加密串行数据不属于显示单元板620时将接收的加密串行数据转发至串行级联接口625。作为举例，接收端处理器622例如采用定制IC，根据定制功能的强大程度，其可以将包含4组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、将包含8组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、将包含16组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、或者将包含32组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据。
更具体地，如图14所示，接收端处理器622包括：接收模块6221、判断模块6222、解密模块6223、解串处理模块6224、输出模块6225以及转发模块6226。接收模块6221用于从串行传输接口621接收加密串行数据。判断模块6222连接接收模块6221且用于判断所述加密串行数据是否属于显示单元板620。解密模块6223连接判断模块6222且用于当所述加密串行数据属于显示单元板620时对所述加密串行数据进行解密处理得到解密后数据。解串处理模块6224连接解密模块6223且用于对所述解密后数据进行并化处理(或称解串处理)以转换成并行的多组显示数据和显示控制信号。输出模块6225连接解串处理模块6224且用于输出所述并行的多组显示数据和显示控制信号至显示驱动电路623。转发模块6226连接判断模块6222且用于当所述加密串行数据不属于显示单元板620时将所述加密串行数据转发至串行级联接口625。
像素单元624连接显示驱动电路623，且其数量通常为多个。每一个像素单元624包括至少一个发光单元6241。多个像素单元624接受显示驱动电路623的控制，从而显示驱动电路623可以根据所述并行的多组显示数据和显示控制信号驱动控制多个像素单元624。再者，单个像素单元624可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，各个发光元件的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。
本实施例由于重新设计了显示控制卡610和显示单元板620、并在两者之间采用串行传输通道630进行连接，本实施例的显示控制系统60所需的传输信号线较少且具有较高的带宽利用率，并且在传输信号时具有较高稳定性、抗干扰性和电磁兼容性能。此外，由于设置有串行级联接口625，本实施例的显示控制系统可以级联多个显示单元板，然后利用这些显示单元板共同显示图像。
承上述，电平转换器626连接在接收端处理器622和显示驱动电路623之间且用于进行电平转换以向显示驱动电路623输出TTL电平信号。作为举例，电平转换器626例如是将LVCMOS电平信号转换成TTL电平信号。
智能模组627连接串行传输接口621，且智能模组627还连接显示驱动电路623，其通常与其他电路或芯片配合用于实现对显示单元板620上某些或全部模块的状态或信息的监测，其可以是MCU或者其他处理器，例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片。
承上述，显示单元板640至少包括：串行传输接口641、像素单元644、显示驱动电路643和接收端处理器642。
串行传输接口641用于通过串行传输通道650连接串行级联接口625以获取接收端处理器622转发的串行数据，其例如是单物理接口结构，像USB接口等，当然也可以是其他单物理接口结构，例如具有双串行差分通道的类SATA接口等。
像素单元644连接显示驱动电路643，且其数量通常为多个。每一个像素单元644包括至少一个发光元件6441。多个像素单元644接受显示驱动电路643的控制，从而显示驱动电路643可以根据并行的多组显示数据和显示控制信号驱动控制多个像素单元644。再者，单个像素单元644可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，各个发光元件的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。
显示驱动电路643连接多个像素单元644，其可包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。
接收端处理器642连接串行传输接口641和显示驱动电路643，且用于当所述转发的加密串行数据属于显示单元板640时对所述转发的加密串行数据进行解密及解串处理以转换成并行的多组显示数据和显示控制信号、将所述并行的多组显示数据和显示控制信号传送至显示驱动电路643以驱动控制多个像素单元644。作为举例，接收端处理器642例如采用定制IC，根据定制功能的强大程度，其可以将包含4组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、将包含8组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、将包含16组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、或者将包含32组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据。
此外，值得一提的是，在第六实施例中，显示单元板640和显示单元板620具有不同的结构，但本发明并不以此为限，也可以设计成显示单元板640具有与显示单元板620相同的结构，例如显示单元板640上也设置有智能模组甚至串行级联接口。
第七实施例
如图15所示，本发明第七实施例提供一种显示单元板720，包括：串行传输接口721、接收端处理器722、显示驱动电路723、像素单元724、串行级联接口725、电平转换器726和智能模组727。
串行传输接口721过串行传输通道接收包含多组显示数据和显示控制信号的加密串行数据，其可以是单物理接口结构，像类SATA接口等双串行差分传输通道或多串行差分传输通道。
显示驱动电路723可包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。
串行级联接口725连接至接收端处理器722，其例如是单物理接口结构，像USB接口等，当然也可以是其他单物理接口结构，例如具有双串行差分通道的类SATA接口等。
接收端处理器722连接串行传输接口721、显示驱动电路723(经由电平转换器726)和串行级联接口725。接收端处理器722用于通过串行传输接口721接收加密串行数据、当所述加密串行数据属于显示单元板720时对所述加密串行数据进行解密及并化处理以转换成并行的多组显示数据和显示控制信号、并将所述并行的多组显示数据和显示控制信号传送至显示驱动电路723，以及当所述加密串行数据不属于显示单元板720时将所述加密串行数据转发至串行级联接口725。
像素单元724连接显示驱动电路723，且其数量通常为多个。每一个像素单元724包括至少一个发光单元7241。多个像素单元724接受显示驱动电路723的控制，从而显示驱动电路723可以根据所述并行的多组显示数据和显示控制信号驱动控制多个像素单元724。作为举例，接收端处理器722例如采用定制IC，根据定制功能的强大程度，其可以将包含4组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、将包含8组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、将包含16组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据、或者将包含32组显示数据及相应的显示控制信号的一路加密串行数据恢复成并行数据。
更具体地，接收端处理器722包括：接收模块、判断模块、解密模块、解串处理模块、输出模块以及转发模块，参考图14所示的接收端处理器622的结构图。接收模块用于从串行传输接口721接收加密串行数据。判断模块连接接收模块且用于判断所述加密串行数据是否属于显示单元板720。解密模块连接判断模块且用于当所述加密串行数据属于显示单元板720时对所述加密串行数据进行解密处理得到解密后数据。解串处理模块连接解密模块且用于对所述解密后数据进行并化处理以转换成并行的多组显示数据和显示控制信号。输出模块连接解串处理模块且用于输出所述并行的多组显示数据和显示控制信号至显示驱动电路723。转发模块连接判断模块且用于当所述加密串行数据不属于显示单元板720时将所述加密串行数据转发至串行级联接口725。
电平转换器726连接在接收端处理器722和显示驱动电路723之间、且用于进行电平转换以向显示驱动电路723输出TTL电平信号。
智能器件模组727连接接收端处理器722，且所述智能模组727还连接显示驱动电路723，其通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测，其可以是MCU或者其他处理器例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片。再者，本实施例中，由于智能模组727连接接收端处理器722，因此作为定制IC，接收端处理器722内部需设置类似于SP485芯片等串行差分信号收发器的模块。本实施例由于设置有串行级联接口725，显示单元板720可以将不属于自身的加密串行数据转发至串行级联接口725。
第八实施例
本发明第八实施例提供一种显示控制系统，包括显示控制卡和多个前述显示单元板例如图15所示的显示单元板720。其中，相邻两个显示单元板通过单一线缆内的串行传输通道级联，且所述显示控制卡通过串行传输通道连接级联的多个显示单元板中的第一级显示单元板的串行传输接口。
另外值得一提的是，本发明的技术方案并不局限于本发明前述实施例中采用的是串行差分传输方式，同时也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。
最后，值得一提的是，前述第五至第八实施例中的可编程逻辑器件可以是单个可编程逻辑器件例如FPGA的形式，也可以是分别由两个及以上的可编程逻辑器件例如FPGA所构成的可编程逻辑器件组的形式。此外，前述实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。另外，扫描卡可以通过金手指结构与转接卡上的连接件相连。另外，前述第五至第八实施例中的发送端处理器和/或接收端处理器也可以由可编程逻辑器件结合软件编程实现。
此外，可以理解的是，前述各个实施例仅为本申请的示例性说明，在技术特征不冲突、结构不矛盾、不违背本申请的发明目的前提下，各个实施例的技术方案可以任意组合、搭配使用。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元/模块可以是或者也可以不是物理上分开的，作为单元/模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元/模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元/模块的形式实现。
上述以软件功能单元/模块的形式实现的集成的单元/模块，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)的一个或多个处理器执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种显示控制系统，其特征在于，包括：
显示控制卡，包括：
可编程逻辑器件，用于输出多组显示数据和显示控制信号；
发送端处理器，连接所述可编程逻辑器件，用于接收所述多组显示数据中的多个目标组显示数据和所述显示控制信号、并对所述多个目标组显示数据和所述显示控制信号进行串化及加密处理得到加密串行数据；
第一串行传输接口，连接所述发送端处理器，用于输出所述加密串行数据；
显示单元板，包括：
第二串行传输接口，通过串行传输通道连接所述第一串行传输接口；
显示驱动电路；
接收端处理器，连接所述第二串行传输接口和所述显示驱动电路，用于通过所述第二串行传输接口接收所述加密串行数据、对接收的加密串行数据进行解密及解串处理以转换成并行的多组显示数据和显示控制信号传送至所述显示驱动电路；
多个像素单元，连接所述显示驱动电路，其中所述显示驱动电路用于根据所述并行的多组显示数据和显示控制信号驱动控制所述多个像素单元。
2.如权利要求1所述的显示控制系统，其特征在于，所述发送端处理器包括：
数据输入模块，用于接收所述可编程逻辑器件输出的所述多个目标组显示数据和所述显示控制信号；
串化处理模块，用于对所述多个目标组显示数据和所述显示控制信号进行串化处理得到串行数据；
加密模块，用于对所述串行数据进行加密处理以得到所述加密串行数据；
数据输出模块，用于输出所述加密串行数据至所述第一串行传输接口。
3.如权利要求1所述的显示控制系统，其特征在于，所述接收端处理器包括：
接收模块，用于从所述第二串行传输接口接收所述加密串行数据；
解密模块，用于对所述加密串行数据进行解密处理得到解密串行数据；
解串处理模块，用于对所述解密串行数据进行解串处理以转换成所述并行的多组显示数据和显示控制信号；
输出模块，用于输出所述并行的多组显示数据和显示控制信号至所述显示驱动电路。
4.如权利要求1所述的显示控制系统，其特征在于，所述显示单元板还包括智能模组，所述智能模组经由所述接收端处理器连接所述第二串行传输接口；所述串行传输通道位于单一线缆内且为双向串行传输通道，智能模组用于在所述第一串行传输接口输出所述加密串行数据的正向传输的间隙经由所述双向串行传输通道与所述显示控制卡进行数据交互。
5.如权利要求4所述的显示控制系统，其特征在于，所述接收端处理器包括：
接收模块，用于从所述第二串行传输接口接收所述加密串行数据以及用于从所述第二串行传输接口接收第二加密串行数据；
解密模块，用于对所述加密串行数据进行解密处理得到解密串行数据以及所用于对所述第二加密串行数据进行解密处理得到第二解密串行数据；
解串处理模块，用于对所述解密串行数据进行解串处理以转换成所述并行的多组显示数据和显示控制信号；
输出模块，用于输出所述并行的多组显示数据和显示控制信号至所述显示驱动电路；
第二加密模块，用于对所述智能模组输出的单端信号数据进行加密得到加密单端信号数据；
信号转换模块，连接所述解密模块和所述第二加密模块，用于将所述第二解密串行数据转换成单端信号数据输出至所述智能模组，以及用于将所述加密单端信号数据转换成串行差分信号数据传送至所述第二串行传输接口。
6.如权利要求4所述的显示控制系统，其特征在于，所述正向传输的间隙包括所述第一串行传输接口输出的所述加密串行数据中的黑场时隙。
7.如权利要求1所述的显示控制系统，其特征在于，所述显示单元板还包括智能模组，所述智能模组连接所述第二串行传输接口；所述串行传输通道位于单一线缆内且包括一个单向串行传输通道和一个双向串行传输通道，所述单向串行传输通道用于向所述显示单元板传送所述加密串行数据，所述双向串行传输通道用于所述智能模组与所述显示控制卡之间的数据交互。
8.如权利要求1所述的显示控制系统，其特征在于，所述显示单元板还包括：
电平转换器，连接在所述接收端处理器和所述显示驱动电路之间、且用于进行电平转换以向所述显示驱动电路输出TTL电平信号。
9.如权利要求1所述的显示控制系统，其特征在于，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件，所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程逻辑器件设置在所述扫描卡上，所述发送端处理器及所述第一串行传输接口设置在所述转接卡上，且所述发送端处理器连接在所述连接件和所述第一串行传输接口之间；所述转接卡上还包括通讯模块，所述通讯模块连接所述连接件且用于接收输入的图像数据、并将所述图像数据通过所述连接件发送至设置在所述扫描卡上的所述可编程逻辑器件。
10.如权利要求1所述的显示控制系统，其特征在于，所述显示单元板还包括串行级联接口；所述串行级联接口连接所述接收端处理器，从而所述接收端处理器连接在所述第二串行传输接口和所述串行级联接口之间；所述接收端处理器具体用于当接收的加密串行数据属于所述显示单元板时对所述加密串行数据进行解密及解串处理以转换成所述并行的多组显示数据和显示控制信号传送至所述显示驱动电路、以及当接收的加密串行数据不属于所述显示单元板时将所述加密串行数据转发至所述串行级联接口。
11.如权利要求10所述的显示控制系统，其特征在于，所述接收端处理器包括：
接收模块，用于从所述第二串行传输接口接收所述加密串行数据；
判断模块，用于判断接收的所述加密串行数据是否属于所述显示单元板；
解密模块，用于当接收的所述加密串行数据属于所述显示单元板时对所述加密串行数据进行解密处理得到解密串行数据；
解串处理模块，用于对所述解密串行数据进行解串处理以转换成所述并行的多组显示数据和显示控制信号；
输出模块，用于输出所述并行的多组显示数据和显示控制信号至所述显示驱动电路；以及
转发模块，用于当接收的所述加密串行数据不属于所述显示单元板时将所述加密串行数据转发至所述串行级联接口。
12.如权利要求10所述的显示控制系统，其特征在于，所述显示控制系统还包括：第二显示单元板；所述第二显示单元板包括：
第三串行传输接口，用于通过第二串行传输通道连接所述串行级联接口以接收所述接收端处理器转发的加密串行数据；
多个第二像素单元，其中每一个所述第二像素单元包括至少一个发光元件；
第二显示驱动电路，连接所述多个第二像素单元；以及
第二接收端处理器，连接所述第三串行传输接口和所述第二显示驱动电路，且用于当所述转发的加密串行数据属于所述第二显示单元板时对所述转发的加密串行数据进行解密及解串处理以转换成并行的多组显示数据和显示控制信号传送至所述第二显示驱动电路、以驱动控制所述多个第二像素单元。
CN201811211168.1A 2018-10-17 2018-10-17 显示控制系统 Active CN111063287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811211168.1A CN111063287B (zh) 2018-10-17 2018-10-17 显示控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811211168.1A CN111063287B (zh) 2018-10-17 2018-10-17 显示控制系统

Publications (2)

Publication Number Publication Date
CN111063287A true CN111063287A (zh) 2020-04-24
CN111063287B CN111063287B (zh) 2023-05-09

Family

ID=70297321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811211168.1A Active CN111063287B (zh) 2018-10-17 2018-10-17 显示控制系统

Country Status (1)

Country Link
CN (1) CN111063287B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112601111A (zh) * 2020-11-19 2021-04-02 西安诺瓦星云科技股份有限公司 数据处理方法和装置以及数据传输系统
CN113747206A (zh) * 2020-05-27 2021-12-03 西安诺瓦星云科技股份有限公司 数据回传控制方法和系统、显示屏控制器及显示控制卡
CN115866156A (zh) * 2023-03-01 2023-03-28 上海励驰半导体有限公司 数据处理方法、装置、电子设备及存储介质
CN116524852A (zh) * 2023-07-05 2023-08-01 禹创半导体(深圳)有限公司 Led显示面板及其像素颜色显示方法、装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012583A1 (en) * 2002-07-19 2004-01-22 Nec Electronics Corporation Video data transfer method, display control circuit, and liquid crystal display device
CN102411892A (zh) * 2011-08-31 2012-04-11 北京拓盛电子科技有限公司 一种显示控制芯片
CN203966517U (zh) * 2014-07-24 2014-11-26 西安诺瓦电子科技有限公司 Led显示模组、控制系统以及led显示系统
US20150302822A1 (en) * 2014-04-18 2015-10-22 Samsung Electronics Co., Ltd. Display driver ic and display system including the same
CN204904803U (zh) * 2015-08-11 2015-12-23 西安诺瓦电子科技有限公司 扫描卡、led灯板、转接卡与led显示屏控制系统
CN106652894A (zh) * 2016-12-26 2017-05-10 西安诺瓦电子科技有限公司 Led显示屏控制系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012583A1 (en) * 2002-07-19 2004-01-22 Nec Electronics Corporation Video data transfer method, display control circuit, and liquid crystal display device
CN102411892A (zh) * 2011-08-31 2012-04-11 北京拓盛电子科技有限公司 一种显示控制芯片
US20150302822A1 (en) * 2014-04-18 2015-10-22 Samsung Electronics Co., Ltd. Display driver ic and display system including the same
CN203966517U (zh) * 2014-07-24 2014-11-26 西安诺瓦电子科技有限公司 Led显示模组、控制系统以及led显示系统
CN204904803U (zh) * 2015-08-11 2015-12-23 西安诺瓦电子科技有限公司 扫描卡、led灯板、转接卡与led显示屏控制系统
CN106652894A (zh) * 2016-12-26 2017-05-10 西安诺瓦电子科技有限公司 Led显示屏控制系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747206A (zh) * 2020-05-27 2021-12-03 西安诺瓦星云科技股份有限公司 数据回传控制方法和系统、显示屏控制器及显示控制卡
CN113747206B (zh) * 2020-05-27 2024-03-15 西安诺瓦星云科技股份有限公司 数据回传控制方法和系统、显示屏控制器及显示控制卡
CN112601111A (zh) * 2020-11-19 2021-04-02 西安诺瓦星云科技股份有限公司 数据处理方法和装置以及数据传输系统
CN112601111B (zh) * 2020-11-19 2023-03-14 西安诺瓦星云科技股份有限公司 数据处理方法和装置以及数据传输系统
CN115866156A (zh) * 2023-03-01 2023-03-28 上海励驰半导体有限公司 数据处理方法、装置、电子设备及存储介质
CN116524852A (zh) * 2023-07-05 2023-08-01 禹创半导体(深圳)有限公司 Led显示面板及其像素颜色显示方法、装置

Also Published As

Publication number Publication date
CN111063287B (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
CN111063287B (zh) 显示控制系统
US7024607B2 (en) DVI link with parallel test data
US7024601B2 (en) DVI link with circuit and method for test
US8395605B2 (en) Monitor chaining and docking mechanism
EP2085889B1 (en) Cable with circuitry for asserting stored cable data or other information to an external device or user
US20060083518A1 (en) Fiber optic connection for digital displays
CN111063285B (zh) 显示控制系统和显示单元板
TWI637602B (zh) 透過利用最小化傳輸差分訊號碼之一通信介面以用於傳輸編碼保護頻帶資料
CN107872627B (zh) 视讯矩阵控制设备
CN102760403A (zh) 一种led模块的信号接口电路及led显示装置
CN108053784B (zh) 一种高速图像信号源的测试系统及方法
CN113852775A (zh) 图像数据的传输设备及方法、非易失性存储介质
CN105118409B (zh) 基于fpga的v‑by‑one编解码系统及方法
CN109688440B (zh) 基于fpga的视频信号传输方法、存储介质及智能电视
CN111063286B (zh) 显示控制系统和显示单元板
CN111063318A (zh) 接插组件、扫描卡、显示控制卡和显示控制系统
CN104902194A (zh) 视频/音频信号通道切换装置
CN104717440A (zh) Led发送卡级联接口
CN210351397U (zh) 时分复用传输接口
US20090080538A1 (en) Method and Apparatus for Decoding a Video Signal
CN103186248A (zh) 远程管理系统及其远程管理方法
KR100986042B1 (ko) 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
CN212278347U (zh) 视频传输卡和视频处理设备
CN105847824B (zh) 消除单路数字视频信号解码干扰的方法
CN217933125U (zh) 一种hdmi级联的led发送卡装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant