CN111052383A - 成像元件、层叠型成像元件以及固态成像装置 - Google Patents

成像元件、层叠型成像元件以及固态成像装置 Download PDF

Info

Publication number
CN111052383A
CN111052383A CN201880054034.5A CN201880054034A CN111052383A CN 111052383 A CN111052383 A CN 111052383A CN 201880054034 A CN201880054034 A CN 201880054034A CN 111052383 A CN111052383 A CN 111052383A
Authority
CN
China
Prior art keywords
electrode
imaging element
photoelectric conversion
charge accumulation
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880054034.5A
Other languages
English (en)
Other versions
CN111052383B (zh
Inventor
河合信宏
富樫秀晃
古闲史彦
山口哲司
平田晋太郎
渡部泰一郎
安藤良洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111052383A publication Critical patent/CN111052383A/zh
Application granted granted Critical
Publication of CN111052383B publication Critical patent/CN111052383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14638Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14641Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • H01L27/14647Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

根据本发明,提供了一种具有像素的固态成像元件,所述像素具有:第一成像元件、第二成像元件、第三成像元件和片上微透镜(90),其中所述第一成像元件包括第一电极(11)、第三电极(12)和第二电极(16)。所述像素进一步地配置有:连接到所述第三电极(12)的第三电极控制线(VOA)和分别连接到设置在所述第二成像元件和所述第三成像元件中的各种晶体管并且与所述第三电极控制线(VOA)不同的多条控制线(62B)。在所述像素中,设置给所述像素的所述片上微透镜(90)的中心与设置在所述像素中的所述多条控制线(62B)中的一条之间的距离比设置给所述像素的所述片上微透镜(90)的中心与设置给所述像素的所述第三电极控制线(VOA)之间的距离短。

Description

成像元件、层叠型成像元件以及固态成像装置
技术领域
本公开涉及一种成像元件、层叠型成像元件以及固态成像装置。
背景技术
将有机半导体材料用于光电转换层的成像元件可以对特定的颜色(波长带)进行光电转换。此外,由于这个特性,所以在该成像元件用作固态成像装置中的成像元件的情况下,可以获得子像素层叠的结构(层叠型成像元件),这对于其中每一个子像素由片上滤色器(OCCF)和成像元件的组合构成并且子像素二维地排列的常规固态成像装置是不可能的(例如,参照日本专利申请公开第2011-138927号)。更进一步地,因为不需要马赛克处理,所以具有不产生伪色的优点。需要注意的是,在下面的描述中,为了方便起见,包括设置在半导体基板上或者其上方的光电转换单元的成像元件可以被称为“第一类型成像元件”,为了方便起见,构成第一类型成像元件的光电转换单元可以被称为“第一类型光电转换单元”,为了方便起见,设置在半导体基板中的成像元件可以被称为“第二类型成像元件”,以及为了方便起见,构成第二类型成像元件的光电转换单元可以被称为“第二类型光电转换单元”。
图60示出了常规层叠型成像元件(层叠型固态成像装置)的结构示例。在图60示出的示例中,分别构成作为第二类型成像元件的第三成像元件330和第二成像元件320的作为第二类型光电转换单元的第三光电转换单元331和第二光电转换单元321层叠在一起并且形成在半导体基板370中。此外,作为第一类型光电转换单元的第一光电转换单元311设置在半导体基板370的上方(具体地,第二成像元件320的上方)。这里,第一光电转换单元311包括第一电极311、由有机材料制成的光电转换层315和第二电极316,并且构成作为第一类型成像元件的第一成像元件310。例如,在第二光电转换单元321和第三光电转换单元331中,由于吸收系数上的差异而分别对蓝色光和红色光进行光电转换。此外,例如,在第一光电转换单元311中,对绿色光进行光电转换。
在第二光电转换单元321和第三光电转换单元331中通过光电转换生成的电荷暂时累积在第二光电转换单元321和第三光电转换单元331中,然后分别通过垂直晶体管(示出了栅极部322)和传输晶体管(示出了栅极部332)传输到第二浮动扩散层(浮动扩散)FD2和第三浮动扩散层FD3,并且进一步地输出到外部的读出电路(未示出)。这些晶体管和浮动扩散层FD2、FD3也形成在半导体基板370中。
在第一光电转换单元311中通过光电转换生成的电荷经由接触孔部361和布线层362累积在形成在半导体基板370中的第一浮动扩散层FD1中。此外,第一光电转换单元311也经由接触孔部361和布线层362连接到用于将电荷量转换成电压的放大晶体管的栅极部318。此外,第一浮动扩散层FD1构成复位晶体管(示出了栅极部317)的一部分。需要注意的是,附图标记371表示元件隔离区域,附图标记372表示在半导体基板370的表面上形成的氧化膜,附图标记376和381表示层间绝缘层,附图标记383表示保护层,以及附图标记390表示片上微透镜。
引用列表
专利文献
专利文献1:日本专利申请公开第2011-138927号
发明内容
发明要解决的问题
顺便提及,在第二光电转换单元321和第三光电转换单元331中通过光电转换生成的电荷暂时累积在第二光电转换单元321和第三光电转换单元331中,然后分别传输到第二浮动扩散层FD2和第三浮动扩散层FD3。因此,第二光电转换单元321和第三光电转换单元331可以完全耗尽。然而,在第一光电转换单元311中通过光电转换生成的电荷直接累积在第一浮动扩散层FD1中。因此,很难使第一光电转换单元311完全耗尽。此外,因此,kTC噪声增大,随机噪声降低,并且拍摄的图像的质量降低。此外,对于更容易和可靠地传输在第一光电转换单元311中通过光电转换生成的电荷也有强烈的需求。此外,对其中排列有多个成像元件的像素区域的配置和结构的简化和小型化有强烈的需求。
因此,本公开的第一目的是提供一种其中光电转换单元设置在半导体基板上或者其上方的成像元件、由该成像元件构成的层叠型成像元件和包括该成像元件或者层叠型成像元件的固态成像装置,该成像元件具有能够抑制拍摄的图像质量降低并且能够更容易和可靠地传输通过光电转换生成的电荷的配置和结构。此外,本公开的第二目的是提供一种包括多个成像元件的固态成像装置,在每一个成像元件中光电转换单元设置在半导体基板上或者其上方,该成像元件能够抑制拍摄的图像质量降低,并且能够使其中排列有多个成像元件的像素区域的配置和结构简化和小型化。
问题的解决方案
为了实现上面描述的第一目的,根据本公开的第一到第六方面的各个成像元件都包括
通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元。
光电转换单元进一步地包括与第一电极分开设置以经由绝缘层面向光电转换层的电荷累积电极。
光电转换单元包括N(其中N≥2)个光电转换单元段。
光电转换层包括N个光电转换层段。
绝缘层包括N个绝缘层段。
在根据本公开的第一到第三方面的各个成像元件中,电荷累积电极包括N个电荷累积电极段。
在根据本公开的第四和第五方面的各个成像元件中,电荷累积电极包括彼此分开设置的N个电荷累积电极段。
第n(其中n=1,2,3...N)个光电转换单元段包括第n电荷累积电极段、第n绝缘层段和第n光电转换层段。
具有较大的n值的光电转换单元段位于离第一电极较远的位置。
此外,在根据本公开的第一方面的成像元件中,绝缘层段的厚度从第一光电转换单元段到第N光电转换单元段逐渐变化。
此外,在根据本公开的第二方面的成像元件中,光电转换层段的厚度从第一光电转换单元段到第N光电转换单元段逐渐变化。
此外,在根据本公开的第三方面的成像元件中,构成绝缘层段的材料在相邻的光电转换单元段之间是不同的。
此外,在根据本公开的第四方面的成像元件中,构成电荷累积电极段的材料在相邻的光电转换单元段之间是不同的。
此外,在根据本公开的第五方面的成像元件中,电荷累积电极段的面积从第一光电转换单元段到第N光电转换单元段逐渐减小。需要注意的是,该面积可以连续或者呈阶梯状减小。
上面描述的用于实现第一目的的本公开的第六方面包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元。
光电转换单元进一步地包括与第一电极分开设置以经由绝缘层面向光电转换层的电荷累积电极。
如果将电荷累积电极、绝缘层和光电转换层的层叠方向定义为Z方向,并且将与第一电极分开的方向定义为X方向,当用YZ虚拟平面切割其中电荷累积电极、绝缘层和光电转换层层叠的层叠部分时,层叠部分的断面面积根据距离第一电极的距离变化。需要注意的是,断面面积的变化可以是连续变化或者呈阶梯状变化。
为了实现上面描述的第一目的,本公开的层叠型成像元件包括根据本公开的第一到第六方面的成像元件中的至少一个。
为了实现上面描述的第二目的,根据本公开的第一方面的固态成像装置包括
通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元。
固态成像装置包括多个成像元件,在每一个成像元件中光电转换单元进一步地包括与第一电极分开设置以经由绝缘层面向光电转换层的电荷累积电极。
多个成像元件构成成像元件块。
第一电极由构成成像元件块的多个成像元件共享。
为了实现上面描述的第二目的,根据本公开的第二方面的固态成像装置包括多个根据本公开的第一到第七方面的成像元件。
多个成像元件构成成像元件块。
第一电极由构成成像元件块的多个成像元件共享。
为了实现上面描述的第一目的,根据本公开的第三方面的固态成像装置包括多个根据本公开的第一到第六方面的成像元件。此外,为了实现上面描述的第一目的,根据本公开的第四方面的固态成像装置包括多个本公开的层叠型成像元件。
此外,本公开的固态成像元件包括像素,所述像素包括:
第一成像元件;
第二成像元件;
与所述第二成像元件电连接的第一传输晶体管、第一复位晶体管和第一选择晶体管;
第三成像元件;
与所述第三成像元件电连接的第二传输晶体管、第二复位晶体管和第二选择晶体管;以及
片上微透镜。
所述第一成像元件包括第一电极、第三电极以及面向所述第一电极和所述第三电极的第二电极。
所述像素进一步地包括:
连接到所述第三电极的第三电极控制线;和
多条控制线,其连接到所述第一传输晶体管、所述第一复位晶体管、所述第一选择晶体管、所述第二传输晶体管、所述第二复位晶体管和所述第二选择晶体管,并且与所述第三电极控制线不同。
此外,在所述像素中,
所述像素中包括的片上微透镜的中心与所述像素中包括的所述多条控制线中的任一条之间的距离比所述像素中包括的片上微透镜的中心与所述像素中包括的所述第三电极控制线之间的距离小。因此,通过将第三电极控制线设置在尽可能远离片上微透镜的中心的区域中,通过第三电极控制线抑制光入射到第二成像元件和第三成像元件上几乎不可能发生,并且该固态成像装置的灵敏度可能高于不具有该结构的固体成像装置的灵敏度。
此外,在本公开的固态成像装置中,
像素包括:
第一成像元件;
第二成像元件;
第三成像元件;和
片上微透镜,并且
电荷累积电极的内接圆的中心与片上微透镜的中心之间的距离d1、所述第二成像元件的内接圆的中心与片上微透镜的中心之间的距离d2以及第三成像元件的内接圆的中心与片上微透镜的中心之间的距离d3中的每一个都比第一电极的内接圆的中心与片上微透镜的中心之间的距离d4或者浮动扩散区域的内接圆的中心与片上微透镜的中心之间的距离d5小。这样,通过将浮动扩散区域或者第一电极设置在尽可能远离片上微透镜的中心的区域中,第二成像元件和第三成像元件中的每一个的面积可能更大,并且固态成像装置的灵敏度可能高于不具有该结构的固体成像装置的灵敏度。
此外,本公开的固态成像元件包括像素,该像素包括:
第一成像元件;
与所述第一成像元件电连接的第一浮动扩散区域;
第二成像元件;
与所述第二成像元件电连接的第二浮动扩散区域;
第三成像元件;
与所述第三成像元件电连接的第三浮动扩散区域;以及
片上微透镜。
所述第一成像元件包括第一电极、第三电极以及面向所述第一电极和所述第三电极的第二电极。
将所述第一到第三浮动扩散层的各个中心设置在
所述第三电极的内接圆的外侧,
所述第三电极的轮廓的外侧,或者
所述第三电极的外接圆的外侧。这样,通过将浮动扩散区域设置在尽可能远离片上微透镜L的中心的区域中,第三电极、第二成像元件和第三成像元件中的每一个的面积可能更大,并且固态成像装置的灵敏度可能高于不具有该结构的固体成像装置的灵敏度。
此外,本公开的固态成像元件包括像素,所述像素包括:
第一成像元件;
第二成像元件;
与所述第二成像元件电连接的第一传输晶体管、第一复位晶体管和第一选择晶体管;
第三成像元件;
与所述第三成像元件电连接的第二传输晶体管、第二复位晶体管和第二选择晶体管;以及
片上微透镜。
所述第一成像元件包括第一电极、第三电极以及面向所述第一电极和所述第三电极的第二电极。
所述第一和第二传输晶体管、所述第一和第二复位晶体管以及所述第一和第二选择晶体管中的最小通道长度比所述第三电极与所述第一电极之间的最小距离短。这样,通过将浮动扩散区域设置在尽可能远离片上微透镜的中心的区域中,第三电极、第二成像元件和第三成像元件中的每一个的面积可能更大,并且固态成像装置的灵敏度可能高于不具有该结构的固体成像装置的灵敏度。
此外,本公开的固态成像装置在像素中包括:
第一成像元件;
第二成像元件;
第三成像元件;和
片上微透镜。
所述第一成像元件包括
第一电极、第三电极以及面向所述第一电极和所述第三电极的第二电极。
所述第三电极的面积大于所述第三成像元件的面积。这样,通过使第三电极的面积大于第三成像元件的面积,对绿色光的灵敏度可以高于不具有该结构的固体成像装置对绿色光的灵敏度。需要注意的是,优选地,第三电极的面积小于第二成像元件的面积。
发明效果
根据本公开的第一到第六方面的成像元件、构成本公开的层叠型成像元件的本公开的成像元件和构成根据本公开的第一到第四方面的固态成像装置的本公开的成像元件分别包括与第一电极分开设置以便经由绝缘层面向光电转换层的电荷累积电极。因此,当用光照射光电转换单元并且在光电转换单元中对光进行光电转换时,可以累积光电转换层的电荷。因此,在曝光开始时,电荷累积部可以被完全耗尽并且可以擦除电荷。因此,可以抑制kTC噪声增大、随机噪声劣化以及拍摄的图像质量劣化的现象发生。此外,在根据本公开的第一到第六方面的成像元件、应用该成像元件的本公开的层叠型成像元件以及根据本公开的第一到第四方面的固态成像装置中,限定了绝缘层段的厚度,或者限定了光电转换层段的厚度,或者构成绝缘层段的材料是不同的,或者构成电荷累积电极段的材料是不同的,或者限定了电荷累积电极段的面积,或者限定了层叠部分的断面面积。因此,形成了一种电荷传输梯度,并且可以将通过光电转换生成的电荷更容易和可靠地传输到第一电极。此外,因此,可以防止残像(afterimage)的生成和传输残余(transfer residuals)的发生。另外,在根据本公开的第一和第二方面的固态成像装置中,由于第一电极由构成成像元件块的多个成像元件共享,所以可以使其中排列有多个成像元件的像素区域的配置和结构简化和小型化。需要注意的是,这里描述的效果仅仅是示例性的,而不是限制性的。此外,可以存在附加效果。
附图说明
图1是实施例1的成像元件和层叠型成像元件的示意性部分断面图。
图2是通过使在实施例1的成像元件中的电荷累积电极、光电转换层和第二电极层叠的部分放大获得的示意性部分断面图。
图3是实施例1的成像元件和层叠型成像元件的等效电路图。
图4是实施例1的成像元件和层叠型成像元件的等效电路图。
图5是构成实施例1的成像元件的第一电极和电荷累积电极以及构成控制单元的晶体管的示意性配置图。
图6是示意性地示出了在实施例1的成像元件的操作期间每一个部分的电位状态的图。
图7是构成实施例1的成像元件的第一电极和电荷累积电极的示意性配置图。
图8是构成实施例1的成像元件的第一电极、电荷累积电极、第二电极和接触孔部的示意性立体图。
图9是实施例1的固态成像装置的概念图。
图10是实施例1的成像元件和层叠型成像元件的变形例的等效电路图。
图11是构成图10中示出的实施例1的成像元件的变形例的第一电极和电荷累积电极以及构成控制单元的晶体管的示意性配置图。
图12是通过使在实施例2的成像元件中的电荷累积电极、光电转换层和第二电极层叠的部分放大获得的示意性部分断面图。
图13是实施例3的成像元件和层叠型成像元件的示意性部分断面图。
图14是实施例4和实施例5中每一个的成像元件和层叠型成像元件的示意性部分断面图。
图15A和图15B是实施例5中的电荷累积电极段的示意性平面图。
图16A和图16B是实施例5中的电荷累积电极段的示意性平面图。
图17是实施例5的成像元件和层叠型成像元件的等效电路图。
图18是实施例5的成像元件和层叠型成像元件的等效电路图。
图19是构成实施例5的成像元件的第一电极和电荷累积电极以及构成控制单元的晶体管的示意性配置图。
图20是示意性地示出了在实施例5的成像元件的操作期间每一个部分的电位状态的图。
图21是示意性地示出了在实施例5的成像元件的另一个操作期间(在传输期间)每一个部分的电位状态的图。
图22是构成实施例5的成像元件的变形例的第一电极和电荷累积电极的示意性配置图。
图23是实施例6和实施例5中每一个的成像元件和层叠型成像元件的示意性部分断面图。
图24A和图24B是实施例6中的电荷累积电极段的示意性平面图。
图25是实施例7的固态成像装置中的第一电极和电荷累积电极段的示意性平面图。
图26是实施例7的固态成像装置的第一变形例中的第一电极和电荷累积电极段的示意性平面图。
图27是实施例7的固态成像装置的第二变形例中的第一电极和电荷累积电极段的示意性平面图。
图28是实施例7的固态成像装置的第三变形例中的第一电极和电荷累积电极段的示意性平面图。
图29是实施例7的固态成像装置的第四变形例中的第一电极和电荷累积电极段的示意性平面图。
图30是实施例7的固态成像装置的第五变形例中的第一电极和电荷累积电极段的示意性平面图。
图31是实施例7的固态成像装置的第六变形例中的第一电极和电荷累积电极段的示意性平面图。
图32是实施例7的固态成像装置的第七变形例中的第一电极和电荷累积电极段的示意性平面图。
图33是实施例7的固态成像装置的第八变形例中的第一电极和电荷累积电极段的示意性平面图。
图34是实施例7的固态成像装置的第九变形例中的第一电极和电荷累积电极段的示意性平面图。
图35A、图35B和图35C是分别示出了实施例7的成像元件块中的读出驱动例的图表。
图36是实施例8的固态成像装置中的第一电极和电荷累积电极段的示意性平面图。
图37是实施例8的固态成像装置的变形例中的第一电极和电荷累积电极段的示意性平面图。
图38是实施例8的固态成像装置的变形例中的第一电极和电荷累积电极段的示意性平面图。
图39是实施例8的固态成像装置的变形例中的第一电极和电荷累积电极段的示意性平面图。
图40是实施例9的成像元件和层叠型成像元件的示意性部分断面图。
图41是实施例10的成像元件和层叠型成像元件的示意性部分断面图。
图42是实施例10的成像元件和层叠型成像元件的变形例的示意性部分断面图。
图43是实施例10的成像元件的另一个变形例的示意性部分断面图。
图44是实施例10的成像元件的另一个变形例的示意性部分断面图。
图45是实施例11的成像元件和层叠型成像元件的一部分的示意性部分断面图。
图46是构成实施例11的成像元件的第一电极、电荷累积电极和电荷排出电极的示意性布置图。
图47是构成实施例11的成像元件的第一电极、电荷累积电极、电荷排出电极、第二电极和接触孔部的示意性立体图。
图48是实施例1的成像元件和层叠型成像元件的另一个变形例的示意性部分断面图。
图49是实施例1的成像元件和层叠型成像元件的另一个变形例的示意性部分断面图。
图50A、图50B和图50C分别是实施例1的成像元件和层叠型成像元件的另一个变形例的第一电极的一部分等的放大的示意性部分断面图。
图51是实施例11的成像元件和层叠型成像元件的另一个变形例的电荷排出电极的一部分等的放大的示意性部分断面图。
图52是实施例1的成像元件和层叠型成像元件的另一个变形例的示意性部分断面图。
图53是实施例1的成像元件和层叠型成像元件的另一个变形例的示意性部分断面图。
图54是实施例1的成像元件和层叠型成像元件的另一个变形例的示意性部分断面图。
图55是实施例1的成像元件和层叠型成像元件的另一个变形例的示意性部分断面图。
图56是实施例1的成像元件和层叠型成像元件的另一个变形例的示意性部分断面图。
图57是通过使在实施例1的成像元件的变形例中的电荷累积电极、光电转换层和第二电极层叠的部分放大获得的示意性部分断面图。
图58是通过使在实施例2的成像元件的变形例中的电荷累积电极、光电转换层和第二电极层叠的部分放大获得的示意性部分断面图。
图59是将包括本公开的成像元件和层叠型成像元件的固态成像装置用于电子设备(相机)的示例的概念图。
图60是常规层叠型成像元件(层叠型固态成像装置)的概念图。
图61是实施例12的层叠型成像元件的示意性部分断面图。
图62是用于实施例12中的4个像素的层叠型成像元件的等效电路图。
图63是示出了实施例12的固态成像装置中包括的像素阵列的部分平面结构的图。
图64是在类似于图63的图中用粗线示出一个重复单元的轮廓并且还示出一个重复单元中包括的晶体管的位置的图。
图65是示出了在类似于图63的图中图64中示出的重复单元如何在像素阵列111的行方向和列方向上重复布置的图。
图66是在类似于图64的图中用粗线另外示出第三成像元件中包括的光电二极管的平面形状的图。
图67是示出了图63中示出的像素的位置的图,其中使用图65中用粗线示出的重复单元中包括的晶体管读出该像素的4个光电二极管的电荷。
图68是在类似于图64的图中用粗线另外示出第一成像元件中包括的光电转换单元中包括的电荷累积电极的平面形状的图。
图69是示出了图63中示出的像素的位置的图,其中使用图65中用粗线示出的重复单元中包括的晶体管读出该像素的4个光电转换单元的电荷。
图70是在类似于图64的图中用粗线另外示出第二成像元件中包括的光电二极管的平面形状的图。
图71是示出了图63中示出的像素的位置的图,其中使用图65中用粗线示出的重复单元中包括的晶体管读出从该像素的4个光电二极管的电荷。
图72是示出了连接到与图63类似的像素位置处的各个像素中包括的电荷累积电极的用于驱动电荷累积电极的控制信号线VOA的布置的图。
图73是示出了仅用一个布线层及其连接结构设置被细虚线包围的区域中的两组控制信号线VOA的例子的图。
图74是示出了为了实现图62中示出的配置使用在与图63类似的像素位置处的层叠型成像元件中包括的布线连接到图64中示出的每个元件的其中一些布线的图。
图75是示出了为了实现图62中示出的配置使用在与图63类似的像素位置处的层叠型成像元件中包括的布线连接到图64中示出的每个元件的其中一些布线的图。
图76是示出了为了实现图62中示出的配置使用在与图63类似的像素位置处的层叠型成像元件中包括的布线连接到图64中示出的每个元件的其中一些布线的图。
图77是示出了实施例12的固态成像装置的配置的轮廓的图。
图78是示出了实施例12的固态成像装置的配置的轮廓的图。
图79是示出了实施例12的固态成像装置的配置的轮廓的图。
图80是示出了实施例12的固态成像装置的配置的轮廓的图。
图81再次示出了图75,并且通过如下方式获得:在由图75中的实线示出的控制布线中用粗实线仅仅留下驱动共享控制单元的4个像素的层叠型成像元件所必须的控制布线并且用虚线示出其余控制布线。
图82再次示出了图72,并且通过如下方式获得:将在图72中示出的片上微透镜的中心和用于驱动图72中示出的第一成像元件中包括的电荷累积电极的布线VOA之间的距离d1添加到图72中。
图83再次示出了图68,并且通过如下方式获得:将在图68中示出的片上微透镜的中心和内接在图68中示出的第一成像元件中包括的电荷累积电极中的最大圆的中心之间的距离d2添加到图68中。
图84再次示出了图70,并且通过加入图70中示出的片上微透镜的中心和内接在图70到图70中示出的第二成像元件中包括的光电二极管中的最大圆的中心之间的距离d3添加到图70中。
图85再次示出了图66,并且通过如下方式获得:将在图66中示出的片上微透镜的中心和内接在图66中示出的第三成像元件中包括的光电二极管中的最大圆的中心之间的距离d4添加到图66中。
图86再次示出了图68,并且通过如下方式获得:将在图68中示出的片上微透镜的中心和内接在图68中示出的第一成像元件中包括的第一电极中的最大圆的中心之间的距离d2添加到图68中。
图87再次示出了图68,并且通过如下方式获得:删除图68中示出的第一电极和电荷累积电极,将内接在图68中示出的硅通孔中的最大圆的中心和片上微透镜的中心以及进一步地将内接在硅通孔中的最大圆的中心和片上微透镜的中心之间的距离d3添加到图68中。
图88再次示出了图68,并且通过如下方式获得:删除除了第一成像元件中包括的硅通孔和第一浮动扩散层之外的组件的附图标记。
图89再次示出了图70,并且通过如下方式获得:删除除了第二成像元件中包括的第二浮动扩散层之外的部件的附图标记。
图90再次示出了图66,并且通过如下方式获得:删除除了第三成像元件中包括的第三浮动扩散层3之外的部件的附图标记。
图91再次示出了图68,并且是示出了第一成像元件中包括的电荷累积电极与图88到图91中示出的硅通孔、第一浮动扩散层、第二浮动扩散层以及第三浮动扩散层之间的位置关系的图。
图92再次示出了图68,并且通过如下方式获得:删除示出构成控制单元的晶体管的重复布置单元的框线,并且添加作为第一电极11和电荷累积电极之间的最小距离的距离d7。
图93再次示出了图64,并且通过如下方式获得:删除示出构成控制单元的晶体管的重复布置单元的框线。
图94是类似于图62的单个像素结构的图。
图95是类似于图66的单个像素结构的图。
图96是类似于图70的单个像素结构的图。
图97是类似于图68的单个像素结构的图。
图98是类似于图74的单个像素结构的图。
图99是类似于图75的单个像素结构的图。
图100是类似于图76的单个像素结构的图。
图101是类似于图82的单个像素结构的图。
图102是类似于图85的单个像素结构的图。
图103是类似于图84的单个像素结构的图。
图104是类似于图83的单个像素结构的图。
图105是类似于图91的单个像素结构的图。
图106是类似于图92的单个像素结构的图。
图107是类似于图93的单个像素结构的图。
具体实施方式
在下文中,将参照附图基于实施例对本公开进行描述。然而,本公开不限于实施例,并且实施例中的各种数值和材料是示例性的。需要注意的是,描述将按以下顺序进行。
1.对根据本公开的第一到第六方面的成像元件、本公开的层叠型成像元件和根据本公开的第一到第四方面的固态成像装置的一般描述
2.实施例1(根据本公开的第一和第六方面的成像元件、本公开的层叠型成像元件和根据本公开的第四方面的固态成像装置)
3.实施例2(根据本公开的第二和第六方面的成像元件)
4.实施例3(根据本公开的第三方面的成像元件)
5.实施例4(根据本公开的第四方面的成像元件)
6.实施例5(根据本公开的第五方面的成像元件)
7.实施例6(根据本公开的第六方面的成像元件)
8.实施例7(根据本公开的第一和第二方面的固态成像装置)
9.实施例8(实施例7的变形例)
10.实施例9(实施例1到6的变形例)
11.实施例10(实施例1到6和9的变形例)
12.实施例11(实施例1到6、9和10的变形例)
13.实施例12
14.其他
<对根据本公开的第一到第六方面的成像元件、本公开的层叠型成像元件和根据本公开的第一到第四方面的固态成像装置的一般描述>
在根据本公开的第一和第二方面的固态成像装置中,可以在构成成像元件块的多个成像元件之间设置传输控制电极。传输控制电极可以在第一电极侧形成在与第一电极或者电荷累积电极相同的高度处或者与其不同的高度处。可选择地,传输控制电极可以在第二电极侧形成在与第二电极相同的高度处或者与其不同的高度处。另外,包括优选形式的根据本公开的第一和第二方面的固态成像装置中的每一个可以具有其中一个片上微透镜设置在一个成像元件的上方的形式,或者可以具有其中由两个成像元件构成成像元件块并且一个片上微透镜设置在成像元件块的上方的形式。
在根据本公开的第一和第二方面的固态成像装置中,针对多个成像元件设置一个浮动扩散层。这里,针对一个浮动扩散层设置的多个成像元件可以由多个后面描述的第一类型成像元件构成,或者可以由至少一个第一类型成像元件和一个或多个后面描述的第二类型成像元件构成。此外,通过适当地控制电荷传输时段的时序,多个成像元件可以共享一个浮动扩散层。多个成像元件协同操作并且作为成像元件块连接到后面描述的驱动电路。即,构成成像元件块的多个成像元件连接到一个驱动电路。然而,针对成像元件中的每一个来控制电荷累积电极。此外,多个成像元件可以共享一个接触孔部。对于由多个成像元件共享的第一电极和成像元件的电荷累积电极之间的布置关系,还存在其中第一电极与成像元件的电荷累积电极相邻设置的情况。可选择地,还存在其中第一电极与多个成像元件的电荷累积电极中的一些电荷累积电极相邻设置并且不与多个成像元件的其余电荷累积电极相邻设置的情况。在这种情况下,从多个成像元件中的其余成像元件向第一电极的电荷传输是经由多个成像元件中的其中一些成像元件的传输。构成成像元件的电荷累积电极和构成成像元件的电荷累积电极之间的距离(为了方便起见,称为“距离A”)优选地比第一电极和与第一电极相邻的成像元件中的电荷累积电极之间的距离(为了方便起见,称为“距离B”)长以便确保从每一个成像元件向第一电极的电荷传输。此外,随着成像元件位于距离第一电极更远的位置,距离A的值优选地更长。
在根据本公开的第一到第五方面的各个成像元件中,具有较大的n值的光电转换单元段位于距离第一电极较远的位置,并且基于X方向确定光电转换单元段是否位于与第一电极分开的位置。此外,在根据本公开的第六方面的成像元件中,将与第一电极分开的方向定义为X方向,并且如下定义“X方向”。即,其中排列了多个成像元件或者层叠型成像元件的像素区域包括二维,即,在X和Y方向上有规则地排列的多个像素。在像素的平面形状是矩形的情况下,将最靠近第一电极的边的延伸方向定义为Y方向,并且将与Y方向正交的方向定义为X方向。可选择地,在像素的平面形状是任意形状的情况下,将包括最靠近第一电极的线段或者曲线的整体方向定义为Y方向,并且将与Y方向正交的方向定义为X方向。
优选地,位于光入射侧的第二电极是多个成像元件共有的。即,第二电极可以是所谓的固态电极。光电转换层可以是多个成像元件共有的。即,一个光电转换层可以形成在多个成像元件中,或者可以针对成像元件中的每一个进行设置。
在根据本公开的第一和第二方面的各个成像元件中,N个光电转换层段连续设置,N个绝缘层段也连续设置,并且N个电荷累积电极段也连续设置。在根据本公开的第三到第五方面的各个成像元件中,N个光电转换层段连续设置。此外,在根据本公开的第四和第五方面的各个成像元件中,N个绝缘层段连续设置。另一方面,在根据本公开的第三方面的成像元件中,设置N个绝缘层段以便与各个光电转换单元段相对应。另外,在根据本公开的第四和第五方面的各个成像元件中,并且在一些情况下,在根据本公开的第三方面的成像元件中,设置N个电荷累积电极段以便与各个光电转换单元段相对应。此外,在根据本公开的第一到第六方面的各个成像元件中,向所有的电荷累积电极段施加相同的电位。可选择地,在根据本公开的第四和第五方面的各个成像元件中,并且在一些情况下,在根据本公开的第三方面的成像元件中,可以向N个电荷累积电极段施加不同的电位。
根据本公开的第一到第六方面的成像元件、构成本公开的层叠型成像元件的根据本公开的第一到第六方面的成像元件和构成包括以上优选形式的根据本公开的第一和第二方面的固态成像装置或者根据本公开的第三和第四方面的固态成像装置的成像元件(这些成像元件可以统称为“本公开的成像元件等”)可以具有以下形式,其中
进一步地包括半导体基板,并且
光电转换单元设置在半导体基板的上方。需要注意的是,第一电极、电荷累积电极和第二电极连接到后面描述的驱动电路。
另外,包括上面描述的各种优选形式的本公开的成像元件等可以具有其中第一电极在绝缘层中形成的开口中延伸以连接到光电转换层的形式。可选择地,可以采用其中光电转换层延伸到在绝缘层中形成的开口中以连接到第一电极的形式。在这种情况下,
可以采用其中第一电极的顶面的边缘用绝缘层覆盖的形式,
第一电极暴露在开口的底面上,并且
当将绝缘层的与第一电极的顶面接触的表面称为第一表面,并且将绝缘层的与光电转换层的面向电荷累积电极的一部分接触的表面称为第二表面时,开口的侧面具有从第一表面朝向第二表面变宽的倾斜度。另外,可以采用其中开口的具有从第一表面朝向第二表面变宽的倾斜度的侧面位于电荷累积电极侧的形式。需要注意的是,包括其中在光电转换层和第一电极之间形成另一层的形式(例如,其中在光电转换层和第一电极之间形成适用于电荷累积的材料层的形式)。
另外,包括上面描述的各种优选形式的本公开的成像元件等可以具有以下配置,其中
进一步地包括设置在半导体基板上并且具有驱动电路的控制单元,
第一电极和电荷累积电极连接到驱动电路,
在电荷累积时段,驱动电路向第一电极施加电位V11并且向电荷累积电极施加电位V12,并且电荷被累积在光电转换层中,以及
在电荷传输时段,驱动电路向第一电极施加电位V21并且向电荷累积电极施加电位V22,并且通过控制单元经由第一电极读出光电转换层中累积的电荷。然而,在第一电极的电位高于第二电极的电位的情况下,
满足V12≥V11且V22<V21,并且
在第一电极的电位低于第二电极的电位的情况下,
满足V12≤V11且V22>V21
在下文中,将对第一电极的电位高于第二电极的电位的情况进行描述。然而,在第一电极的电位低于第二电极的电位的情况下,仅需要使电位电平反相。
在根据本公开的第一方面的成像元件中,绝缘层段的厚度从第一光电转换单元段到第N光电转换单元段逐渐变化。然而,绝缘层段的厚度可以逐渐增大或者逐渐减小,从而形成一种电荷传输梯度。
在待累积的电荷是电子的情况下,仅需要采用其中绝缘层段的厚度逐渐增大的配置。在待累积的电荷是空穴的情况下,仅需要采用其中绝缘层段的厚度逐渐减小的配置。然后,在这些情况下,当在电荷累积时段达到|V12|≥|V11|的状态时,第n光电转换单元段可以比第(n+1)光电转换单元段累积更多的电荷,向第n光电转换单元段施加比第(n+1)光电转换单元段更强的电场,并且可以可靠地防止从第一光电转换单元段到第一电极的电荷流动。然后,当在电荷传输时段达到|V22|<|V21|的状态时,可以可靠地确保从第一光电转换单元段到第一电极的电荷流动以及从第(n+1)光电转换单元段到第n光电转换单元段的电荷流动。
在根据本公开的第二方面的成像元件中,光电转换层段的厚度从第一光电转换单元段到第N光电转换单元段逐渐变化。然而,光电转换层段的厚度可以逐渐增大或者逐渐减小,从而形成一种电荷传输梯度。
在待累积的电荷是电子的情况下,仅需要采用其中光电转换层段的厚度逐渐增大的配置。在待累积的电荷是空穴的情况下,仅需要采用其中光电转换层段的厚度逐渐减小的配置。然后,在光电转换层段的厚度逐渐增大的情况下,当在电荷累积时段达到V12≥V11的状态时,以及在光电转换层段的厚度逐渐减小的情况下,当在电荷累积时段达到V12≤V11的状态时,向第n光电转换单元段施加比第(n+1)光电转换单元段更强的电场,并且可以可靠地防止从第一光电转换单元段到第一电极的电荷流动。然后,在电荷传输时段,在光电转换层段的厚度逐渐增大的情况下,当达到V22<V21的状态时,以及在光电转换层段的厚度逐渐减小的情况下,当达到V22>V21的状态时,可以可靠地确保从第一光电转换单元段到第一电极的电荷流动,以及从第(n+1)光电转换单元段到第n光电转换单元段的电荷流动。
在根据本公开的第三方面的成像元件中,构成绝缘层段的材料在相邻的光电转换单元段之间是不同的,并且这形成一种电荷传输梯度。构成绝缘层段的材料的相对介电常数的值优选地从第一光电转换单元段到第N光电转换单元段逐渐减小。然后,通过采用这样的配置,在电荷累积时段,当达到V12≥V11的状态时,第n光电转换单元段可以比第(n+1)光电转换单元段累积更多的电荷。然后,当在电荷传输时段达到V22<V21的状态时,可以可靠地确保从第一光电转换单元段到第一电极的电荷流动以及从第(n+1)光电转换单元段到第n光电转换单元段的电荷流动。
在根据本公开的第四方面的成像元件中,构成电荷累积电极段的材料在相邻的光电转换单元段之间是不同的,并且这形成了一种电荷传输梯度。构成绝缘层段的材料的功函数的值优选地从第一光电转换单元段到第N光电转换单元段逐渐增大。此外,通过采用这样的配置,可以形成对信号电荷传输有利的电位梯度,而不依赖于电压是正的还是负的。
在根据本公开的第五方面的成像元件中,电荷累积电极段的面积从第一光电转换单元段到第N光电转换单元段逐渐减小,并且这形成了一种电荷传输梯度。因此,当在电荷累积时段达到V12≥V11的状态时,第n光电转换单元段可以比第(n+1)光电转换单元段累积更多的电荷。然后,当在电荷传输时段达到V22<V21的状态时,可以可靠地确保从第一光电转换单元段到第一电极的电荷的流动以及从第(n+1)光电转换单元段到第n光电转换单元段的电荷流动。
在根据本公开的第六方面的成像元件中,层叠部分的断面面积根据距离第一电极的距离而变化,并且这形成了一种电荷传输梯度。具体地,通过采用其中层叠部分的断面厚度是恒定的并且层叠部分的断面宽度随着层叠部分远离第一电极而变得更窄的配置,如根据本公开的第五方面的成像元件中所描述的,当在电荷累积时段达到V12≥V11的状态时,靠近第一电极的区域可以比远离第一电极的区域累积更多的电荷。因此,当在电荷传输时段达到V22<V21的状态时,可以可靠地确保从靠近第一电极的区域到第一电极的电荷流动以及从远离第一电极的区域到靠近第一电极的区域的电荷流动。另一方面,通过采用其中层叠部分的断面宽度是恒定的并且层叠部分的断面厚度(具体地,绝缘层段的厚度)逐渐增大的配置,如根据本公开的第一方面的成像元件中所描述的,当在电荷累积时段达到V12≥V11的状态时,靠近第一电极的区域可以比远离第一电极的区域累积更多的电荷,向靠近第一电极的区域比远离第一电极的区域施加更强的电场,并且可以可靠地防止从靠近第一电极的区域到第一电极的电荷流动。然后,当在电荷传输时段达到V22<V21的状态时,可以可靠地确保从靠近第一电极的区域到第一电极的电荷流动和从远离第一电极的区域到靠近第一电极的区域的电荷流动。此外,通过采用其中光电转换层段的厚度逐渐增大的配置,如根据本公开的第二方面的成像元件中所描述的,当在电荷累积时段达到V12≥V11的状态时,向靠近第一电极的区域比远离第一电极的区域施加更强的电场,并且可以可靠地防止从靠近第一电极的区域到第一电极的电荷流动。然后,当在电荷传输时段达到V22<V21的状态时,可以可靠地确保从靠近第一电极的区域到第一电极的电荷流动和从远离第一电极的区域到靠近第一电极的区域的电荷流动。
需要注意的是,根据本公开的第四和第五方面的各个成像元件,以及在一些情况下,根据本公开的第三方面的成像元件可以具有如下形式,其中
在向N个电荷累积电极段施加不同的电位的情况下,
在第一电极的电位高于第二电极的电位的情况下,在电荷传输时段,向位于最靠近第一电极的位置的电荷累积电极段(第一光电转换单元段)施加的电位高于向位于离第一电极最远的位置的电荷累积电极段(第N光电转换单元段)施加的电位,以及
在第一电极的电位低于第二电极的电位的情况下,在电荷传输时段,向位于最靠近第一电极的位置的电荷累积电极段(第一光电转换单元段)施加的电位低于向位于离第一电极最远的位置的电荷累积电极段(第N光电转换单元段)施加的电位。
另外,包括上面描述的各种优选形式和配置的本公开的成像元件等可以进一步地包括连接到光电转换层并且与第一电极和电荷累积电极分开设置的电荷排出电极。需要注意的是,为了方便起见,将具有这种形式的本公开的成像元件等称为“包括电荷排出电极的本公开的成像元件等”。此外,包括电荷排出电极的本公开的成像元件等可以具有其中电荷排出电极设置成包围第一电极和电荷累积电极(即,以框状)的形式。电荷排出电极可以由多个成像元件共享(共有)。此外,在这种情况下,
可以采用其中光电转换层延伸到在绝缘层中形成的第二开口中以连接到电荷排出电极的形式,
电荷排出电极的顶面的边缘用绝缘层覆盖,
电荷排出电极暴露在第二开口的底面上,并且
当将绝缘层的与电荷排出电极的顶面接触的表面称为第三表面并且将绝缘层的与光电转换层的面向电荷累积电极的一部分接触的表面称为第二表面时,第二开口的侧面具有从第三表面朝向第二表面变宽的倾斜度。
另外,包括电荷排出电极的本公开的成像元件等可以具有以下配置,其中
进一步地包括设置在半导体基板上并且具有驱动电路的控制单元,
第一电极、电荷累积电极和电荷排出电极连接到驱动电路,
在电荷累积时段,驱动电路向第一电极施加电位V11,向电荷累积电极施加电位V12,以及向电荷排出电极施加电位V14,并且电荷累积在光电转换层中,并且
在电荷传输时段,驱动电路向第一电极施加电位V21,向电荷累积电极施加电位V22,以及向电荷排出电极施加电位V24,并且通过控制单元经由第一电极将光电转换层中累积的电荷读出。然而,在第一电极的电位高于第二电极的电位的情况下,
满足V14>V11和V24<V21,并且
在第一电极的电位低于第二电极的电位的情况下,
满足V14<V11和V24>V21
包括上面描述的各种优选形式和配置的本公开的成像元件等可以具有以下配置,其中
在半导体基板上,至少设置有构成控制单元的浮动扩散层和放大晶体管,并且
第一电极连接到浮动扩散层和放大晶体管的栅极部。此外,在这种情况下,另外,
可以采用以下配置,其中
在半导体基板上,进一步地设置有构成控制单元的复位晶体管和选择晶体管,
浮动扩散层连接到复位晶体管的一个源极/漏极区域,并且
放大晶体管的一个源极/漏极区域连接到选择晶体管的一个源极/漏极区域,并且选择晶体管的另一个源极/漏极区域连接到信号线。
另外,包括上面描述的各种优选形式和配置的本公开的成像元件等可以具有其中电荷累积电极大于第一电极的形式。当电荷累积电极的面积用S1′表示并且第一电极的面积用S1表示时,
虽然不受限制,但是优选地满足
4≤S1'/S1
另外,包括上面描述的各种优选形式和配置的本公开的成像元件等可以具有其中光从第二电极侧入射并且遮光层形成在第二电极的光入射侧的形式。可选择地,可以采用其中光从第二电极侧入射并且光不入射到第一电极侧的形式。在这种情况下,可以采用其中在第二电极的光入射侧在第一电极的上方形成遮光层的配置。可选择地,
可以采用其中片上微透镜设置在电荷累积电极和第二电极的上方的配置,并且
通过电荷累积电极使入射到片上微透镜上的光聚集。这里,遮光层可以设置在第二电极的光入射侧表面的上方,或者可以设置在第二电极的光入射侧表面上。在一些情况下,遮光层可以形成在第二电极中。构成遮光层的材料的例子包括铬(Cr)、铜(Cu)、铝(Al)、钨(W)和不透光的树脂(例如,聚酰亚胺树脂)。
本公开的成像元件的具体例子包括:包括吸收蓝色光(425nm到495nm的光)的光电转换层(为了方便起见,称为“第一类型蓝色光光电转换层”)并且对蓝色光敏感的成像元件(为了方便起见,称为“第一类型蓝色光成像元件”);包括吸收绿色光(495nm到570nm的光)的光电转换层(为了方便起见,称为“第一类型绿色光光电转换层”)并且对绿色光敏感的成像元件(为了方便起见,称为“第一类型绿色光成像元件”);和包括吸收红色光(620nm到750nm的光)的光电转换层(为了方便起见,称为“第一类型红色光光电转换层”)并且对红色光敏感的成像元件(为了方便起见,称为“第一类型红色光成像元件”)。此外,为了方便起见,将不包括电荷累积电极并且对蓝色光敏感的常规成像元件称为“第二类型蓝色光成像元件”,为了方便起见,将不包括电荷累积电极并且对绿色光敏感的常规成像元件称为“第二类型绿色光成像元件”,为了方便起见,将不包括电荷累积电极并且对红色光敏感的常规成像元件称为“第二类型红色光成像元件”,为了方便起见,将构成第二类型蓝色光成像元件的光电转换层称为“第二类型蓝色光光电转换层”,为了方便起见,将构成第二类型绿色光成像元件的光电转换层称为“第二类型绿色光光电转换层”,以及为了方便起见,将构成第二类型红色光成像元件的光电转换层称为“第二类型红色光光电转换层”。
本公开的层叠型成像元件包括至少一个本公开的成像元件(光电转换元件)。其具体例子包括:
[A]以下配置和结构:其中第一类型蓝色光光电转换单元、第一类型绿色光光电转换单元和第一类型红色光光电转换单元在垂直方向上层叠,并且
第一类型蓝色光成像元件、第一类型绿色光成像元件和第一类型红色光成像元件的控制单元设置在半导体基板上;
[B]以下配置和结构:其中第一类型蓝色光光电转换单元和第一类型绿色光光电转换单元在垂直方向上层叠,
第二类型红色光光电转换单元设置在两个第一类型光电转换单元的下方,并且
第一类型蓝色光成像元件、第一类型绿色光成像元件和第二类型红色光成像元件的控制单元设置在半导体基板上;
[C]以下配置和结构:其中第二类型蓝色光光电转换单元和第二类型红色光光电转换单元设置在第一类型绿色光光电转换单元的下方,并且
第一类型绿色光成像元件、第二类型蓝色光成像元件和第二类型红色光成像元件的控制单元设置在半导体基板上;以及
[D]以下配置和结构:其中第二类型绿色光光电转换单元和第二类型红色光光电转换单元设置在第一类型蓝色光光电转换单元的下方,并且
第一类型蓝色光成像元件、第二类型绿色光成像元件和第二类型红色光成像元件的控制单元设置在半导体基板上。需要注意的是,这些成像元件的光电转换单元优选地在垂直方向上从光入射方向按蓝色光光电转换单元、绿色光光电转换单元和红色光光电转换单元的顺序,或者从光入射方向按绿色光光电转换单元、蓝色光光电转换单元和红色光光电转换单元的顺序设置。这是因为具有较短的波长的光在入射表面侧被更有效地吸收。由于在三种颜色中红色具有最长的波长,所以当从光入射表面观察时红色光光电转换单元优选地位于最下层。这些成像元件的层叠结构构成一个像素。此外,可以设置第一类型红外光光电转换单元。这里,优选地,第一类型红外光光电转换单元的光电转换层由例如有机材料构成,并且作为第一类型成像元件的层叠结构的最下层设置在第二类型成像元件的上方。可选择地,第二类型红外光光电转换单元可以设置在第一类型光电转换单元的下方。
例如,在第一类型成像元件中,第一电极形成在设置在半导体基板上的层间绝缘层上。半导体基板上形成的成像元件可以是背面照射型或者前面照射型。
在光电转换层由有机材料构成的情况下,光电转换层可以具有下列四种形式中的任一种。
(1)光电转换层由p型有机半导体构成。
(2)光电转换层由n型有机半导体构成。
(3)光电转换层由p型有机半导体层/n型有机半导体层的层叠结构构成。光电转换层由p型有机半导体层/p型有机半导体与n型有机半导体的混合层(本体异质结构)/n型有机半导体层的层叠结构构成。光电转换层由p型有机半导体层/p型有机半导体与n型有机半导体的混合层(本体异质结构)的层叠结构构成。光电转换层由n型有机半导体层/p型有机半导体与n型有机半导体的混合层(本体异质结构)的层叠结构构成。
(4)光电转换层由p型有机半导体与n型有机半导体的混合物(本体异质结构)构成。
然而,层叠顺序可以任意改变。
p型有机半导体的例子包括萘衍生物、蒽衍生物、菲衍生物、芘衍生物、苝衍生物、并四苯衍生物、并五苯衍生物、喹吖啶酮衍生物、噻吩衍生物、噻吩并噻吩衍生物、苯并噻吩衍生物、苯并噻吩并苯并噻吩衍生物、三烯丙基胺衍生物、咔唑衍生物、苝衍生物、苉衍生物、
Figure BDA0002387851310000281
衍生物、荧蒽衍生物、酞菁衍生物、亚酞菁衍生物、亚卟啉衍生物(subporphyrazinederivative)、具有作为配体的杂环化合物的金属络合物、聚噻吩衍生物、聚苯并噻二唑衍生物(polybenzothiadiazole derivative)以及聚芴衍生物。n型有机半导体的例子包括富勒烯及富勒烯衍生物<例如,C60、如C70或者C74(更高阶的富勒烯)等富勒烯、内嵌富勒烯等,或者富勒烯衍生物(例如,富勒烯氟化物、PCBM富勒烯化合物、富勒烯多聚体等)>、具有比p型有机半导体大(深)的HOMO和LUMO的有机半导体和透明的无机金属氧化物。n型有机半导体的具体例子包括包含氮原子、氧原子或者硫原子的杂环化合物。其例子包括分子骨架的一部分中包含吡啶衍生物、吡嗪衍生物、嘧啶衍生物、三嗪衍生物、喹啉衍生物、喹喔啉衍生物、异喹啉衍生物、吖啶衍生物、吩嗪衍生物、菲咯啉衍生物、四唑衍生物、吡唑衍生物、咪唑衍生物、噻唑衍生物、恶唑衍生物、咪唑衍生物、苯并咪唑衍生物、苯并三唑衍生物、苯并恶唑衍生物、苯并恶唑衍生物、咔唑衍生物、苯并呋喃衍生物、二苯并呋喃衍生物、亚卟啉衍生物、聚苯乙炔衍生物(polyphenylenevinylene)、聚苯并噻二唑衍生物、聚芴衍生物等的有机分子和有机金属络合物,以及亚酞菁衍生物。富勒烯衍生物中包含的基团等的例子包括:卤素原子;直链、支链或者环状烷基或苯基;具有直链或者稠合芳香族化合物的基团;具有卤化物的基团;部分氟代烷基;全氟烷基;甲硅烷基烷基(silylalkyl group);甲硅烷基烷氧基(silylalkoxy group);芳基甲硅烷基(arylsilyl group);芳基硫烷基(arylsulfanyl group);烷基硫烷基(alkylsulfanyl group);芳基磺酰基(arylsulfonylgroup);烷基磺酰基(alkylsulfonyl group);芳基硫基(arylsulfide group);烷基硫基(alkylsulfide group);氨基;烷基氨基;芳基氨基;羟基;烷氧基;酰氨基;酰氧基;羰基;羧基;羧酰胺基;烷氧羰基;酰基;磺酰基;氰基;硝基;具有硫族元素化物的基团;膦基(phosphine group);膦酰基(phosphone group)及其衍生物。由有机材料构成的光电转换层(也称为“有机光电转换层”)的厚度不受限制,但是例如,为1×10-8m到5×10-7m,优选地为2.5×10-8m到3×10-7m,更优选地为2.5×10-8m到2×10-7m,并且更加优选地为1×10-7m到1.8×10-7m。需要注意的是,有机半导体通常分类为p型和n型。p型是指容易传输空穴,而n型是指容易传输电子,而不限于有机半导体像无机半导体一样具有与热激载流子一样多的空穴或者电子的解释。
可选择地,构成对具有绿色波长的光进行光电转换的有机光电转换层的材料的例子包括罗丹明基染料、黑花菁基染料(melacyanine-based dye)、喹吖啶酮衍生物、亚酞菁染料(亚酞菁衍生物)等。构成对蓝色光进行光电转换的有机光电转换层的材料的例子包括香豆素酸染料、三-8-羟基喹啉铝(Alq3)、黑花菁基染料等。构成对红色光进行光电转换的有机光电转换层的材料的例子包括酞菁基染料和亚酞菁基染料(亚酞菁衍生物)。
可选择地,构成光电转换层的无机材料的例子包括晶体硅,非晶硅,微晶硅,晶体硒,非晶硒,如CIGS(CuInGaSe)、CIS(CuInSe2)、CuInS2、CuAlS2、CuAlSe2、CuGaS2、CuGaSe2、AgAlS2、AgAlSe2、AgInS2或者AgInSe2等黄铜矿化合物,以及如GaAs、InP、AlGaAs、InGaP、AlGaInP或者InGaAsP等III-V族化合物,并且进一步地包括如CdSe、CdS、In2Se3、In2S3、Bi2Se3、Bi2S3、ZnSe、ZnS、PbSe或者PbS等化合物半导体。此外,由这些材料形成的量子点也可以用于光电转换层。
可选择地,光电转换层可以具有下部半导体层和上部半导体层的层叠结构。这样,通过设置下部半导体层,可以防止电荷累积期间的再结合,可以提高光电转换层中累积的电荷到第一电极的传输效率,并且可以抑制暗电流的生成。构成上部光电转换层的材料仅需要从上面的构成光电转换层的各种材料中适当地选择。另一方面,作为构成下部半导体层的材料,优选使用具有大的带隙能量值(例如,带隙能量值为3.0eV以上)并且具有比构成光电转换层的材料更高的迁移率的材料。其具体例子包括:如IGZO等氧化物半导体材料、过渡金属二卤化物(transition metal dichalcogenide)、碳化硅、金刚石、石墨烯、碳纳米管和如缩合多环烃化合物或者缩合杂环化合物等有机半导体材料。可选择地,在待累积的电荷是电子的情况下,构成下部半导体层的材料的例子包括具有比构成光电转换层的材料的电离电位大的电离电位的材料。在待累积的电荷是空穴的情况下,构成下部半导体层的材料的例子包括具有比构成光电转换层的材料的电子亲和势小的电子亲和势的材料。可选择地,优选地,构成下部半导体层的材料的杂质浓度小于1×1018cm-3。下部半导体层可以具有单层配置或者多层配置。此外,构成位于电荷累积电极上方的下部半导体层的材料可以与构成位于第一电极上方的下部半导体层的材料不同。
单板彩色固态成像装置可以由根据本公开的第一到第四方面的固态成像装置中的每一个构成。
在包括根据本公开的第二或者第四方面的层叠型成像元件的固态成像装置中,与包括拜耳阵列成像元件的固态成像装置不同(即,不使用滤色器对蓝色光、绿色光和红色光进行分光),一个像素通过使对在相同的像素内光入射方向上具有多个波长的光敏感的成像元件层叠来构成,并且因此可以提高灵敏度和每单位体积的像素密度。此外,有机材料具有高吸收系数。因此,有机光电转换层的膜厚度可以比常规硅基光电转换层的膜厚度薄,并且减轻了来自相邻像素的光泄漏和光的入射角的限制。另外,在常规硅基成像元件中,因为在三种颜色的像素之间进行插值处理以生成颜色信号,所以生成了伪色。然而,根据本公开的第二或者第四方面的包括层叠型成像元件的固态成像装置可以抑制伪色的生成。有机光电转换层本身也充当滤色器。因此,即使在没有设置滤色器的情况下,也可以进行颜色分离。
另一方面,在根据本公开的第一、第二或者第三方面的固态成像装置中,滤色器的使用可以减轻对蓝色、绿色和红色光的分光特性的要求,并且量产性能较高。根据本公开的第一、第二或者第三方面的固态成像装置中的成像元件阵列的例子包括拜耳阵列、行间阵列(interline array)、G条纹RB棋盘式阵列(G stripe RB checkered array)、G条纹RB完全棋盘式阵列(G stripe RB complete checkered array)、棋盘式互补色阵列(checkeredcomplementary color array)、条纹阵列、斜条纹阵列(diagonal stripe array)、原色色度阵列(primary color chrominance array)、场色度顺序阵列(field chrominancesequential array)、帧色度顺序阵列(frame chrominance sequential array)、MOS型阵列、改进的MOS型阵列、帧交错阵列(frame interleaved array)以及场交错阵列(fieldinterleaved array)。这里,一个成像元件构成一个像素(或者子像素)。
其中排列有多个本公开的成像元件或者多个本公开的层叠型成像元件的像素区域包括二维规则排列的多个像素。像素区域通常包括实际上接收光、放大通过光电转换生成的信号电荷并且将信号电荷读出到驱动电路的有效像素区域,和输出充当黑色电平基准的光学黑体的黑色基准像素区域。黑色基准像素区域通常设置在有效像素区域的外周。
用光照射包括上面描述的各种优选形式和配置的本公开的成像元件等,在光电转换层中发生光电转换,并且空穴和电子被载流子分离。此外,将从中提取空穴的电极称为正电极,而将从中提取电子的电极称为负电极。第一电极可以构成正电极,第二电极可以构成负电极。相反地,第一电极可以构成负电极,第二电极可以构成正电极。
在形成层叠型成像元件的情况下,第一电极、电荷累积电极、传输控制电极、电荷排出电极以及第二电极可以分别由透明的导电材料构成。需要注意的是,第一电极、电荷累积电极、传输控制电极和电荷排出电极可以统称为“第一电极等”。可选择地,例如,在本公开的成像元件等像拜耳阵列一样设置在一个平面上的情况下,第二电极可以由透明的导电材料构成,第一电极等可以由金属材料构成。在这种情况下,具体地,位于光入射侧的第二电极可以由透明的导电材料构成,第一电极等可以由例如Al-Nd(铝和钕的合金)或者ASC(铝、钐和铜的合金)构成。需要注意的是,由透明的导电材料构成的电极可以称为“透明电极”。这里,透明导电材料的带隙能量是2.5eV以上,并且优选地为3.1eV以上。构成透明电极的透明导电材料的例子包括导电金属氧化物。其具体例子包括氧化铟、氧化铟锡(ITO,包括掺杂Sn的In2O3、晶态ITO和非晶态ITO)、通过将铟作为掺杂剂添加到氧化锌中获得的氧化铟锌(IZO)、通过将铟作为掺杂剂添加到氧化镓中获得的氧化铟镓(IGO),通过将铟和镓作为掺杂剂添加到氧化锌中获得的氧化铟镓锌(IGZO、In-GaZnO4)、通过将铟和锡作为掺杂剂添加到氧化锌中获得的氧化铟锡锌(ITZO)、IFO(掺杂F的In2O3)、氧化锡(SnO2)、ATO(掺杂Sb的SnO2)、FTO(掺杂F的SnO2)、氧化锌(包括掺杂另一种元素的ZnO)、将铝作为掺杂剂添加到氧化锌中的氧化铝锌(AZO)、将镓作为掺杂剂添加到氧化锌中的氧化镓锌(GZO)、氧化钛(TiO2)、将铌作为掺杂剂添加到氧化钛中的氧化铌钛(TNO)、氧化锑、尖晶石型氧化物以及具有YbFe2O4结构的氧化物。可选择地,透明电极的例子包括包含氧化镓、氧化钛、氧化铌、氧化镍等作为基层的透明电极。透明电极的厚度可以是2×10-8m到2×10-7m,并且优选地为3×10-8m到1×10-7m。在第一电极必须是透明的情况下,从简化制造工艺的角度看,电荷排出电极也优选地由透明导电材料构成。
可选择地,在透明性不是必要的情况下,作为构成充当用于提取空穴的电极的正电极的导电材料,正电极优选地由具有高功函数(例如,
Figure BDA0002387851310000322
=4.5eV到5.5eV)的导电材料构成。其具体例子包括金(Au)、银(Ag)、铬(Cr)、镍(Ni)、钯(Pd)、铂(Pt)、铁(Fe)、铱(Ir)、锗(Ge)、锇(Os)、铼(Re)以及碲(Te)。另一方面,作为构成充当用于提取电子的电极的负电极的导电材料,负电极优选地由具有低功函数(例如,
Figure BDA0002387851310000321
=3.5eV到4.5eV)的导电材料构成。其具体例子包括碱金属(例如,Li、Na、K等)及其氟化物和其氧化物、碱土金属(例如,Mg、Ca等)及其氟化物和其氧化物、铝(Al)、锌(Zn)、锡(Sn)、铊(Tl)、钠钾合金、铝锂合金、镁银合金、如铟或者镱等稀土金属及其合金。可选择地,构成正电极或者负电极的材料的例子包括如铂(Pt)、金(Au)、钯(Pd)、铬(Cr)、镍(Ni)、铝(Al)、银(Ag)、钽(Ta)、钨(W)、铜(Cu)、钛(Ti)、铟(In)、锡(Sn)、铁(Fe)、钴(Co)或者钼(Mo)等金属、包含这些金属元素的合金、包含这些金属的导电颗粒、包含这些金属的合金的导电颗粒、包含杂质的多晶硅、碳基材料、氧化物半导体以及如碳纳米管或者石墨烯等导电材料。也可以使用包含这些元素的层的层叠结构。另外,构成正电极或者负电极的材料的例子包括如聚(3,4-乙撑二氧噻吩)/聚苯乙烯磺酸[PEDOT/PSS](poly(3,4-ethylenedioxythiophene)/polystyrene sulfonic acid)等有机材料(导电聚合物)。此外,可以用粘合剂(聚合物)与这些导电材料混合以形成糊剂或者油墨,并且糊剂或者油墨可以固化以用作电极。
作为用于形成第一电极等或者第二电极(正电极或者负电极)的膜的方法,可以使用干法或者湿法。干法的例子包括物理气相沉积法(PVD法)和化学气相沉积法(CVD法)。使用PVD法的原理形成膜的例子包括使用电阻加热或者高频加热的真空气相沉积法、电子束(EB)气相沉积法、各种溅射法(磁控溅射法、RF-DC耦合偏压溅射法、ECR溅射法、反靶溅射法(opposing target sputtering method)或者高频溅射法)、离子电镀法、激光烧蚀法、分子束外延法以及激光转印法。此外,CVD法的例子包括等离子体CVD法、热CVD法、有机金属(MO)CVD法和光学CVD法。另一方面,湿法的例子包括电解电镀法、化学镀法、旋涂法、喷墨法、喷涂法、冲压法、微接触印刷法、柔版印刷法、胶版印刷法、凹版印刷法以及浸涂法。图案化法的例子包括如阴影掩模、激光转印或者光刻等化学蚀刻以及使用紫外线、激光等的物理蚀刻。用于使第一电极等或者第二电极平坦化的技术的例子包括激光平坦化法、回流法和化学机械抛光(CMP)法。
构成绝缘层的材料的例子不仅包括由如氧化硅材料、氮化硅(SiNY)或者氧化铝(Al2O3)等金属氧化物高介电绝缘材料作为例子的无机绝缘材料,而且还包括由在一端具有能够与控制电极结合的官能团的直链烃作为例子的有机绝缘材料(有机聚合物),如聚甲基丙烯酸甲酯(PMMA)、聚乙烯苯酚(PVP)、聚乙烯醇(PVA)、聚酰亚胺、聚碳酸酯(PC)、聚对苯二甲酸乙二醇酯(PET)、聚苯乙烯、如N-2(氨乙基)3-氨基丙基三甲氧基硅烷(AEAPTMS)、3-巯基丙基三甲氧基硅烷(MPTMS)或者十八烷基三氯硅烷(OTS)等硅烷醇衍生物(硅烷偶联剂)、诺沃拉克型酚醛树脂(novolac type phenol resin)、氟树脂、十八烷基硫醇或者十二烷基异氰酸酯等。也可以使用其组合。需要注意的是,氧化硅材料的例子包括氧化硅(SiOX)、BPSG、PSG、BSG、AsSG、PbSG、氮氧化硅(SiON)、旋涂玻璃(SOG)、低介电常数材料(例如,聚芳基醚、环全氟化碳聚合物和苯并环丁烯、环氟碳树脂、聚四氟乙烯,氟化芳基醚、氟化聚酰亚胺、无定形碳以及有机SOG)。构成各种层间绝缘层和绝缘膜的材料仅需要从这些材料中适当地选择。
构成控制单元的浮动扩散层、放大晶体管、复位晶体管和选择晶体管的配置和结构可以分别与常规浮动扩散层、放大晶体管、复位晶体管和选择晶体管的配置和结构类似。驱动电路也可以具有众所周知的配置和结构。
第一电极连接到浮动扩散层和放大晶体管的栅极部,并且接触孔部仅需要形成为将第一电极连接到浮动扩散层和放大晶体管的栅极部。构成接触孔部的材料的例子包括掺杂有杂质的多晶硅、如钨、Ti、Pt、Pd、Cu、TiW、TiN、TiNW、WSi2或者MoSi2等高熔点金属、金属硅化物以及包含这些材料的层的层叠结构(例如,Ti/TiN/W)。
第一载流子阻挡层可以设置在有机光电转换层和第一电极之间,并且第二载流子阻挡层可以设置在有机光电转换层和第二电极之间。此外,第一电荷注入层可以设置在第一载流子阻挡层和第一电极之间,而第二电荷注入层可以设置在第二载流子阻挡层和第二电极之间。构成电子注入层的材料的例子包括如锂(Li)、钠(Na)或者钾(K)等碱金属及其氟化物和其氧化物,如镁(Mg)或者钙(Ca)等碱土金属及其氟化物和其氧化物。
用于形成各种有机层的膜的方法的例子包括干式成膜法和湿式成膜法。干式成膜法的例子包括使用电阻加热、高频加热或者电子束加热的真空气相沉积法、闪蒸气相沉积法、等离子体气相沉积法、EB气相沉积法、各种溅射法(双极溅射法、直流溅射法、直流磁控溅射法、高频溅射法、磁控溅射法、RF-DC耦合偏压溅射法、ECR溅射法、对向靶溅射法(counter target sputtering method)、高频溅射法以及离子束溅射法)、直流(DC)法、RF法、多负电极法(multi-negative electrode method)、活化反应法、电场气相沉积法、如高频离子镀法和活性离子镀法等各种离子镀法、激光烧蚀法、分子束外延法、激光转印法以及分子束外延法(MBE法)。此外,CVD法的例子包括等离子体CVD法、热CVD法、MOCVD法以及光学CVD法。另一方面,湿法的具体例子包括旋涂法、浸渍法、浇铸法、微接触印刷法、滴铸法(drop casting method)、如丝网印刷法、喷墨印刷法、胶版印刷法、凹版印刷法和柔版印刷法等各种印刷法、冲压法、喷涂法以及各种涂布法,如气刀式涂布机法(air doctor coatermethod)、刀片式涂布机法(blade coater method)、棒式涂布机法(rod coater method)、刮刀式涂布机法(knife coater method)、挤压式涂布机法(squeeze coater method)、反向辊式涂布机法(reverse roll coater method)、转印辊式涂布机法(transfer rollcoater method)、凹版式涂布机法(gravure coater method)、亲吻式涂布机法(kisscoater method)、流延式涂布机法(cast coater method)、喷涂机法(spray coatermethod)、狭缝孔涂布机法(slit orifice coater method)以及日历涂布机法(calendarcoater method)。需要注意的是,在涂布方法中,溶剂的例子包括无极性或者具有低极性的有机溶剂,如甲苯、氯仿、己烷或者乙醇等。图案化法的例子包括如阴影掩模、激光转印或者光刻等化学蚀刻和使用紫外线、激光等的物理蚀刻。用于使各种有机层平坦化的技术的例子包括激光平坦化法和回流法。
如上面描述的,必要时,成像元件或者固态成像装置可以包括片上微透镜或者遮光层,并且包括用于驱动成像元件的驱动电路或者布线。必要时,可以设置用于控制光在成像元件上的入射的快门,或者根据固态成像装置的目的可以设置光学截止滤波器。
例如,在固态成像装置与读出集成电路(ROIC)层叠的情况下,通过使其上形成有读出集成电路和由铜(Cu)构成的连接部分的驱动基板与其中形成有连接部分的成像元件重叠使得连接部分彼此接触且使连接部分彼此接合,可以进行层叠,并且可以使用焊料凸块等将连接部分彼此接合。
[实施例1]
实施例1涉及根据本公开的第一和第六方面的成像元件,本公开的层叠型成像元件和根据本公开的第四方面的固态成像装置。
图1示出了实施例1的成像元件和层叠型成像元件的示意性部分断面图。图2示出了通过使其中电荷累积电极、光电转换层和第二电极层叠的部分放大获得的示意性部分断面图。图3和4示出了实施例1的成像元件和层叠型成像元件的等效电路图。图5示出了构成实施例1的成像元件的第一电极和电荷累积电极以及构成控制单元的晶体管的示意性配置图。图6示意性地示出了在实施例1的成像元件的操作期间每一个部分的电位状态。此外,图7示出了构成实施例1的成像元件的第一电极和电荷累积电极的示意性配置图。图8示出了构成实施例1的成像元件的第一电极、电荷累积电极、第二电极和接触孔部的示意性立体图。图9示出了实施例1的固态成像装置的概念图。需要注意的是,在图3和图4中,为了简化附图,绝缘层段示出为具有恒定的厚度。
实施例1的成像元件(例如,后面描述的绿色光成像元件)或者后面描述的实施例2到实施例6与实施例9到实施例11中的每一个的成像元件包括通过使第一电极11、光电转换层15和第二电极16层叠形成的光电转换单元。光电转换单元进一步地包括与第一电极11分开设置以经由绝缘层82面向光电转换层15的电荷累积电极12。
此外,实施例1的层叠型成像元件包括实施例1到实施例6的成像元件中的至少一个,并且实施例1到实施例6的层叠型成像元件分别包括实施例1的成像元件中的一个。
另外,实施例1的固态成像装置包括多个实施例1的层叠型成像元件。
这里,在实施例1的成像元件或者后面描述的实施例2到实施例6与实施例9到实施例11的成像元件中,
光电转换单元包括N(其中N≥2)个光电转换单元段(具体地,在每一个实施例中为三个光电转换单元段101、102和103),
光电转换层15包括N个光电转换层段(具体地,在每一个实施例中为三个光电转换层段151、152和153),
绝缘层82包括N个绝缘层段(具体地,在每一个实施例中为三个绝缘层段821、822和823),
在实施例1到实施例3中,电荷累积电极12包括N个电荷累积电极段(具体地,在每一个实施例中为三个电荷累积电极段121、122和123),
在实施例4和实施例5中,在一些情况下,在实施例3中,电荷累积电极12包括N个彼此分开设置的电荷累积电极段(具体地,在每一个实施例中为三个电荷累积电极段121、122和123),
第n(其中n=1,2,3...N)个光电转换单元段10n包括第n电荷累积电极段12n、第n绝缘层段82n和第n光电转换层段15n,并且
具有较大的n值的光电转换单元段位于距离第一电极11较远的位置。
可选择地,实施例1的成像元件或者后面描述的实施例2或者实施例5的成像元件包括
通过使第一电极11、光电转换层15和第二电极16层叠形成的光电转换单元。
光电转换单元进一步地包括与第一电极11分开设置以经由绝缘层82面向光电转换层15的电荷累积电极12。
如果将电荷累积电极12、绝缘层82和光电转换层15的层叠方向定义为Z方向,并且将与第一电极11分开的方向定义为X方向,那么当用YZ虚拟平面切割其中电荷累积电极12、绝缘层82和光电转换层15层叠的层叠部分时,层叠部分的断面面积根据距离第一电极的距离而变化。
另外,在实施例1的成像元件中,绝缘层段的厚度从第一光电转换单元段101到第N光电转换单元段10N逐渐变化。具体地,绝缘层段的厚度逐渐增大。可选择地,在实施例1的成像元件中,层叠部分的断面宽度是恒定的,而层叠部分的断面厚度,具体地,绝缘层段的厚度根据距离第一电极11的距离逐渐增大。需要注意的是,绝缘层段的厚度呈阶梯状增大。第n光电转换单元段10n中的绝缘层段82n的厚度是恒定的。当第n光电转换单元段10n中的绝缘层段82n的厚度为“1”时,第(n+1)光电转换单元段10(n+1)中的绝缘层段82(n+1)的厚度的例子包括2到10,但是不限于这些值。在实施例1中,通过使电荷累积电极段121、122和123的厚度逐渐减小,绝缘层段821、822和823的厚度逐渐增大。光电转换层段151、152和153的厚度是恒定的。
此外,实施例1的成像元件或者后面描述的实施例2到实施例6与实施例9到实施例11的成像元件中的每一个进一步地包括半导体基板(更具体地,硅半导体层)70,并且光电转换单元设置在半导体基板70的上方。此外,成像元件进一步地包括设置在半导体基板70上并且具有与第一电极11连接的驱动电路的控制单元。这里,将半导体基板70中的光入射表面定义为上侧,并且将半导体基板70的相反侧定义为下侧。由多条布线构成的布线层62设置在半导体基板70的下方。此外,半导体基板70至少包括构成控制单元的浮动扩散层FD1和放大晶体管TR1amp,并且第一电极11连接到浮动扩散层FD1和放大晶体管TR1amp的栅极部。半导体基板70进一步地包括构成控制单元的复位晶体管TR1rst和选择晶体管TR1sel。此外,浮动扩散层FD1连接到复位晶体管TR1rst的一个源极/漏极区域。放大晶体管TR1amp的一个源极/漏极区域连接到选择晶体管TR1sel的一个源极/漏极区域。选择晶体管TR1sel的另一个源极/漏极区域连接到信号线VSL1。这些放大晶体管TR1amp、复位晶体管TR1rst和选择晶体管TR1sel构成驱动电路。
具体地,实施例1的成像元件和层叠型成像元件分别是背面照射型成像元件和背面照射型层叠型成像元件,并且各自具有通过使包括吸收绿色光的第一类型绿色光光电转换层并对绿色光敏感的实施例1的第一类型绿色光成像元件(在下文中称为“第一成像元件”)、包括吸收蓝色光的第二类型蓝色光光电转换层并对蓝色光敏感的第二类型常规蓝色光成像元件(在下文中称为“第二成像元件”)以及包括吸收红色光的第二类型红色光光电转换层并对红色光敏感的第二类型常规红色光成像元件(在下文中称为“第三成像元件”)这三个成像元件层叠形成的结构。这里,红色光成像元件(第三成像元件)和蓝色光成像元件(第二成像元件)设置在半导体基板70中,并且第二成像元件位于比第三成像元件更靠近光入射侧的位置。此外,绿色光成像元件(第一成像元件)设置在蓝色光成像元件(第二成像元件)的上方。一个像素由第一成像元件、第二成像元件和第三成像元件的层叠结构构成。没有设置滤色器。
在第一成像元件中,第一电极11和电荷累积电极12形成在层间绝缘层81上以便彼此分开。层间绝缘层81和电荷累积电极12用绝缘层82覆盖。光电转换层15形成在绝缘层82上,并且第二电极16形成在光电转换层15上。保护层83形成在包括第二电极16的整个表面上,并且片上微透镜90设置在保护层83上。例如,第一电极11、电荷累积电极12和第二电极16分别由由ITO(功函数:约为4.4eV)制成的透明电极构成。光电转换层15由包含至少对绿色光敏感的已知的有机光电转换材料(例如,如罗丹明基染料、丙氨酸基染料或者喹吖啶酮等有机材料)的层构成。此外,光电转换层15可以进一步地包括适用于电荷累积的材料层。即,适用于电荷累积的材料层可以进一步地形成在光电转换层15和第一电极11之间(例如,在连接部分67中)。层间绝缘层81、绝缘层82和保护层83分别由已知的绝缘材料(例如,SiO2或者SiN)构成。光电转换层15和第一电极11通过设置在绝缘层82中的连接部分67彼此连接。光电转换层15延伸到连接部分67中。即,光电转换层15延伸到在绝缘层82中形成的开口84中以连接到第一电极11。
电荷累积电极12连接到驱动电路。具体地,电荷累积电极12通过形成在层间绝缘层81中的连接孔66、焊盘部分64和布线VOA连接到构成驱动电路的垂直驱动电路112。
电荷累积电极12大于第一电极11。当电荷累积电极12的面积用S1′表示,并且第一电极11的面积用S1表示时,
虽然不受限制,但是优选地满足
4≤S1'/S1
在实施例1中,例如,
虽然不受限制,但是将S1'/S1设定为8。需要注意的是,在实施例1或者后面描述的实施例2到实施例4中,三个光电转换单元段101、102和103的大小是相同的,并且其平面形状也是相同的。
元件隔离区域71形成在半导体基板70的第一表面(前表面)70A侧。此外,氧化膜72形成在半导体基板70的第一表面70A上。另外,在半导体基板70的第一表面侧,设置有构成第一成像元件的控制单元的复位晶体管TR1rst、放大晶体管TR1amp和选择晶体管TR1sel,并且进一步地设置有第一浮动扩散层FD1
复位晶体管TR1rst包括栅极部51、通道形成区域51A和源极/漏极区域51B和51C。复位晶体管TR1rst的栅极部51连接到复位线RST1。复位晶体管TR1rst的一个源极/漏极区域51C也充当第一浮动扩散层FD1,并且另一个源极/漏极区域51B连接到电源VDD
第一电极11通过形成在层间绝缘层81中的连接孔65和焊盘部分63、形成在半导体基板70和层间绝缘层76中的接触孔部61以及形成在层间绝缘层76中的布线层62连接到复位晶体管TR1rst的一个源极/漏极区域51C(第一浮动扩散层FD1)。
放大晶体管TR1amp包括栅极部52、通道形成区域52A和源极/漏极区域52B与52C。栅极部52通过布线层62连接到第一电极11和复位晶体管TR1rst的一个源极/漏极区域51C(第一浮动扩散层FD1)。此外,一个源极/漏极区域52B与构成复位晶体管TR1rst的另一个源极/漏极区域51B共享区域并且连接到电源VDD
选择晶体管TR1sel包括栅极部53、通道形成区域53A和源极/漏极区域53B和53C。栅极部53连接到选择线SEL1。此外,一个源极/漏极区域53B与构成放大晶体管TR1amp的另一个源极/漏极区域52C共享区域,并且另一个源极/漏极区域53C连接到信号线(数据输出线)VSL1(117)。
第二成像元件包括作为光电转换层设置在半导体基板70上的n型半导体区域41。由垂直晶体管构成的传输晶体管TR2trs的栅极部45延伸到n型半导体区域41并且连接到传输栅极线TG2。此外,第二浮动扩散层FD2设置在半导体基板70的在传输晶体管TR2trs的栅极部45附近的区域45C中。n型半导体区域41中累积的电荷通过沿着栅极部45形成的传输通道读出到第二浮动扩散层FD2
在第二成像元件中,在半导体基板70的第一表面侧,进一步地设置有构成第二成像元件的控制单元的复位晶体管TR2rst、放大晶体管TR2amp和选择晶体管TR2sel
复位晶体管TR2rst包括栅极部、通道形成区域和源极/漏极区域。复位晶体管TR2rst的栅极部连接到复位线RST2。复位晶体管TR2rst的一个源极/漏极区域连接到电源VDD,并且另一个源极/漏极区域也充当第二浮动扩散层FD2
放大晶体管TR2amp包括栅极部、通道形成区域和源极/漏极区域。栅极部连接到复位晶体管TR2rst的另一个源极/漏极区域(第二浮动扩散层FD2)。此外,一个源极/漏极区域与构成复位晶体管TR2rst的一个源极/漏极区域共享区域并且连接到电源VDD
选择晶体管TR2sel包括栅极部、通道形成区域和源极/漏极区域。栅极部连接到选择线SEL2。此外,一个源极/漏极区域与构成放大晶体管TR2amp的另一个源极/漏极区域共享区域,并且另一个源极/漏极区域连接到信号线(数据输出线)VSL2
第三成像元件包括作为光电转换层设置在半导体基板70上的n型半导体区域43。传输晶体管TR3trs的栅极部46连接到传输栅极线TG3。此外,第三浮动扩散层FD3设置在半导体基板70的在传输晶体管TR3trs的栅极部46附近的区域46C中。n型半导体区域43中累积的电荷通过沿着栅极部46形成的传输通道46A读出到第三浮动扩散层FD3
在第三成像元件中,在半导体基板70的第一表面侧,进一步地设置有构成第三成像元件的控制单元的复位晶体管TR3rst、放大晶体管TR3amp和选择晶体管TR3sel
复位晶体管TR3rst包括栅极部、通道形成区域和源极/漏极区域。复位晶体管TR3rst的栅极部连接到复位线RST3。复位晶体管TR3rst的一个源极/漏极区域连接到电源VDD,并且另一个源极/漏极区域也充当第三浮动扩散层FD3
放大晶体管TR3amp包括栅极部、通道形成区域和源极/漏极区域。栅极部连接到复位晶体管TR3rst的另一个源极/漏极区域(第三浮动扩散层FD3)。此外,一个源极/漏极区域与构成复位晶体管TR3rst的一个源极/漏极区域共享区域并且连接到电源VDD
选择晶体管TR3sel包括栅极部、通道形成区域和源极/漏极区域。栅极部连接到选择线SEL3。此外,一个源极/漏极区域与构成放大晶体管TR3amp的另一个源极/漏极区域共享区域,并且另一个源极/漏极区域连接到信号线(数据输出线)VSL3
复位线RST1、RST2和RST3,选择线SEL1、SEL2和SEL3,以及传输栅极线TG2和TG3连接到构成驱动电路的垂直驱动电路112,并且信号线(数据输出线)VSL1、VSL2和VSL3连接到构成驱动电路的列信号处理电路113。
p+层44设置在n型半导体区域43和半导体基板70的前表面70A之间以抑制暗电流的生成。p+层42形成在n型半导体区域41和n型半导体区域43之间,并且另外,n型半导体区域43的侧面的一部分被p+层42包围。p+层73形成在半导体基板70的后表面70B侧。从p+层73到在半导体基板70内部将要形成接触孔部61的部分形成HfO2膜74和绝缘膜75。在层间绝缘层76中,形成多层布线,但是未示出。
HfO2膜74具有负的固定电荷。通过形成这种膜,可以抑制暗电流的生成。需要注意的是,代替HfO2膜,可以使用氧化铝(Al2O3)膜、氧化锆(ZrO2)膜、氧化钽(Ta2O5)膜、氧化钛(TiO2)膜、氧化镧(La2O3)膜、氧化镨(Pr2O3)膜、氧化铈(CeO2)膜、氧化钕(Nd2O3)膜、氧化钷(Pm2O3)膜、氧化钐(Sm2O3)膜、氧化铕(Eu2O3)膜、氧化钆((Gd2O3)膜、氧化铽(Tb2O3)膜、氧化镝(Dy2O3)膜、氧化钬(Ho2O3)膜、氧化铥(Tm2O3)膜、氧化镱(Yb2O3)膜、氧化镥(Lu2O3)膜、氧化钇(Y2O3)膜、氮化铪膜、氮化铝膜、氧氮化铪膜或者氮氧化铝膜。用于形成这些膜的方法的例子包括CVD法、PVD法和ALD法。
在下文中,参照图6,将描述实施例1的成像元件(第一成像元件)的操作。这里,将第一电极11的电位设定为高于第二电极的电位。即,例如,将第一电极11设定为正电位,并且将第二电极设定为负电位。在光电转换层15中进行光电转换,并且将电子读出到浮动扩散层。类似地,这适用于其他实施例。需要注意的是,在第一电极11设定为负电位,第二电极设定为正电位,并且在光电转换层15中基于光电转换生成的空穴读出到浮动扩散层的形式中,仅需要使后面描述的电位电平反相。
图6和后面描述的实施例5中的图20与图21中使用的附图标记为如下所述。
PA:光电转换层15的面向电荷累积电极12的区域中的PA点处的电位或者光电转换层15的面向电荷累积电极段123的区域中的PA点处的电位
PB:光电转换层15的面向位于电荷累积电极12和第一电极11之间的区域的区域中的PB点处的电位或者光电转换层15的面向电荷累积电极段122的区域中的PB点处的电位
PC:光电转换层15的面向第一电极11的区域中的PC点处的电位或者光电转换层15的面向电荷累积电极段121的区域中的PC点处的电位
PD:光电转换层15的面向位于电荷累积电极段123和第一电极11之间的区域的区域中的PD点处的电位
FD:第一浮动扩散层FD1的电位
VOA:电荷累积电极12的电位
VOA1:第一电荷累积电极段121的电位
VOA2:第二电荷累积电极段122的电位
VOA3:第三电荷累积电极段123的电位
RST:复位晶体管TR1rst的栅极部51的电位
VDD:电源的电位
VSL_1:信号线(数据输出线)VSL1
TR1_rst:复位晶体管TR1rst
TR1_amp:放大晶体管TR1amp
TR1_sel:选择晶体管TR1sel
在电荷累积时段,从驱动电路向第一电极11施加电位V11并且向电荷累积电极12施加电位V12。通过入射到光电转换层15上的光在光电转换层15中发生光电转换。通过光电转换生成的空穴从第二电极16经由布线VOU发送到驱动电路。另一方面,第一电极11的电位设定为高于第二电极16的电位,即,例如,向第一电极11施加正电位,并且向第二电极16施加负电位。因此,满足V12≥V11,优选地满足V12>V11。因此,通过光电转换生成的电子被吸引到电荷累积电极12并且停止在光电转换层15的面向电荷累积电极12的区域中。即,电荷累积在光电转换层15中。由于满足V12>V11,所以在光电转换层15内部生成的电子不会向第一电极11传输。随着光电转换时间的推移,光电转换层15的面向电荷累积电极12的区域中的电位变为更大的负值。
在实施例1的成像元件中,采用其中绝缘层段的厚度逐渐增大的配置。因此,当在电荷累积时段达到|V12|≥|V11|的状态时,第n光电转换单元段10n可以比第(n+1)光电转换单元段10(n+1)累积更多的电荷,向第n光电转换单元段10n施加比向第(n+1)光电转换单元段10(n+1)更强的电场,并且可以可靠地防止从第一光电转换单元段101到第一电极11的电荷流动。
在电荷累积时段的后期,进行复位操作。因此,第一浮动扩散层FD1的电位被复位,并且第一浮动扩散层FD1的电位变成电源的电位VDD
在完成复位操作之后,读出电荷。即,在电荷传输时段,从驱动电路向第一电极11施加电位V21并且向电荷累积电极12施加电位V22。这里,满足V22<V21。因此,将已经停止在光电转换层15的面向电荷累积电极12的区域中的电子读出到第一电极11并且进一步地读出到第一浮动扩散层FD1。即,将光电转换层15中累积的电荷读出到控制单元。
更具体地,当在电荷传输时段达到V22<V21的状态时,可以可靠地确保从第一光电转换单元段101到第一电极11的电荷流动,以及从第(n+1)光电转换单元段10(n+1)到第n光电转换单元段10n的电荷流动。
这样,完成了包括电荷累积、复位操作和电荷传输的一系列操作。
在将电子读出到第一浮动扩散层FD1之后,放大晶体管TR1amp和选择晶体管TR1sel的操作与常规的这些晶体管的操作相同。此外,第二成像元件和第三成像元件的包括电荷累积、复位操作和电荷传输的一系列操作与常规包括电荷累积、复位操作和电荷传输的一系列的操作类似。此外,与现有技术一样,可以通过相关双采样(CDS)处理去除第一浮动扩散层FD1的复位噪声。
如上面描述的,在实施例1中,或者在后面描述的实施例1到实施例6与实施例9到实施例11的成像元件中,由于包括与第一电极分开设置以经由绝缘层面向光电转换层的电荷累积电极,所以当用光照射光电转换单元,并且在光电转换单元中对光进行光电转换时,光电转换层、绝缘层和电荷累积电极形成一种电容器,并且可以存储光电转换层的电荷。因此,在曝光开始时,电荷累积部可以完全耗尽并且可以擦除电荷。因此,可以抑制kTC噪声增大、随机噪声劣化以及拍摄的图像质量劣化的现象发生。此外,由于可以同时将所有的像素都复位,所以可以实现所谓的全局快门功能。
此外,在实施例1的成像元件中,绝缘层段的厚度从第一光电转换单元段到第N光电转换单元段逐渐变化。可选择地,当用YZ虚拟平面切割其中电荷累积电极、绝缘层和光电转换层层叠的层叠部分时,层叠部分的断面面积根据距离第一电极的距离变化。因此,形成一种电荷传输梯度,并且通过光电转换生成的电荷可以更容易和可靠地传输。
图9是实施例1的固态成像装置的概念图。实施例1的固态成像装置100包括其中层叠型成像元件101二维排列的成像区域111和作为层叠型成像元件101的驱动电路(外围电路)的垂直驱动电路112、列信号处理电路113、水平驱动电路114、输出电路115、驱动控制电路116等。需要注意的是,不必说这些电路可以包括公知的电路,并且也可以使用其他电路结构(例如,常规CCD固态成像装置或者CMOS固态成像装置中使用的各种电路)形成。需要注意的是,在图9中,层叠型成像元件101的附图标记“101”仅显示在一行中。
驱动控制电路116基于垂直同步信号、水平同步信号和主时钟生成作为垂直驱动电路112、列信号处理电路113和水平驱动电路114的操作基准的时钟信号或者控制信号。然后,将生成的时钟信号或者控制信号输入到垂直驱动电路112、列信号处理电路113和水平驱动电路114。
例如,垂直驱动电路112由移位寄存器构成,并且在垂直方向上以行为单位依次选择和扫描成像区域111中的层叠型成像元件101。然后,基于根据由每一个层叠型成像元件101接收的光的量生成的电流(信号)的像素信号(图像信号)通过信号线(数据输出线)117VSL发送到列信号处理电路113。
例如,针对每一列层叠型成像元件101设置列信号处理电路113。通过来自每一个成像元件的黑色基准像素(未示出,但是形成在有效像素区域周围)的信号对从一行的层叠型成像元件101输出的图像信号进行如噪声去除或者信号放大等信号处理。在列信号处理电路113的输出级中,水平选择开关(未示出)连接和设置在列信号处理电路113和水平信号线118之间。
例如,水平驱动电路114由移位寄存器构成。通过依次输出水平扫描脉冲,水平驱动电路114依次选择每一个列信号处理电路113,并且将来自每一个列信号处理电路113的信号输出到水平信号线118。
输出电路115对从每一个列信号处理电路113经由水平信号线118依次提供的信号进行信号处理,并且输出信号。
图10示出了实施例1的成像元件和层叠型成像元件的变形例的等效电路图,并且图11示出了构成实施例1的成像元件的变形例的第一电极和电荷累积电极以及构成控制单元的晶体管的示意性配置图,复位晶体管TR1rst的另一个源极/漏极区域51B可以接地而不是连接到电源VDD
例如,实施例1的成像元件和层叠型成像元件可以通过以下方法制造。即,首先,准备SOI基板。然后,基于外延生长法在SOI基板的表面上形成第一硅层,并且在第一硅层上形成p+层73和n型半导体区域41。随后,基于外延生长法在第一硅层上形成第二硅层,并且在第二硅层上形成元件隔离区域71、氧化膜72、p+层42、n型半导体区域43和p+层44。此外,在第二硅层上形成构成成像元件的控制单元的各种晶体管等。在其上进一步地形成布线层62、层间绝缘层76和各种布线,然后将层间绝缘层76与支撑基板(未示出)接合。此后,去除SOI基板以暴露第一硅层。需要注意的是,第二硅层的表面对应于半导体基板70的前表面70A,并且第一硅层的表面对应于半导体基板70的后表面70B。此外,第一硅层和第二硅层统称为半导体基板70。随后,在半导体基板70的后表面70B侧形成用于形成接触孔部61的开口。形成HfO2膜74、绝缘膜75和接触孔部61。进一步地形成焊盘部分63和64、层间绝缘层81、连接孔65和66、第一电极11、电荷累积电极12以及绝缘层82。接着,打开连接部分67,并且形成光电转换层15、第二电极16、保护层83和片上微透镜90。如上面描述的,可以获得实施例1的成像元件和层叠型成像元件。
在实施例1的成像元件中,在形成第一电极11、电荷累积电极12和绝缘层82时,首先,在层间绝缘层81上形成用于形成电荷累积电极123的导电材料层。对导电材料层进行图案化以使导电材料层留在待形成光电转换单元段101、102和103以及第一电极11的区域中。因此,可以获得第一电极11的一部分和电荷累积电极123。接着,在整个表面上形成用于形成绝缘层段823的绝缘层。使绝缘层图案化和平坦化以获得绝缘层段823。接着,在整个表面上形成用于形成电荷累积电极122的导电材料层。使导电材料层图案化以使导电材料层留在待形成光电转换单元段101和102以及第一电极11的区域中。因此,可以获得第一电极11的一部分和电荷累积电极122。接着,在整个表面上形成用于形成绝缘层段822的绝缘层。使绝缘层图案化和平坦化以获得绝缘层段822。接着,在整个表面上形成用于形成电荷累积电极121的导电材料层。使导电材料层图案化以使导电材料层留在待形成光电转换单元段101和第一电极11的区域中。因此,可以获得第一电极11的一部分和电荷累积电极121。接着,在整个表面上形成绝缘层。将绝缘层平坦化以获得绝缘层段821(绝缘层82)。然后,在绝缘层82上形成光电转换层15。这样,可以获得光电转换单元段101、102和103
[实施例2]
实施例2的成像元件涉及根据本公开的第二和第六方面的成像元件。如图12示出了其中电荷累积电极、光电转换层和第二电极层叠的部分被放大的示意性部分断面图,在实施例2的成像元件中,光电转换层段的厚度从第一光电转换单元段101到第N光电转换单元段10N逐渐变化。可选择地,在实施例2的成像元件中,层叠部分的断面宽度是恒定的,并且层叠部分的断面厚度,具体地,光电转换层段的厚度根据距离第一电极11的距离逐渐增大。更具体地,光电转换层段的厚度逐渐增大。需要注意的是,光电转换层段的厚度呈阶梯状增大。第n光电转换单元段10n中的光电转换层段15n的厚度是恒定的。当第n光电转换单元段10n中的光电转换层段15n的厚度是“1”时,第(n+1)光电转换单元段10(n+1)中的光电转换层段15(n+1)的厚度的例子包括2到10,但是不限于这些值。在实施例2中,通过使电荷累积电极段121、122和123的厚度逐渐减小,光电转换层段151、152和153的厚度逐渐增大。绝缘层段821、822和823的厚度是恒定的。
在实施例2的成像元件中,光电转换层段的厚度逐渐增大。因此,当在电荷累积时段达到|V12|≥|V11|的状态时,向第n光电转换单元段10n施加比向第(n+1)光电转换单元段10(n+1)更强的电场,并且可以可靠地防止从第一光电转换单元段101到第一电极11的电荷流动。然后,当在电荷传输时段达到V22<V21的状态时,可以可靠地确保从第一光电转换单元段101到第一电极11的电荷流动,以及从第(n+1)光电转换单元段10(n+1)到第n光电转换单元段10n的电荷流动。
这样,在实施例2的成像元件中,光电转换层段的厚度从第一光电转换单元段到第N光电转换单元段逐渐变化。可选择地,当用YZ虚拟平面切割其中电荷累积电极、绝缘层和光电转换层层叠的层叠部分时,层叠部分的断面面积根据距离第一电极的距离变化。因此,形成一种电荷传输梯度,并且可以更容易和可靠地传输通过光电转换生成的电荷。
在实施例2的成像元件中,在形成第一电极11、电荷累积电极12、绝缘层82和光电转换层15时,首先,在层间绝缘层81上形成用于形成电荷累积电极123的导电材料层。使导电材料层图案化以使导电材料层留在待形成光电转换单元段101、102和103以及第一电极11的区域中。因此,可以获得第一电极11的一部分和电荷累积电极123。随后,在整个表面上形成用于形成电荷累积电极122的导电材料层。使导电材料层图案化以使导电材料层留在待形成光电转换单元段101和102以及第一电极11的区域中。因此,可以获得第一电极11的一部分和电荷累积电极122。随后,在整个表面上形成用于形成电荷累积电极121的导电材料层。使导电材料层图案化以使导电材料层留在待形成光电转换单元段101和第一电极11的区域中。因此,可以获得第一电极11的一部分和电荷累积电极121。接着,在整个表面上适形地形成绝缘层82。然后,在绝缘层82上形成光电转换层15,并且使光电转换层15平坦化。这样,可以获得光电转换单元段101、102和103
[实施例3]
实施例3涉及根据本公开的第三方面的成像元件。图13示出了实施例3的成像元件和层叠型成像元件的示意性部分断面图。在实施例3的成像元件中,构成绝缘层段的材料在相邻的光电转换单元段之间不同。这里,构成绝缘层段的材料的相对介电常数的值从第一光电转换单元段101到第N光电转换单元段10N逐渐减小。在实施例3的成像元件中,可以向所有N个电荷累积电极段施加相同的电位,或者可以分别向N个电荷累积电极段施加不同的电位。在后一种情况下,如实施例4中描述的,彼此分开设置的电荷累积电极段121、122和123仅需要通过焊盘部分641、642和643连接到构成驱动电路的垂直驱动电路112。
然后,通过采用这样的配置,形成一种电荷传输梯度。在电荷累积时段,当达到V12≥V11的状态时,第n光电转换单元段可以比第(n+1)光电转换单元段累积更多的电荷。然后,在电荷传输时段,当达到V22<V21的状态时,可以可靠地确保从第一光电转换单元段到第一电极的电荷流动,以及从第(n+1)光电转换单元段到第n光电转换单元段的电荷流动。
[实施例4]
实施例4涉及根据本公开的第四方面的成像元件。图14示出了实施例4的成像元件和层叠型成像元件的示意性部分断面图。在实施例4的成像元件中,构成电荷累积电极段的材料在相邻的光电转换单元段之间是不同的。这里,构成绝缘层段的材料的功函数的值从第一光电转换单元段101到第n光电转换单元段10N逐渐增大。在实施例4的成像元件中,可以向所有的N个电荷累积电极段施加相同的电位,或者可以分别向N个电荷累积电极段施加不同的电位。在后一种情况下,电荷累积电极段121、122和123通过焊盘部分641、642和643连接到构成驱动电路的垂直驱动电路112。
[实施例5]
实施例5的成像元件涉及根据根据本公开的第五方面的成像元件的成像元件。图15A、图15B、图16A和图16B示出了实施例5中的电荷累积电极段的示意性平面图。此外,图17和图18示出了实施例5的成像元件和层叠型成像元件的等效电路图。图19示出了构成实施例5的成像元件的第一电极和电荷累积电极,以及构成控制单元的晶体管的示意性配置图。图20和图21示意性地示出了在实施例5的成像元件的操作期间每一个部分的电位状态。实施例5的成像元件和层叠型成像元件的示意性部分断面图与图14或者图23中示出的类似。在实施例5的成像元件中,电荷累积电极段的面积从第一光电转换单元段101到第N光电转换单元段10N逐渐减小。在实施例5的成像元件中,可以向所有N个电荷累积电极段施加相同的电位,或者可以分别向N个电荷累积电极段施加不同的电位。在后一种情况下,如实施例4中描述的,彼此分开设置的电荷累积电极段121、122和123仅需要通过焊盘部分641、642和643连接到构成驱动电路的垂直驱动电路112。
在实施例5中,电荷累积电极12包括多个电荷累积电极段121、122和123。电荷累积电极段的数量仅需要是2以上,并且在实施例5中设定为“3”。此外,在实施例5的成像元件和层叠型成像元件中,第一电极11的电位高于第二电极16的电位。因此,即,例如,向第一电极11施加正电位,并且向第二电极16施加负电位。因此,在电荷传输时段,向位于最靠近第一电极11的位置的电荷累积电极段121施加的电位高于向位于离第一电极11最远的位置的电荷累积电极段123施加的电位。这样,通过向电荷累积电极12施加电位梯度,将已经停止在光电转换层15的面向电荷累积电极12的区域中的电子更可靠地读出到第一电极11并且进一步地读出到第一浮动扩散层FD1。即,将光电转换层15中累积的电荷读出到控制单元。
在图20示出的示例中,在电荷传输时段,通过满足电荷累积电极段123的电位<电荷累积电极段122的电位<电荷累积电极段121的电位,将已经停止在光电转换层15的区域中的电子同时全部读出到第一浮动扩散层FD1。另一方面,在图21示出的示例中,在电荷传输时段,通过使电荷累积电极段123的电位、电荷累积电极段122的电位和电荷累积电极段121的电位逐渐改变(即,通过使电荷累积电极段123的电位、电荷累积电极段122的电位和电荷累积电极段121的电位以阶梯形状或者斜坡形状改变),将已经停止在光电转换层15的面向电荷累积电极段123的区域中的电子传输到光电转换层15的面向电荷累积电极段122的区域。随后,将已经停止在光电转换层15的面向电荷累积电极段122的区域中的电子传输到光电转换层15的面向电荷累积电极段121的区域。随后,将已经停止在光电转换层15的面向电荷累积电极段121的区域中的电子可靠地读出到第一浮动扩散层FD1
如图22示出了构成实施例5的成像元件的变形例的第一电极和电荷累积电极,以及构成控制单元的晶体管的示意性配置图,复位晶体管TR1rst的另一个源极/漏极区域51B可以接地而不是连接到电源VDD
另外在实施例5的成像元件中,通过采用这样的配置,形成一种电荷传输梯度。即,电荷累积电极段的面积从第一光电转换单元段101到第N光电转换单元段10N逐渐减小。因此,在电荷累积时段,当达到V12≥V11的状态时,第n光电转换单元段可以比第(n+1)光电转换单元段累积更多的电荷。然后,在电荷传输时段,当达到V22<V21的状态时,可以可靠地确保从第一光电转换单元段到第一电极的电荷流动,以及从第(n+1)光电转换单元段到第n光电转换单元段的电荷流动。
[实施例6]
实施例6涉及根据本公开的第六方面的成像元件。图23示出了实施例6的成像元件和层叠型成像元件的示意性部分断面图。此外,图24A和图24B示出了实施例6中的电荷累积电极段的示意性平面图。实施例6的成像元件包括通过使第一电极11、光电转换层15和第二电极16层叠形成的光电转换单元。光电转换单元进一步地包括与第一电极11分开设置以通过绝缘层82面向光电转换层15的电荷累积电极12。此外,如果将电荷累积电极12、绝缘层82和光电转换层15的层叠方向定义为Z方向,并且将与第一电极11分开的方向定义为X方向,那么当用YZ虚拟平面切割其中电荷累积电极12、绝缘层82和光电转换层15层叠的层叠部分时,层叠部分的断面面积根据距离第一电极11的距离变化。
具体地,在实施例6的成像元件中,层叠部分的断面厚度是恒定的,并且当层叠部分远离第一电极11时,层叠部分的断面宽度变得更窄。需要注意的是,该宽度可以连续变窄(参见图24A),或者可以呈阶梯状变窄(参见图24B)。
这样,在实施例5的成像元件中,当用YZ虚拟平面切割其中电荷累积电极12、绝缘层82和光电转换层15层叠的层叠部分时,层叠部分的断面面积根据距离第一电极的距离变化。因此,形成了一种电荷传输梯度,并且通过光电转换生成的电荷可以更容易和可靠地传输。
[实施例7]
实施例7涉及根据本公开的第一和第二方面的固态成像装置。
实施例7的固态成像装置包括
通过使第一电极11'、光电转换层15和第二电极16层叠形成的光电转换单元。
实施例7的固态成像装置包括多个成像元件,在每一个成像元件中,光电转换单元进一步地包括与第一电极11'分开设置以通过绝缘层82面向光电转换层15的电荷累积电极12'。
多个成像元件构成成像元件块。
第一电极11'由构成成像元件块的多个成像元件共享。
可选择地,实施例7的固态成像装置包括多个实施例1到实施例6中描述的成像元件。
在实施例7中,针对多个成像元件设置一个浮动扩散层。此外,通过适当地控制电荷传输时段的时序,多个成像元件可以共享一个浮动扩散层。此外,在这种情况下,多个成像元件可以共享一个接触孔部。
需要注意的是,除了第一电极11'由构成成像元件块的多个成像元件共享外,实施例7的固态成像装置具有与实施例1到实施例6中描述的固态成像装置基本上类似的配置和结构。
在图25(实施例7)、图26(实施例7的第一变形例)、图27(实施例7的第二变形例)、图28(实施例7的第三变形例)和图29(实施例7的第四变形例)中示意性地示出了实施例7的固态成像装置中的第一电极11'和电荷累积电极12'的配置状态。图25、图26、图29和图30示出了16个成像元件,并且图27和28示出了12个成像元件。此外,两个成像元件构成成像元件块。成像元件块用虚线包围。添加到第一电极11'和电荷累积电极12'的下标是为了使第一电极11'和电荷累积电极12'各自彼此区分。类似地,这适用于以下描述。此外,一个片上微透镜(图25到图34中未示出)设置在一个成像元件的上方。此外,在一个成像元件块中,两个电荷累积电极12'设置为使得第一电极11'介于其间(参照图25和图26)。可选择地,一个第一电极11'设置为面向平行排列的两个电荷累积电极12'(参照图29和图30)。即,第一电极与每一个成像元件的电荷累积电极相邻设置。可选择地,第一电极与多个成像元件的其中一些电荷累积电极相邻设置,并且不与多个成像元件的其余电荷累积电极相邻设置(参照图27和图28)。在这种情况下,从多个成像元件中的其余成像元件向第一电极的电荷传输是通过多个成像元件中的一些成像元件的传输。构成成像元件的电荷累积电极和构成成像元件的电荷累积电极之间的距离A优选地比第一电极和与第一电极相邻的成像元件中的电荷累积电极之间的距离B长以便确保从每一个成像元件到第一电极的电荷传输。此外,随着成像元件位于距离第一电极更远的位置,优选地,距离A的值更长。此外,在图26、图28和图30示出的示例中,传输控制电极13'设置在构成成像元件块的多个成像元件之间。通过设置传输控制电极13′,可以可靠地抑制传输控制电极13′介于其间的成像元件块中的电荷的传输。需要注意的是,当将向传输控制电极13′施加的电位称为V13时,仅需要满足V12>V13(例如,V12-2>V13)。
传输控制电极13′可以在第一电极侧在与第一电极11'或者电荷累积电极12'相同的高度或者在不同的高度处(具体地,在比第一电极11'或者电荷累积电极12'低的高度处)形成。在前一种情况下,由于可以缩短传输控制电极13′和光电转换层之间的距离,所以可以容易地控制电位。另一方面,后一种情况有利于小型化,原因是可以缩短传输控制电极13′和电荷累积电极12'之间的距离。
在下文中,将描述由第一电极11'2与两个两个电荷累积电极12'21和12'22构成的成像元件块的操作。
在电荷累积时段,从驱动电路向第一电极11'2施加电位Va并且向电荷累积电极12'21和12'22施加电位VA。通过入射到光电转换层15上的光在光电转换层15中发生光电转换。通过光电转换生成的空穴从第二电极16通过布线VOU发送到驱动电路。另一方面,第一电极11'2的电位设定为高于第二电极16的电位,即,例如,向第一电极11'2施加正电位,并且向第二电极16施加负电位。因此,满足VA≥Va,优选地满足VA>Va。因此,通过光电转换生成的电子被吸引到电荷累积电极12'21和12'22并且停止在光电转换层15的面向电荷累积电极12'21和12'22的区域中。即,电荷累积在光电转换层15中。由于满足于VA≥Va,所以在光电转换层15内部生成的电子不会向第一电极11'2传输。随着光电转换时间的推移,光电转换层15的面向电荷累积电极12'21和12'22的区域中的电位变为更大的负值。
在电荷累积时段的后期,进行复位操作。因此,第一浮动扩散层的电位被复位,并且第一浮动扩散层的电位变为电源的电位VDD
在完成复位操作之后,读出电荷。即,在电荷传输时段中,从驱动电路向第一电极11'2施加电位Vb,向电荷累积电极12'21施加电位V21-B,并且向电荷累积电极12'22施加电位V22-B。这里,满足V21-B<Vb<V22-B。因此,将已经停止在光电转换层15的面向电荷累积电极12'21的区域中的电子读出到第一电极11'2并且进一步地读出到第一浮动扩散层。即,将光电转换层15的面向电荷累积电极12'21的区域中累积的电荷读出到控制单元。当读出完成时,满足V22-B≤V21-B<Vb。需要注意的是,在图29和图30示出的示例中,可以满足V22-B<Vb<V21-B。因此,将已经停止在光电转换层15的面向电荷累积电极12'22的区域中的电子读出到第一电极11'2并且进一步地读出到第一浮动扩散层。此外,在图27和图28示出的示例中,已经停止在光电转换层15的面向电荷累积电极12'22的区域中的电子可以经由与电荷累积电极12'22相邻的第一电极11'3读出到第一浮动扩散层。这样,将光电转换层15的面向电荷累积电极12'22的区域中累积的电荷读出到控制单元。需要注意的是,当光电转换层15的面向电荷累积电极12'21的区域中累积的电荷的读出完成时,可以使第一浮动扩散层的电位复位。
图35A示出了实施例7的成像元件块中的读出驱动例。
通过以下步骤A到步骤H,将来自与电荷累积电极12'21和电荷累积电极12'22相对应的两个成像元件的信号读出。
[步骤A]
将自动归零信号输入到比较器
[步骤B]
一个共享的浮动扩散层的复位操作
[步骤C]
与电荷累积电极12'21相对应的成像元件中的P相读出以及向第一电极11'2的电荷传输
[步骤D]
与电荷累积电极12'21相对应的成像元件中的D相读出以及向第一电极11'2的电荷传输
[步骤E]
一个共享的浮动扩散层的复位操作
[步骤F]
将自动归零信号输入到比较器
[步骤G]
与电荷累积电极12'22相对应的成像元件中的P相读出以及向第一电极11'2的电荷传输
[步骤H]
与电荷累积电极12'22相对应的成像元件中的D相读出以及向第一电极11'2的电荷传输
基于相关双采样(CDS)处理,[步骤C]中的P相读出和[步骤D]中的D相读出之间的差是来自与电荷累积电极12'21相对应的成像元件的信号,并且[步骤G]中的P相读出和[步骤H]中的D相读出之间的差是来自与电荷累积电极12'22相对应的成像元件的信号。
需要注意的是,可以省略[步骤E]的操作(参照图35B)。此外,可以省略[步骤F]的操作。在这种情况下,可以进一步地省略[步骤G]的操作(参照图35C)。[步骤C]中的P相读出和[步骤D]中的D相读出之间的差是来自与电荷累积电极12'21相对应的成像元件的信号,并且[步骤D]中的D相读出和[步骤H]中的D相读出之间的差是来自与电荷累积电极12'22相对应的成像元件的信号。
在示意性地示出了第一电极11'和电荷累积电极12'的布置状态的图31(实施例7的第六变形例)和图32(实施例7的第七变形例)示出的变形例中,成像元件块包括4个成像元件。这些固态成像装置的操作可以与图25到图30中示出的固态成像装置的操作基本上类似。
在示意性地示出了第一电极11'和电荷累积电极12'的布置状态的图33和图34示出的第八和第九变形例中,成像元件块包括十六个成像元件。如图33和图34中示出的,传输控制电极13'A1,13'A2和13'A3分别设置在电荷累积电极12'11和电荷累积电极12'12之间、电荷累积电极12'12和电荷累积电极12'13之间以及电荷累积电极12'13和电荷累积电极12'14之间。此外,如图34中示出的,传输控制电极13'B1、13'B2和13'B3分别设置在电荷累积电极12'21、12'31和13'41与电荷累积电极12'22、12'32和13'42之间,电荷累积电极12'22、12'32和13'42与电荷累积电极12'23、12'33和13'43之间,以及电荷累积电极12'23、12'33和13'43与电荷累积电极12'24、12'34和13'44之间。另外,传输控制电极13'C设置在成像元件块之间。此外,在这些固态成像装置中,通过控制16个电荷累积电极12',光电转换层15中累积的电荷可以从第一电极11'读出。
[步骤10]
具体地,首先,将光电转换层15的面向电荷累积电极12'11的区域中累积的电荷从第一电极11'读出。接着,将光电转换层15的面向电荷累积电极12'12的区域中累积的电荷从第一电极11'经由光电转换层15的面向电荷累积电极12'11的区域读出。接着,将光电转换层15的面向电荷累积电极12'13的区域中累积的电荷从第一电极11'经由光电转换层15的面向电荷累积电极12'12和12'11的区域读出。
[步骤20]
此后,将光电转换层15的面向电荷累积电极12'21的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'11的区域。将光电转换层15的面向电荷累积电极12'22的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'12的区域。将光电转换层15的面向电荷累积电极12'23的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'13的区域。将光电转换层15的面向电荷累积电极12'24的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'14的区域。
[步骤21]
将光电转换层15的面向电荷累积电极12'31的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'21的区域。将光电转换层15的面向电荷累积电极12'32的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'22的区域。将光电转换层15的面向电荷累积电极12'33的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'23的区域。将光电转换层15的面向电荷累积电极12'34的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'24的区域。
[步骤22]
将光电转换层15的面向电荷累积电极12'41的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'31的区域。将光电转换层15的面向电荷累积电极12'42的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'32的区域。将光电转换层15的面向电荷累积电极12'43的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'33的区域。将光电转换层15的面向电荷累积电极12'44的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'34的区域。
[步骤30]
然后,通过再次执行[步骤10],光电转换层15的面向电荷累积电极12'21的区域中累积的电荷、光电转换层15的面向电荷累积电极12'22的区域中累积的电荷、光电转换层15的面向电荷累积电极12'23的区域中累积的电荷以及光电转换层15的面向电荷累积电极12'24的区域中累积的电荷可以通过第一电极11'读出。
[步骤40]
此后,将光电转换层15的面向电荷累积电极12'21的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'11的区域。将光电转换层15的面向电荷累积电极12'22的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'12的区域。将光电转换层15的面向电荷累积电极12'23的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'13的区域。将光电转换层15的面向电荷累积电极12'24的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'14的区域。
[步骤41]
将光电转换层15的面向电荷累积电极12'31的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'21的区域。将光电转换层15的面向电荷累积电极12'32的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'22的区域。将光电转换层15的面向电荷累积电极12'33的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'23的区域。将光电转换层15的面向电荷累积电极12'34的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'24的区域。
[步骤50]
然后,通过再次执行[步骤10],光电转换层15的面向电荷累积电极12'31的区域中累积的电荷、光电转换层15的面向电荷累积电极12'32的区域中累积的电荷、光电转换层15的面向电荷累积电极12'33的区域中累积的电荷以及光电转换层15的面向电荷累积电极12'34的区域中累积的电荷可以通过第一电极11'读出。
[步骤60]
此后,将光电转换层15的面向电荷累积电极12'21的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'11的区域。将光电转换层15的面向电荷累积电极12'22的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'12的区域。将光电转换层15的面向电荷累积电极12'23的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'13的区域。将光电转换层15的面向电荷累积电极12'24的区域中累积的电荷传输到光电转换层15的面向电荷累积电极12'14的区域。
[步骤70]
然后,通过再次执行[步骤10],光电转换层15的面向电荷累积电极12'41的区域中累积的电荷、光电转换层15的面向电荷累积电极12'42的区域中累积的电荷、光电转换层15的面向电荷累积电极12'43的区域中累积的电荷以及光电转换层15的面向电荷累积电极12'44的区域中累积的电荷可以通过第一电极11'读出。
在实施例7的固态成像装置中,由于第一电极由构成成像元件块的多个成像元件共享,所以可以使其中排列有多个成像元件的像素区域的配置和结构简化和小型化。需要注意的是,针对一个浮动扩散层设置的多个成像元件可以由多个第一类型成像元件构成,或者可以由至少一个第一类型成像元件和一个或多个第二类型成像元件构成。
[实施例8]
实施例8是实施例7的变形例。在示意性地示出了第一电极11'和电荷累积电极12'的布置状态的图36、图37、图38和图39中示出的实施例8的固态成像装置中,成像元件块包括两个成像元件。此外,一个片上微透镜90设置在成像元件块的上方。需要注意的是,在图37和图39示出的示例中,传输控制电极13'设置在构成成像元件块的多个成像元件之间。
例如,与构成成像元件块的电荷累积电极12'11、12'21、12'31和12'41相对应的光电转换层对来自图中右上方的入射光高度敏感。此外,与构成成像元件块的电荷累积电极12'12、12'22、12'32和12'42相对应的光电转换层对来自图中左上方的入射光高度敏感。因此,例如,通过将包括电荷累积电极12'11的成像元件与包括电荷累积电极12'12的成像元件组合,可以获得像面相位差信号。此外,如果将来自包括电荷累积电极12'11的成像元件的信号与来自包括电荷累积电极12'12的成像元件的信号相加,那么一个成像元件可以通过这些成像元件的组合构成。在图36示出的例子中,第一电极11'1设置在电荷累积电极12'11和电荷累积电极12'12之间。然而,如在图38示出的示例中,通过将一个第一电极11'1设置成面向平行布置的两个电荷累积电极12'11和12'12,可以进一步地提高灵敏度。
[实施例9]
实施例9是实施例1到实施例6的变形例。图40的示意性部分断面图中示出的实施例9的成像元件和层叠型成像元件分别是前面照射型成像元件和前面照射型层叠型成像元件,并且分别具有通过使包括吸收绿色光的第一类型绿色光光电转换层并且对绿色光敏感的实施例1到实施例6中的每一个的第一类型绿色光成像元件(第一成像元件)、包括吸收蓝色光的第二类型蓝色光光电转换层并且对蓝色光敏感的第二类型常规蓝色光成像元件(第二成像元件)以及包括吸收红色光的第二类型红色光光电转换层并且对红色光敏感的第二类型常规红色光成像元件(第三成像元件)这三个成像元件层叠形成的结构。这里,红色光成像元件(第三成像元件)和蓝色光成像元件(第二成像元件)设置在半导体基板70中,并且第二成像元件位于比第三成像元件更靠近光入射侧的位置。此外,绿色光成像元件(第一成像元件)设置在蓝色光成像元件(第二成像元件)的上方。
需要注意的是,在图40、图41、图42、图43、图44、图45、图48、图49、图51、图52、图53、图54、图55和图56中,未示出光电转换单元段,并且示出了电荷累积电极12、绝缘层82和光电转换层15以便简化这些图。
与实施例1中一样,在半导体基板70的前表面70A侧,设置有构成控制单元的各种晶体管。这些晶体管可以具有与实施例1中描述的晶体管基本上类似的配置和结构。此外,半导体基板70包括第二成像元件和第三成像元件,并且这些成像元件可以具有与实施例1中描述的第二成像元件和第三成像元件基本上类似的配置和结构。
在半导体基板70的前表面70A上形成有层间绝缘层77和78。在层间绝缘层78上,设置有构成实施例1到实施例6的成像元件中的每一个的光电转换单元(第一电极11、光电转换层15和第二电极16)和电荷累积电极12等。
这样,除了是前面照射型之外,实施例9的成像元件和层叠型成像元件的配置和结构可以与实施例1到实施例6的成像元件和层叠型成像元件的配置和结构类似。因此,省略对其的详细描述。
[实施例10]
实施例10是实施例1到实施例9的变形例。
图41的示意性部分断面图中示出的实施例10的成像元件和层叠型成像元件分别是背面照射型成像元件和背面照射型层叠型成像元件,并且分别具有通过使实施例1到实施例6的第一类型第一成像元件和第二类型第二成像元件这两个成像元件层叠形成的结构。此外,图42的示意性部分断面图中示出的实施例10的成像元件和层叠型成像元件的变形例分别是前面照射型成像元件和前面照射型层叠型成像元件,并且分别具有通过使实施例1到实施例6的第一类型第一成像元件和第二类型第二成像元件这两个成像元件层叠形成的结构。这里,第一成像元件吸收原色光,而第二成像元件吸收互补色光。可选择地,第一成像元件吸收白色光,而第二成像元件吸收红外线。
图43的示意性部分断面图中示出的实施例10的成像元件的变形例是背面照射型成像元件,并且由实施例1到实施例6的第一类型第一成像元件构成。此外,图44的示意性部分断面图中示出的实施例10的成像元件的变形例是前面照射型成像元件,并且由实施例1到实施例6的第一类型第一成像元件构成。这里,第一成像元件由吸收红色光的成像元件、吸收绿色光的成像元件和吸收蓝色光的成像元件这三种类型的成像元件构成。另外,根据本公开的第三方面的固态成像装置由多个这些成像元件构成。对于多个成像元件的布置,可以引用拜耳阵列。必要时,在每一个成像元件的光入射侧,设置用于进行蓝色、绿色和红色分光的滤色器。
需要注意的是,代替设置实施例1到实施例6中任一个的一个第一类型成像元件,可以采用其中实施例1到实施例6中任一个的两个第一类型成像元件层叠的形式(即,其中两个光电转换单元层叠,并且用于这两个成像元件的控制单元设置在半导体基板上的形式),或者可以采用其中实施例1到实施例6中任一个的三个第一类型成像元件层叠的形式(即,其中三个光电转换单元层叠,并且用于这三个成像元件的控制单元设置在半导体基板上的形式)。第一类型成像元件和第二类型成像元件的层叠结构的例子在以下表格中示出。
Figure BDA0002387851310000621
[实施例11]
实施例11是实施例1到实施例10的变形例,并且涉及包括电荷排出电极的本公开的成像元件等。图45示出了实施例11的成像元件和层叠型成像元件的一部分的示意性部分断面图。图46示出了构成实施例11的成像元件的第一电极、电荷累积电极和电荷排出电极的示意性布置图。图47示出了构成实施例11的成像元件的第一电极、电荷累积电极、电荷排出电极、第二电极和接触孔部的示意立体图。
实施例11的成像元件和层叠型成像元件进一步地包括通过连接部分69连接到光电转换层15并且与第一电极11和电荷累积电极12分开设置的电荷排出电极14。这里,电荷排出电极14设置成包围第一电极11和电荷累积电极12(即,以框状)。电荷排出电极14连接到构成驱动电路的像素驱动电路。光电转换层15延伸到连接部分69中。即,光电转换层15延伸到在绝缘层82中形成的第二开口85中以连接到电荷排出电极14。电荷排出电极14由多个成像元件共享(共有)。
在实施例11中,在电荷累积时段,从驱动电路向第一电极11施加电位V11,向电荷累积电极12施加电位V12,并且向电荷排出电极14施加电位V14,并且将电荷累积在光电转换层15中。通过入射到光电转换层15上的光在光电转换层15中发生光电转换。通过光电转换生成的空穴从第二电极16通过布线VOU发送到驱动电路。另一方面,第一电极11的电位被设定为高于第二电极16的电位,即,例如,向第一电极11施加正电位,并且向第二电极16施加负电位。因此,满足V14>V11(例如,V12>V14>V11)。因此,通过光电转换生成的电子被吸引到电荷累积电极12并且停止在光电转换层15的面向电荷累积电极12的区域中。可以可靠地防止电子向第一电极11传输。然而,没有充分吸引到电荷累积电极12或者不能累积在光电转换层15中的电子(所谓的溢出电子)通过电荷排出电极14发送到驱动电路。
在电荷累积时段的后期,进行复位操作。因此,第一浮动扩散层FD1的电位被复位,并且第一浮动扩散层FD1的电位变成电源的电位VDD
在完成复位操作之后,读出电荷。即,在电荷传输时段,从驱动电路向第一电极11施加电位V21,向电荷累积电极12施加电位V22,并且向电荷排出电极14施加电位V24。这里,满足V24<V21(例如,V24<V22<V21)。因此,将已经停止在光电转换层15的面向电荷累积电极12的区域中的电子可靠地读出到第一电极11并且进一步地读出到第一浮动扩散层FD1。即,将光电转换层15中累积的电荷读出到控制单元。
这样,完成了包括电荷累积、复位操作和电荷传输的一系列操作。
在将电子读出到第一浮动扩散层FD1之后,放大晶体管TR1amp和选择晶体管TR1sel的操作与常规的这些晶体管的操作是相同的。此外,例如,包括第二成像元件和第三成像元件的电荷累积、复位操作和电荷传输的一系列操作类似于常规的包括电荷累积、复位操作和电荷传输的一系列操作。
在实施例11中,通过电荷排出电极14将所谓的溢出电子发送到驱动电路。因此,可以抑制向相邻像素的电荷累积部的泄漏,并且可以抑制模糊(blooming)的发生。此外,这可以提高成像元件的成像性能。
[实施例12]
作为本公开的附加实施例,将参照图61到图96描述实施例12。
参照图1到图9以及图56描述的第一实施例及其变形例的固态成像装置100包括如图9中示出的其中层叠型成像元件101作为重复单元二维排列的成像区域111。此外,关于作为重复单元的层叠型成像元件101,(1)图3示出了包含在层叠型成像元件101中的第一到第三成像元件102到104的等效电路,(2)图4示出了包括第一到第三成像元件102到104的整个层叠型成像元件101的等效电路,(3)图5示出了包含在层叠型成像元件101中的晶体管在半导体基板70的第一表面上的布局,以及(4)图1和图56示出了层叠型成像元件101的断面图。
作为实施例12公开的固态成像装置100与实施例1的不同之处在于等效电路上的配置、断面结构和平面结构。将对这些差异中的每一个进行描述。
<断面结构>
图61是示出了实施例12的固态成像装置100中包括的层叠型成像元件101的断面结构的图。
图61中示出的实施例12的层叠型成像元件101的断面结构与图56中示出的作为实施例1的变形例的层叠型成像元件101的断面结构基本上相同。即,一个层叠型成像元件101(换句话说,一个像素的层叠型成像元件101)通过使以下元件层叠形成:
(1)一个片上微透镜90;
(2)构成第一成像元件102的一个光电转换单元17,光电转换单元17包括第一电极11、电荷累积电极12、绝缘层82、半导体层15B、光电转换层15A和第二电极16;
(3)构成第二成像元件103的一个PD2;以及
(4)构成第三成像元件104的一个PD3。
然而,关于图中的描述,图61中示出的实施例12的层叠型成像元件101的断面结构与图56中示出的作为实施例1的变形例的层叠型成像元件101的不同之处在于以下各点。
(1)在图56示出的层叠型成像元件101中,第二电极16、光电转换层15B和半导体层15A在图的水平方向上具有外边缘。另一方面,在实施例12的层叠型成像元件101中,第二电极16、光电转换层15B和半导体层15A跨过多个层叠型成像元件101(换句话说,多个像素的层叠型成像元件101)延伸。更优选地,第二电极16、光电转换层15B和半导体层15A跨过固态成像装置100中包括的整个成像区域(换句话说,像素阵列区域)111延伸。在图61示出的层叠型成像元件101中,第二电极16、光电转换层15B和半导体层15A在图的水平方向上不具有外边缘。然而,第二电极16、光电转换层15B和半导体层15A或者光电转换层15可以跨过多个像素的层叠型成像元件101延伸,并且该单元配置也可以应用于本公开的所有实施例及其变形例。因此,这些膜的上述配置之间的差异不是图61示出的实施例12的层叠型成像元件101和图56示出的作为实施例1的变形例的层叠型成像元件101之间的本质上的差异。
(2)在图56中示出的层叠型成像元件101中,经由连接孔66、焊盘部分64和使用与焊盘部分64在同一层的金属布线层形成在电荷累积电极12和接触孔部61之间并且跨过多个像素延伸的图8中示出的电荷累积电极的驱动布线VOA驱动电荷累积电极12。另一方面,实施例12的层叠型成像元件101通过使两组导体布线层及其连接结构在层叠型成像元件101的层叠方向上层叠形成,该导体布线层可以在位于半导体基板70的光入射侧的一个表面70B和光电转换单元17之间的层间绝缘层81中用于信号布线或者特定电压的电源线。然而,包括上面描述的层叠的两组布线层及其连接结构的配置也可以应用于本公开的所有实施例及其变形例。因此,布线和连接结构的上述配置中的差异不是图61中示出的实施例12的层叠型成像元件101和图56中示出的作为实施例1的变形例的层叠型成像元件101之间的本质上的差异。
(3)在图56示出的层叠型成像元件101中,在设置在位于半导体基板70的光入射侧的相反侧(在光入射表面的相反方向上)的另一个表面70A的下方的层间绝缘层76中,将布线层62描述为图中的布线层。另一方面,实施例12的层叠型成像元件101在层间绝缘层76中至少包括三个布线层。在图61中,示出了层间绝缘层76中的三个布线层62A到62C及其连接结构。然而,包括上面描述的多个布线层及其连接结构的配置也可以应用于本公开的所有实施例及其变形例。因此,布线和连接结构的上述配置中的差异不是图61示出的实施例12的层叠型成像元件101和图56中示出的作为实施例1的变形例的层叠型成像元件101之间的本质上的差异。
(4)在图1示出的层叠型成像元件101中,光电转换单元包括N个光电转换单元段。因此,设置在电荷累积电极12和光电转换层15之间的绝缘层82的厚度以及电荷累积电极12的厚度根据距离第一电极的距离变化。另一方面,实施例12的层叠型成像元件101可以包括N个光电转换单元段,或者不必包括光电转换单元段,并且绝缘层82和电荷累积电极12的厚度可以是恒定的而不依赖于距离第一电极的距离。
<等效电路>
图62示出了实施例12的固态成像装置100中包括的4个层叠型成像元件101的等效电路,换句话说,示出了4个像素的等效电路。
在图3和图4中示出的实施例1的层叠型成像元件101中,一个像素包括一个第一成像元件102、一个第二成像元件103和一个第三成像元件104。
(1)第一成像元件102包括:包括第一电极11、电荷累积电极12、绝缘层82、光电转换层15和第二电极16的光电转换单元17;作为构成第一成像元件102的像素晶体管的一个复位晶体管TR1rst、一个放大晶体管TR1amp和一个选择晶体管TR1sel;并且进一步地包括连接到光电转换单元17的第一浮动扩散层FD1
(2)第二成像元件103包括:包括n型半导体区域41的光电二极管PD2;作为构成第二成像元件103的像素晶体管的一个传输晶体管TR2trs、一个复位晶体管TR2rst、一个放大晶体管TR2amp和一个选择晶体管TR2sel;并且进一步地包括连接到传输晶体管TR2trs的第二浮动扩散层FD2
(3)第三成像元件104包括:包括n型半导体区域43的光电二极管PD3;作为构成第三成像元件104的像素晶体管的一个传输晶体管TR3trs、一个复位晶体管TR3rst、一个放大晶体管TR3amp和一个选择晶体管TR3sel;并且进一步地包括连接到传输晶体管TR3trs的第三浮动扩散层FD3
另一方面,在图62中示出的实施例12的层叠型成像元件101中,多个像素的层叠型成像元件101中包括的多个第一到第三成像元件102到104共享构成成像元件的像素晶体管和浮动扩散层。
将参照图62对实施例12的层叠型成像元件101的具体配置进行描述。
图62中示出的4个像素的层叠型成像元件101包括4个第一成像元件102、4个第二成像元件103和4个第三成像元件104。
4个第一成像元件102中的每一个包括一个光电转换单元17,即,4个第一成像元件102总计包括4个光电转换单元17。4个光电转换单元17连接到一个第一浮动扩散层FD1
一个复位晶体管TR1rst和电源线Vdd串联连接到一个第一浮动扩散层FD1。除此之外,一个放大晶体管TR1amp、一个选择晶体管TR1sel和信号线(数据输出线)VSL1串联连接到第一浮动扩散层FD1
4个光电转换单元17中包括的4个电荷累积电极12、上面描述的一个复位晶体管TR1rst、上面描述的一个放大晶体管TR1amp和上面描述的一个选择晶体管TR1sel构成用于执行4个第一成像元件102的读出操作和复位操作的一组控制单元(第一控制单元)。
图62中示出的4个像素的层叠型成像元件101中包括的4个第一成像元件102共享除了电荷累积电极12之外的一组控制单元(第一控制单元)。当将4个第一成像元件102中包括的光电转换单元17中生成的电荷读出时,以时分的方式使用第一控制单元依次读出电荷。
图62中示出的4个像素的层叠型成像元件101中包括的4个第二成像元件103中的每一个包括一个光电二极管PD2,即,4个第二成像元件103总计包括4个光电二极管PD2。所述4个光电二极管PD2通过4个传输晶体管TR2trs连接到一个第二浮动扩散层FD2
图62中示出的4个像素的层叠型成像元件101中包括的4个第三成像元件104中的每一个包括一个光电二极管PD3,即,4个第三成像元件104总计包括4个光电二极管PD3。所述4个光电二极管PD3通过4个传输晶体管TR3trs也连接到一个第三浮动扩散层FD2
一个复位晶体管TR2rst和电源线Vdd串联连接到一个第二浮动扩散层FD2。除此之外,一个放大晶体管TR2amp、一个选择晶体管TR2sel和信号线(数据输出线)VSL2串联连接到第二浮动扩散层FD2
4个传输晶体管TR2trs、4个传输晶体管TR3trs、上面描述的一个复位晶体管TR2rst、上面描述的一个放大晶体管TR2amp和上面描述的一个选择晶体管TR2sel构成用于执行4个第二成像元件103和4个第三成像元件104的读出操作和复位操作的一组控制单元(第二控制单元)。
图62中示出的4个像素的层叠型成像元件101中包括的4个第二成像元件103和4个第三成像元件104共享除了传输晶体管TR2trs和传输晶体管TR3trs之外的一组控制单元(第二控制单元)。当将4个第二成像元件103中包括的光电二极管PD2和4个第三成像元件104中包括的光电二极管PD3中生成的电荷读出时,以时分的方式使用第二控制单元依次读出电荷。
这样,在图62示出的实施例12中,4个像素的层叠型成像元件101共享除了电荷累积电极12、传输晶体管TR2trs和传输晶体管TR3trs之外的一组第一控制单元和一组第二控制单元。更具体地,一个复位晶体管TR1rst、一个放大晶体管TR1amp和一个选择晶体管TR1sel构成一组第一控制单元,并且一个复位晶体管TR2rst、一个放大晶体管TR2amp和一个选择晶体管TR2sel构成一组第二控制单元。一组第一控制单元和一组第二控制单元由4个像素的层叠型成像元件101共享。
在本公开的实施例12中,通过使用4个像素的层叠型成像元件101作为一个重复单元并且在图62描述的等效电路中二维地排列多个重复单元,形成固态成像装置100中包括的像素阵列111。
在本公开的实施例12中,一组第一控制单元和一组第二控制单元由4个像素的层叠型成像元件101共享。因此,与如在图3和图4中描述的实施例1中的其中一个像素的层叠型成像元件101独立地包括控制单元的配置相比,实施例12的配置需要更小数量的晶体管。因此,存在以下效果:很容易实现层叠型成像元件101和使用层叠型成像元件101的固态成像装置100的高集成度。
<平面结构>
图63是示出了实施例12的固态成像装置100中包括的像素阵列111的部分平面结构的图。图63示出了在行方向和列方向上各4个像素,总计16个像素的层叠型成像元件101的平面结构。
更具体地,在图63中,
(1)层叠型成像元件101的第一到第三成像元件102到104中包括的形成在半导体基板70的一个表面70A上的像素晶体管的活性区域用细实线表示,
(2)层叠型成像元件101的第一到第三成像元件102到104中包括的形成在半导体基板70的一个表面70A上的像素晶体管的栅电极用细实线表示,
(3)层叠型成像元件101中包括的片上微透镜90用细双点划线表示,
(4)充当层叠型成像元件101的一个像素的外边缘的线,即,像素边界线用细单点划线表示,以及
(5)像素阵列中的每一个像素在行方向和列方向上的像素位置(坐标)以(X,Y)的格式表示。
如上面描述的,在本公开的实施例12中,在图62描述的等效电路中通过使用4个像素的层叠型成像元件101作为一个重复单元并且二维地排列多个重复单元,形成固态成像装置100中包括的像素阵列111。
图64是在类似于图63的图中用粗线示出了上面描述的一个重复单元的轮廓的图并且也示出了上面描述的一个重复单元中包括的晶体管的位置。
图65是示出了在类似于图63的图中图64中示出的上面描述的重复单元如何在像素阵列111的行方向和列方向上重复排列的图。
图66是在类似于图64的图中用粗线另外示出第三成像元件中包括的光电二极管PD3的平面形状的图。在图66中,由于示出了16个像素的层叠型成像元件101,所以也示出了其中包括的用于16个像素的光电二极管PD3
另外,图66也示出了用粗线表示的一个重复单元中包括的并且用于读出在第三成像元件中包括的光电二极管PD3中生成的电荷的操作,和使重复单元中包括的第二浮动扩散层FD2复位的操作的8个晶体管,即,4个传输晶体管TR3trs、一个复位晶体管TR2rst、一个放大晶体管TR2amp和一个选择晶体管TR2sel的位置。
另外,图66用阴影示出了在图66中示出的16个像素的光电二极管PD3中的通过连接到用粗线表示的一个重复单元中包括的晶体管而经历电荷读出操作的4个光电二极管PD3
如参照图63、图64和图66可以看到的,在实施例12中,使用图64和图66中用粗线表示的一个重复单元中包括的晶体管,将处在图63中示出的位置(1,1)、(1,2)、(2,1)和(2,2)的像素中包括的4个光电二极管PD3的电荷读出。
图67是示出了图63中示出的像素的位置的图,其中使用图65中用粗线表示的重复单元中包括的晶体管读出来自该像素的4个光电二极管PD3的电荷。
如参照图66描述的,使用图66中用粗线表示的重复单元中包括的晶体管经历读出操作的4个光电二极管PD3是位于图63中示出的坐标中的(1,1)、(1,2)、(2,1)和(2,2)的像素阵列111的行方向上的2个像素和其列方向上的2个像素,总计2×2个像素的光电二极管PD3
在图67中,将与图66中示出的重复单元相同位置处的重复单元描述为(1,1)-(2,2),并且使用该重复单元中包括的晶体管,将位于(1,1)、(1,2)、(2,1)和(2,2)的2×2个像素的光电二极管PD3的电荷读出。另外,图67示出了在每一个重复单元中从中读出光电二极管PD3的电荷的像素的位置。在图67中示出的像素阵列111中包括的每一个重复单元中,将位于(2n+1,2n+1)、(2n+1,2n+2)、(2n+2,2n+1)和(2n+2,2n+2)(其中n=0,1,2,...)的2×2个像素的光电二极管PD3的电荷读出。
图68是在类似于图64的图中用粗线另外示出第一成像元件的光电转换单元17中包括的电荷累积电极12的平面形状的图。在图68中,由于示出了16个像素的层叠型成像元件101,所以也示出了其中包括的用于16个像素的电荷累积电极12。
这里,在实施例12的层叠型成像元件101中,如参照图62描述的,充当重复单元的4个像素的层叠型成像元件101包括4个第一成像元件102,并且4个第一成像元件102中包括的4个光电转换单元17连接到一个第一浮动扩散层FD1。更具体地,4个光电转换单元17中的每一个不分别包括一个第一电极11和一个电荷累积电极12。4个光电转换单元17中的每一个包括一个电荷累积电极12。另一方面,关于第一电极11,4个光电转换单元17共享一个第一电极11。如图61中示出的,一个共享的第一电极11通过层叠的两组布线层及其连接结构连接到穿透一个硅基板的硅通孔(TSV)61,进一步地通过硅通孔61连接到在半导体基板70的一个表面70A下方形成的布线层62,并且进一步地通过布线层62连接到在半导体基板70的一个表面70A上形成的一个第一浮动扩散层FD1(51C)。图68也示出了由4个光电转换单元17共享的一个第一电极11和一个硅通孔61。
另外,图68也示出了用粗线表示的一个重复单元中包括的并且用于读出第一成像元件中包括的光电转换单元17中生成的电荷的操作,和使重复单元中包括的第一浮动扩散层FD1复位的操作的4个晶体管,即,一个复位晶体管TR1rst、一个放大晶体管TR1amp和一个选择晶体管TR1sel的位置。
另外,图66用阴影示出了在图66中示出的16个像素的电荷累积电极12中的通过连接到用粗线表示的一个重复单元中包括的晶体管经历电荷读出操作的4个光电转换单元17中包括的电荷累积电极12。
如参照图63、图64和图68可以看到的,在实施例12中,使用图64和图66中用粗线表示的一个重复单元中包括的晶体管,从处于图63中示出的位置(1,2)、(1,3)、(2,2)和(2,3)的像素中包括的4个光电转换单元17读出电荷。
图69是示出了图63中示出的像素的位置的图,其中使用图65中用粗线表示的重复单元中包括的晶体管读出来自该像素的4个光电转换单元17的电荷。
如参照图68描述的,使用图68中用粗线表示的重复单元中包括的晶体管经历读出操作的4个光电转换单元17是位于图63中示出的坐标中的(1,2)、(1,3)、(2,2)和(2,3)的像素阵列111的行方向上的2个像素和其列方向上的2个像素,总计2×2个像素的光电转换单元17。
在图69中,将与图68中示出的重复单元处在相同位置的重复单元描述为(1,2)-(2,3),并且使用该重复单元中包括的晶体管,将位于(1,2)、(1,3)、(2,2)和(2,3)的2×2个像素的光电转换单元17的电荷读出。另外,图69示出了在每一个重复单元中从其中读出光电转换单元17的电荷的像素的位置。在图69中示出的像素阵列111中包括的每一个重复单元中,将位于(2n+1,2n+2)、(2n+1,2n+3)、(2n+2,2n+2)和(2n+2,2n+3)(其中n=0,1,2,...)的2×2个像素的光电转换单元17的电荷读出。
图70是在类似于图64的图中用粗线另外示出第二成像元件中包括的光电二极管PD2的平面形状的图。在图70中,由于示出了16个像素的层叠型成像元件101,所以也示出了其中包括的用于16个像素的光电二极管PD2
另外,图70也示出了用粗线表示的一个重复单元中包括的并且用于读出第二成像元件中包括的光电二极管PD2中生成的电荷的操作,和使重复单元中包括的第二浮动扩散层FD2复位的操作的8个晶体管,即,4个传输晶体管TR2trs、一个复位晶体管TR2rst、一个放大晶体管TR2amp和一个选择晶体管TR2sel的位置。
另外,图70用阴影示出了在图70中示出的16个像素的光电二极管PD2中的通过连接到用粗线表示的一个重复单元中包括的晶体管而经历电荷读出操作的4个光电二极管PD2
如参照图63、图64和图70可以看到的,在实施例12中,使用图64和图70中用粗线表示的一个重复单元中包括的晶体管,将处于图63中示出的位置(2,2)、(2,3)、(3,2)和(3,3)的像素中包括的4个光电二极管PD2的电荷读出。
图71是示出了图63中示出的像素的位置的图,使用图65中用粗线表示的重复单元中包括的晶体管读出来自该像素的4个光电二极管PD2的电荷。
如参照图70描述的,使用图70中用粗线表示的重复单元中包括的晶体管经历读出操作的4个光电二极管PD2是位于图63中示出的坐标中的(2,2)、(2,3)、(3,2)和(3,3)的像素阵列111的行方向上的2个像素和其列方向上的2个像素,总计2×2个像素的光电二极管PD2
在图71中,将与图70中示出的重复单元处在相同位置的重复单元描述为(2,2)-(3,3),并且使用该重复单元中包括的晶体管,将位于(2,2)、(2,3)、(3,2)和(3,3)的2×2个像素的光电二极管PD2的电荷读出。另外,图71示出了在每一个重复单元中的从中读出光电二极管PD2的电荷的像素的位置。在图71中示出的像素阵列111中包括的每一个重复单元中,将位于(2n+2,2n+2)、(2n+2,2n+3)、(2n+3,2n+2)和(2n+3,2n+3)(其中n=0,1,2,...)的2×2个像素的光电二极管PD2的电荷读出。
如参照图61中描述的断面图所描述的,在实施例12的固态成像装置100中,一个像素的层叠型成像元件101通过使片上微透镜90、一个第一成像元件102、一个第二成像元件103和一个第三成像元件104层叠形成。此外,如参照图62中描述的等效电路所描述的,在实施例12的固态成像装置100中,4个像素的层叠型成像元件101共享一组第一控制单元和一组第二控制单元。此外,在图62中描述的等效电路上通过使用4个像素的层叠型成像元件101作为一个重复单元并且二维地排列多个重复单元,形成固态成像装置100中包括的像素阵列111。
然而,如从图66、图68和图70之间的比较以及图67、图69和图71之间的比较可以看出的,在实施例12的固态成像装置100中,通过上面描述的一个重复单元中包括的一组第一控制单元和一组第二控制单元读出的4个光电转换单元17、4个光电二极管PD2和4个光电二极管PD3不一定共同包括在相同的4个层叠型成像元件101中。例如,当对图66、图68和图70共同描述的一个重复单元进行描述时,通过重复单元中包括的一组第一控制单元和一组第二控制单元读出的光电二极管PD3包含在位于(1,1)、(1,2)、(2,1)和(2,2)的像素中,通过一组第一控制单元和一组第二控制单元读出的光电转换单元17包含在位于(1,2)、(1,3)、(2,2)和(2,3)的像素中,并且通过一组第一控制单元和一组第二控制单元读出的光电二极管PD2包含在位于(2,2)、(2,3)、(3,2)和(3,3)的像素中。
以下将描述通过使用这种特殊配置产生的效果。为了减少用于读出多个光电二极管PD3的电荷的晶体管的数量并且为了实现层叠型成像元件101和使用层叠型成像元件101的固态成像装置100的高集成度,当用于读出的控制单元由多个光电二极管PD3共享时,如图66中示出的,希望将分别连接到4个光电二极管PD3的4个传输晶体管TR3trs彼此靠近设置以共享连接到传输晶体管TR3tr的第三浮动扩散层FD3。类似地,为了减少用于读出光电转换单元17和光电二极管PD2的电荷的晶体管的数量,如图68中示出的,希望由4个光电转换单元17共享一个第一电极11,并且将分别连接到4个光电二极管PD2的4个传输晶体管TR2trs彼此靠近设置以共享连接到传输晶体管TR2tr的第二浮动扩散层FD2
然而,为了由4个光电二极管PD3共享一个第三浮动扩散层FD3,为了由4个光电转换单元17共享一个第一电极11,为了由4个光电二极管PD2共享一个第二浮动扩散层FD2,并且为了在相同的4个层叠型成像元件101中共同包括4个光电二极管PD3、4个光电转换单元17和4个光电二极管PD2,必须在基本上相同的位置设置一个第三浮动扩散层FD3、一个第一电极11和一个第二浮动扩散层FD2。为了在基本上相同的位置设置第三浮动扩散层FD3、第一电极11和第二浮动扩散层FD2,必须将4个层叠型成像元件101彼此分开设置以获得该位置,从而确保该位置。这阻碍了层叠型成像元件101的高集成度和固态成像装置100的高集成度。
在本公开的实施例12中,为了消除上面描述的阻碍高集成度的因素,有意避免以下配置:待共享的第三浮动扩散层FD3、第一电极11和第二浮动扩散层FD2设置在基本上相同的位置,并且将待共享的第三浮动扩散层FD3、第一电极11和第二浮动扩散层FD2彼此分隔一个像素。更具体地,第一电极11和第二浮动扩散层FD2设置在沿像素阵列111的列方向与第三浮动扩散层FD3分隔一个像素的位置,并且第二浮动扩散层FD2设置在沿像素阵列111的行方向与第三浮动扩散层FD3和第一电极11分隔一个像素的位置。通过使用该配置,具有以下效果:与不具有该配置的固态成像装置相比,更容易实现固态成像装置100的高集成度。
图72是示出了用于连接到并且驱动与图63类似的像素位置处的每一个像素中包括的电荷累积电极12的控制信号线VOA的布置的图。更具体地,在图72中,用粗实线和粗虚线表示以一定宽度设置的控制信号线VOA的中心线。
如参照图61描述的,在实施例12中,使两组导体布线层及其连接结构沿层叠型成像元件101的层叠方向层叠,导体布线层可以在半导体基板70的一个表面70B和光电转换单元17之间的层间绝缘层81中用于信号布线或者特定电压的电源线。在图72中,分别使用设置在半导体基板70的一个表面70B和光电转换单元17之间的两个布线层设置用粗实线和粗虚线表示的两组控制信号线VOA。因此,图72中用粗实线和粗虚线表示的两组控制信号线VOA可以设置成使得其中心线重叠在图72中用细单点划线表示的像素边界线上。然而,在图72中,为了容易理解在像素边界线部设置有不同层的两组控制信号线VOA,示出了用粗实线和粗虚线表示的两组控制信号线VOA以便彼此分开一点。
需要注意的是,图72中用粗实线和粗虚线表示的两组控制信号线VOA可以仅使用一个布线层及其连接结构进行设置,只要彼此分开设置即可。在图73中,图73示出了仅用一个布线层及其连接结构设置用细虚线包围的区域中的两组控制信号线VOA的示例。
图74是示出了为了实现图62中示出的配置使用在与图63类似的像素位置处的层叠型成像元件101中包括的布线连接到图64中示出的每个元件的其中一些布线的图。
更具体地,图74是示出了在图61中示出的多个布线层62A到62C中的作为最靠近半导体基板70的一个表面70A的第一布线层的布线层62A的布置,并且用粗实线示出以一定宽度设置的布线层62A的中心线的图。此外,布线层62A和表面70A上形成的每一个晶体管或者硅通孔61之间的连接结构的中心点用黑点表示。
图75也是示出了为了实现图62中示出的配置使用在与图63类似的像素位置处的层叠型成像元件101中包括的布线连接到图64中示出的每个元件的其中一些布线的图。
更具体地,图75是通过将在图61中示出的多个布线层62A到62C中的作为从半导体基板70的一个表面70A起的第二布线层的布线层62B的布置添加到图74中获得的图,并且该图用粗实线示出以一定宽度设置的布线层62B的中心线。此外,布线层62B和表面70A上形成的每一个晶体管之间的连接结构的中心点用黑点表示。
图76也是示出了为了实现图62中示出的配置使用在与图63类似的像素位置处的层叠型成像元件101中包括的布线连接到图64中示出的每个元件的其中一些布线的图。
更具体地,图76是示出了在图61中示出的多个布线层62A到62C中的作为从半导体基板70的一个表面70A起的第三布线层的布线层62C的布置的图,并且该图用粗实线示出以一定宽度设置的布线层62C的中心线的图。此外,布线层62C和表面70A上形成的每一个晶体管之间的连接结构的中心点用黑点表示。需要注意的是,在图76中,也示出了图75中示出的布线层62B的中心线及其连接结构的中心点。
图77到图80是示出了实施例12的固态成像装置100的配置的轮廓的图。
图77到图80中示出的固态成像装置100具有与图9中示出的实施例1的固态成像装置100基本上相同的配置。即,主体成像装置100包括:
(1)像素阵列(换句话说,成像区域)111,其中二维地排列有多个层叠型成像元件101;
(2)作为用于驱动上面描述的像素阵列111中包括的像素的电路的驱动控制电路116、垂直驱动电路112和水平驱动电路114;
(3)像素驱动信号线119,其将用于驱动像素的信号从用于驱动像素的电路发送到每一个像素;
(4)数据输出线117(VSL),其用于将从每一个像素读出的信号发送到列信号处理电路113;以及
(5)用于处理和输出从上面描述的像素阵列111中包括的像素读出的信号的列信号处理电路113和输出电路115。
在图77到图80中,用实线表示的像素驱动信号线119在像素阵列111的行方向上延伸跨过多个像素,并且用虚线表示的数据输出线117在像素阵列111的列方向上延伸跨过多个像素。像素驱动信号线119包括用于发送用于驱动像素的信号的多条信号线。像素驱动信号线119包括图62中示出的控制信号线VOA、连接到传输晶体管TR2rst和TR3trs的栅电极的信号线TTR2和TTR3、连接到复位晶体管TR1rst、TR2rst和TR3rst的栅电极的信号线TTRST1、TTRST2和TTRST3,以及连接到选择晶体管TR1sel、TR2sel和TR3sel的栅电极的信号线TTRSEL1、TTRSEL2和TTRSEL3。另外,在图78到图80中,用实线表示从像素驱动信号线119分支并且连接到构成像素阵列111中的每个像素的每一个层叠型成像元件101的像素驱动信号线119的分支线。类似地,用虚线表示一端连接到每一个层叠型成像元件101而另一端连接到数据输出线117的数据连接线117的分支线。像素驱动信号线119的分支线和数据连接线117的分支线表示连接到来自参照图62描述的第一和第二控制单元的光电转换单元17、光电二极管PD2和光电二极管PD3的布线。需要注意的是,如参照图62描述的,在实施例12的固态成像装置100中包括的层叠型成像元件101中,第一和第二控制单元由4个像素的层叠型成像元件101共享。然而,在图78到图80中,为了简单起见,未示出这些控制单元。
在图77到图80中,存在从用于驱动像素的电路连接到每一个控制单元的多条像素驱动信号线119,但是为了简单起见,这些共同用总线表示。针对像素阵列111的行方向上的每两个像素设置用总线表示的一组像素驱动信号线119。类似地,在图77到图80中,也存在从由4个像素的层叠型成像元件101共享的每一个控制单元连接到列信号处理电路113的多条数据输出线117,并且因此这些共同用总线表示。针对像素阵列111的列方向上的每两个像素设置用总线表示的一组数据输出线117。另外,在图77到图80中,像素阵列的行方向和列方向上每个像素的位置(坐标)用格式(X,Y)表示。
如参照图66和图67描述的,图78示出了使用图66中用粗实线表示的重复单元中包括的控制单元读出固态成像装置100的示意性配置图上的(1,1)、(1,2)、(2,1)和(2,2)处的像素中包括的4个光电二极管PD3的电荷的状态。更具体地,图78示出了使用图78中示出的像素驱动信号线119-1向控制单元发送驱动信号,读出(1,1)、(1,2)、(2,1)和(2,2)处的像素中包括的4个光电二极管PD3的电荷,并且经由数据输出线(VSL)117-1向列信号处理电路113发送读出信号的状态。
如参照图68和图69描述的,图79示出了使用图68中用粗实线表示的重复单元中包括的控制单元读出固态成像装置100的示意性配置图上的(1,2)、(1,3)、(2,2)和(2,3)处的像素中包括的4个光电转换单元17的电荷的状态。更具体地,图79示出了使用图79中示出的像素驱动信号线119-1向控制单元发送驱动信号,读出(1,2)、(1,3)、(2,2)和(2,3)处的像素中包括的4个光电转换单元17的电荷,并且经由数据输出线(VSL)117-1向列信号处理电路113发送读出信号的状态。
如参照图70和图71描述的,图80示出了使用图70中用粗实线表示的重复单元中包括的控制单元读出固态成像装置100的示意性配置图上的(2,2)、(2,3)、(3,2)和(3,3)处的像素中包括的4个光电二极管PD2的电荷的状态。更具体地,图80示出了使用图80中示出的像素驱动信号线119-1向控制单元发送驱动信号,读出(2,2)、(2,3)、(3,2)和(3,3)处的像素中包括的4个光电转换单元PD2的电荷,并且经由数据输出线(VSL)117-1向列信号处理电路113发送读出信号的状态。
<第一成像元件与第二和第三成像元件之间的关系>
例如,如从参照图61对断面结构的描述和参照图68、图66、图70、图72和图75对平面结构的描述可以看出的,本公开的固态成像装置100的结构在第一成像元件与第二和第三成像元件之间大不相同。本公开的层叠型成像元件101具有独特的配置以便使具有很大不同结构的第一成像元件与第二和第三成像元件层叠。
图81再次示出了图75,并且通过使得在图75中用粗实线表示的控制布线中仅仅留下用于驱动共享控制单元的4个像素的层叠型成像元件101所必须的控制布线具有粗实线,并且用粗虚线表示其余控制布线获得。另外,在图81中,也示出了图75中示出的片上微透镜90的中心。
本公开的层叠型成像元件101中包括的第二和第三成像元件分别是通过在半导体基板70中形成作为成像元件中包括的光电转换装置的光电二极管PD2和PD3,并且在半导体基板70的两个表面中的光电二极管上的光入射表面的相反表面上设置用于驱动元件的晶体管和驱动布线所形成的所谓的背面照射型成像元件。由于驱动布线设置在光入射表面的相反侧,所以无论驱动布线设置在像素中的任何区域,驱动布线都不会阻碍光入射到第二和第三成像元件中包括的光电二极管PD2和PD3上。因此,在本公开的层叠型成像元件101中,用于驱动第二和第三成像元件的大量控制布线可以设置在整个像素区域上,如图81中所示。(需要注意的是,在图81中,由于控制布线重叠在像素边界线上,所以很难识别像素边界线。像素边界线的位置请参照图63。
图82再次示出了图72,并且通过将图72中示出的片上微透镜90的中心和用于驱动图72中示出的第一成像元件中包括的电荷累积电极12的布线VOA之间的距离d1添加到图72获得。如参照图72描述的,在本公开的固态成像装置100中,用于驱动第一成像元件中包括的电荷累积电极12的布线VOA可以设置在图82中用细单点划线表示的像素边界线上。因此,例如,在片上微透镜90的中心设置在像素的中心的情况下,片上微透镜90的中心和电荷累积电极12的驱动布线VOA之间的距离d1是从像素的中心到像素的边界的距离。
本公开的层叠型成像元件101中包括的第一成像元件也是通过在光电转换装置的两个表面中的成像元件中包括的光电转换装置(即,光电转换单元17)上的光入射表面的相反表面上设置用于驱动元件的晶体管和驱动布线形成的所谓的背面照射型成像元件。
然而,本公开的层叠型成像元件101具有第一成像元件与第二和第三成像元件层叠的结构。因此,当无意地设置了用于驱动图82中示出的第一成像元件中包括的电荷累积电极12的布线VOA时,则布线VOA阻碍光入射在设置在第一成像元件的下方的第二和第三成像元件上。
因此,在本公开的层叠型成像元件101中,为了防止用于驱动第一成像元件中包括的电荷累积电极12的布线VOA阻碍光入射在设置在第一成像元件的下方的第二和第三成像元件上,将布线VOA设置在尽可能远离像素的中心的位置,换句话说,尽可能靠近像素边界线。更优选地,如参照图72所描述的,布线VOA的中心线设置在像素边界线上。换句话说,图82中示出的片上微透镜90的中心与电荷累积电极12的驱动布线VOA之间的距离d1比图81中示出的除了驱动布线VOA之外的驱动布线与片上微透镜90的中心之间的距离长。
例如,图82中示出的片上微透镜90的中心与电荷累积电极12的驱动布线VOA之间的距离d1比用于驱动第二成像元件中包括的4个传输晶体管TR2trs的4条驱动布线TG2-1到TG2-4与片上微透镜90的中心之间的距离,以及图81中示出的用于驱动第三成像元件中包括的4个传输晶体管TR3trs的4条驱动布线TG3-1到TG3-4与片上微透镜90的中心之间的距离长。这产生了以下效果:与不具有该配置的固态成像装置不同,光在第二和第三成像元件上的入射不受阻碍。
图83再次示出了图68,并且通过将图68中示出的片上微透镜90的中心和内接在图68中示出的第一成像元件中包括的电荷累积电极12中的最大圆的中心之间的距离d2添加到图68获得。
这里,“内接在目标图形中的最大圆的中心”是指在例如,在图形的形状是正方形的情况下内接在该图形的4个边内的圆的中心。另一方面,在例如,图形的形状是矩形的情况下,内接在矩形的三个边内的圆最大,但是可以设置最大圆的位置不是单个点而是线段。这样,在可以设置“内接在目标图形中的最大圆”的位置不限于一个点的情况下,将可以设置内接在目标图形中的最大圆的位置的中心定义为“内接在目标图形中的最大圆的中心”。例如,在目标图形是矩形的情况下,将可以设置内接在矩形的三个边内的圆的线段的中点定义为“内接在目标图形中的最大圆的中心的位置”。
图84再次示出了图70,并且通过将图70中示出的片上微透镜90的中心与内接在图70中示出的第二成像元件中包括的光电二极管PD2中的最大圆的中心之间的距离d3添加到图70获得。
图85再次示出了图66,并且通过将图66中示出的片上微透镜90的中心与内接在图66中示出的第三成像元件中包括的光电二极管PD3中的最大圆的中心之间的距离d4添加到图66获得。
图86再次示出了图68,并且通过将图68中示出的片上微透镜90的中心与内接在图68中示出的第一成像元件中包括的第一电极11中的最大圆的中心之间的距离d2添加到图68获得。
图87再次示出了图68,并且通过删除图68中示出的第一电极11和电荷累积电极12,将内接在图68中示出的硅通孔61中的最大圆的中心和片上微透镜90的中心,以及进一步地将内接在硅通孔61中的最大圆的中心与片上微透镜90的中心之间的距离d3添加到图68获得。
本公开的层叠型成像元件101具有其中第一成像元件与第二和第三成像元件层叠的结构。另一方面,图87中示出的硅通孔61是如图61中示出的穿过硅基板70形成的电极。因此,需要避开硅通孔61设置层叠型成像元件101的第二和第三成像元件中包括的光电二极管PD2和PD3。因此,当无意地设置了图87中描述的硅通孔61时,需要避开硅通孔61设置第二和第三成像元件中包括的光电二极管PD2和PD3。因此,光电二极管PD2和PD3接收光的区域很小。
因此,在本公开的层叠型成像元件101中,硅通孔61和作为连接到硅通孔的电极并且因此确定设置硅通孔61的位置的第一电极11尽可能远离像素的中心设置以免阻碍设置在第一成像元件的下方的第二和第三成像元件中包括的光电二极管PD2和PD3的布置。
更优选地,如图83到图87中描述的,与下面的(1)~(3)相比,下面的(4)~(5)更长,
(1)电荷累积电极12的内接圆的中心与片上微透镜90的中心之间的距离d2,
(2)光电二极管PD2的内接圆的中心与片上微透镜90的中心之间的距离d3,
(3)光电二极管PD3的内接圆的中心与片上微透镜90的中心之间的距离d4,
(4)硅通孔61与片上微透镜90的中心之间的距离d6,
(5)第一电极11的内接圆的中心与片上微透镜90的中心之间的距离d5。
这产生了以下效果:与不具有该配置的固态成像装置不同,光电二极管PD2和PD3的布置不受阻碍。
图88再次示出了图68,并且通过删除除了第一成像元件中包括的硅通孔61和第一浮动扩散层FD1之外的部件的附图标记获得。
图89再次示出了图70,并且通过删除除了第二成像元件中包括的第二浮动扩散层FD2之外的部件的附图标记获得。
图90再次示出了图66,并且通过删除除了第三成像元件中包括的第三浮动扩散层FD3之外的部件的附图标记获得。
图91再次示出了图68,并且是示出了第一成像元件中包括的电荷累积电极12,和图88到图91中示出的硅通孔61、第一浮动扩散层FD1、第二浮动扩散层FD2以及第三浮动扩散层FD3之间的位置关系的图。
本公开的层叠型成像元件101具有其中第一成像元件与第二和第三成像元件层叠的结构。另一方面,需要避开图88到图91中示出的硅通孔61、第二浮动扩散层FD2和第三浮动扩散层FD3设置第一成像元件中包括的电荷累积电极12、第二成像元件中包括的光电二极管PD2和第三成像元件中包括的光电二极管PD3。因此,当无意地设置了前者(即,硅通孔61、第二浮动扩散层FD2和第三浮动扩散层FD3)时,需要避开前者设置后者(即,电荷累积电极12、光电二极管PD2和光电二极管PD3)。因此,后者接收光的区域很小。
因此,在本公开的层叠型成像元件101中,前者(即,硅通孔61、第二浮动扩散层FD2和第三浮动扩散层FD3)尽可能远离像素的中心设置,换句话说,尽可能靠近像素边界线以免阻碍后者(即,电荷累积电极12、光电二极管PD2和光电二极管PD3)的布置。
更优选地,如图91中描述的,
(1)内接在硅通孔61中的最大圆的中心,
(2)内接在作为连接到硅通孔的电极并且因此确定设置硅通孔61的位置的第一电极11硅通孔中的最大圆的中心,
(3)内接在第二浮动扩散层FD2中的最大圆的中心,以及
(4)内接在第三浮动扩散层FD3中的最大圆的中心
设置在内接在第一成像装置中包括的电荷累积电极12中的最大圆的中心的外侧。
更优选地,上面的(1)到(4)设置在第一成像装置中包括的电荷累积电极12的轮廓的外侧。
更优选地,上面的(1)到(4)设置在第一成像装置中包括的电荷累积电极12的外接圆的外侧。
可选择地,上面的(1)到(4)设置在内接在第三成像装置中包括的光电二极管PD3中的最大圆的外侧。
可选择地,上面的(1)到(4)设置在第三成像装置中包括的光电二极管PD3的轮廓的外侧。
可选择地,上面的(1)到(4)设置在内接在第三成像装置中包括的光电二极管PD2中的最大圆的外侧。
可选择地,上面的(1)到(4)设置在第三成像装置中包括的光电二极管PD2的轮廓的外侧。
图92再次示出了图68,并且通过删除表示构成控制单元的晶体管的重复布置单元的框线,并且加入作为第一电极11与电荷累积电极12之间的最小距离的距离d7获得。
图93再次示出了图64,并且通过删除表示构成控制单元的晶体管的重复布置单元的框线获得。
如参照图6所描述的,在本公开的实施例的第一成像元件中包括的光电转换单元17中,通过向电荷累积电极施加用于电荷累积的第一电压,将光电转换层17中生成的电荷累积在下部半导体层15A中,并且通过向电荷累积电极施加用于电荷传输(换句话说,用于电荷读出)的第二电压,将下部半导体层15A中累积的电荷传输到第一电极11并且将其读出。在这种情况下,下部半导体层15A、电荷累积电极12和第一电极11分别执行与MOS晶体管中的通道、栅电极和漏极电极类似的功能。然而,在MOS晶体管中,源极和漏极区域与通道区域之间的导电类型不同(例如,在NMOS的情况下,源极和漏极区域是N型而通道区域是P型)。这造成两个区域之间的电位势垒(potential barrier)。当关断晶体管时,该电位势垒抑制从源极区域向漏极区域的载流子传输(换句话说,漏电流)。相反,在第一成像元件中包括的光电转换单元17的情况下,没有如下部半导体层15A中的通道区域和漏极区域之间的电位势垒等电位势垒。因此,为了抑制第一成像元件中包括的光电转换单元17中的漏电流,优选地,某种程度上,将用于累积电荷的电荷累积电极12与作为电荷传输目的地的第一电极11分开。例如,优选地,用于累积电荷的电荷累积电极12和作为电荷传输目的地的第一电极11之间的距离比标准的MOS晶体管中的最小栅极长度更长。可选择地,优选地,用于累积电荷的电荷累积电极12与作为电荷传输目的地的第一电极11之间的距离大于层叠型成像元件101的半导体基板70的一个表面70A上形成的MOS晶体管中包括的最小L长度。通过这种配置,与不具有这种配置的固态成像装置100相比,存在以下效果:可以减少从下部半导体层15A中包括并且设置在电荷累积电极12的上方的区域流向下部半导体层15A中包括并且设置在第一电极11的上方的区域的漏电流。
<实施例12的变形例>
参照图81到图93描述的每一种关系不仅包含在具有图62到图80中描述的像素共享结构的固态成像装置100中,而且包含在其中不具有像素共享结构但是具有所谓的单个像素结构的层叠型成像元件101排列成像素阵列的固态成像装置100中。
关于单个像素结构,图94示出了类似于图62的图,图95示出了类似于图66的图,图96示出了类似于图70的图,图97示出了类似于图68的图,图98示出了类似于图74的图,图99示出了类似于图75的图,图100示出了类似于图76的图,图101示出了类似于图82的图,图102示出了类似于图85的图,图103示出了类似于图84的图,图104示出了类似于图83的图,图105示出了类似于图91的图,图106示出了类似于图92的图,图107示出了类似于图93的图。
参照图81到图93描述的每一种关系也包含在图94到图107中描述的其中分别具有所谓的单个像素结构的层叠型成像元件101排列成像素阵列的固态成像装置100中。上面描述的关系如何也包含在图94到图107中类似于参照图81到图93的描述,并且因此将省略其描述。
至此,已经基于优选实施例描述了本公开。然而,本公开不限于这些实施例。实施例中描述的成像元件、层叠型成像元件和固态成像装置的结构和配置、制造条件、制造方法以及使用的材料是示例性的并且可以适当地修改。实施例1的成像元件、实施例2的成像元件、实施例3的成像元件、实施例4的成像元件和实施例5的成像元件可以任意组合。实施例1的成像元件、实施例2的成像元件、实施例3的成像元件、实施例4的成像元件和实施例6的成像元件可以任意组合。
在一些情况下,可以共享浮动扩散层FD1、FD21、FD3、51C、45C和46C。
例如,如图48示出了实施例1中描述的成像元件和层叠型成像元件的变形例,第一电极11可以延伸到绝缘层82中形成的开口84A中以连接到光电转换层15。
可选择地,例如,如图49示出了实施例1中描述的成像元件和层叠型成像元件的变形例,图50A示出了第一电极的一部分等的放大的示意性部分断面图,第一电极11的顶面的边缘用绝缘层82覆盖,第一电极11暴露在开口84B的底面上,当将绝缘层82的与第一电极11的顶面接触的表面称为第一表面82a并且将绝缘层82的与光电转换层15的面向电荷累积电极12的一部分接触的表面称为第二表面82b时,开口84B的侧面具有从第一表面82a朝向第二表面82b变宽的倾斜度。这样,通过使开口84B的侧面倾斜,从光电转换层15向第一电极11的电荷传输变得更顺畅。需要注意的是,在图50A中示出的示例中,开口84B的侧面关于开口84B的轴线彼此旋转对称。然而,如图50B中示出的,开口84C可以形成为使得开口84C的具有从第一表面82a朝向第二表面82b变宽的倾斜度的侧面位于电荷累积电极12侧。因此,从光电转换层15的与电荷累积电极12相反的一部分跨过开口84C的电荷传输很难。此外,开口84B的侧面具有从第一表面82a朝向第二表面82b变宽的倾斜度。然而,第二表面82b中开口84B的侧面的边缘可以位于如图50A中示出的第一电极11的边缘的外侧,或者可以位于如图50C中示出的第一电极11的边缘的内侧。通过采用前者配置,进一步地便于电荷传输。通过采用后者配置,可以减少形成开口时形状的变化。
这些开口84B和84C可以通过使当基于蚀刻方法在绝缘层中形成开口时形成的由抗蚀剂材料构成的蚀刻掩模回流以使蚀刻掩模的开口侧面倾斜,并且使用蚀刻掩模蚀刻绝缘层82来形成。
可选择地,关于实施例11中描述的电荷排出电极14,如图51中示出的,可以采用其中光电转换层15延伸到在绝缘层82中形成的第二开口85A中以连接到电荷排出电极14的形式,电荷排出电极14的顶面的边缘用绝缘层82覆盖,电荷排出电极14暴露在第二开口85A的底面上,并且当将绝缘层82的与电荷排出电极14的顶面接触的表面称为第三表面82c且将绝缘层82的与光电转换层15的面向电荷累积电极12的一部分接触的表面称为第二表面82b时,第二开口85A的侧面具有从第三表面82c朝向第二表面82b变宽的倾斜度。
此外,例如,如图52示出了实施例1中描述的成像元件和层叠型成像元件的变形例,可以采用其中光从第二电极16侧入射并且遮光层92形成在第二电极16的光入射侧的配置。需要注意的是,设置在光电转换层的光入射侧的各种布线可以充当遮光层。
需要注意的是,在图52示出的示例中,遮光层92形成在第二电极16的上方,即,遮光层92在第二电极16的光入射侧和第一电极11的上方形成。然而,如图53中示出的,遮光层92可以设置在第二电极16的光入射侧表面上。此外,在一些情况下,遮光层92可以如图54中示出的形成在第二电极16中。
可选择地,可以采用其中光从第二电极16侧入射并且光不入射到第一电极11上的结构。具体地,如图52中示出的,遮光层92在第二电极16的光入射侧和第一电极11的上方形成。可选择地,如图55中示出的,可以采用其中片上微透镜90设置在电荷累积电极12和第二电极16的上方,并且入射到片上微透镜90上的光通过电荷累积电极12聚集并且不会到达第一电极11的结构。可选择地,可以采用其中入射到片上微透镜90上的光不会到达第一电极11的结构。
通过采用这些配置和结构,或者可选择地通过设置遮光层92使得光仅仅入射到光电转换层15的位于电荷累积电极12上方的一部分上,或者可选择地通过设计片上微透镜90,光电转换层15的位于第一电极11上方的一部分不会对光电转换有贡献。因此,可以同时使所有像素更可靠地复位,并且可以更容易实现全局快门功能。即,包括具有这些配置和结构的多个成像元件的固态成像装置的驱动方法重复以下步骤,
在所有成像元件中将第一电极11中的电荷同时从系统中排出,同时将电荷累积在光电转换层15中,然后
在所有成像元件中同时将光电转换层15中的累积的电荷全部传输到第一电极11,并且在传输完成之后,依次读出每一个成像元件中传输到第一电极11的电荷。
在固态成像装置的这种驱动方法中,每一个成像元件具有其中从第二电极侧入射的光不入射到第一电极的结构,并且在所有成像元件中同时将第一电极中的电荷从系统排出,同时将电荷累积在光电转换层中。因此,在所有成像元件中,可以同时可靠地使第一电极复位。于是,此后,在所有成像元件中同时将光电转换层中累积的电荷全部传输到第一电极,并且在传输完成之后,将每一个成像元件中传输到第一电极的电荷依次读出。因此,可以容易地实现所谓的全局快门功能。
光电转换层不限于单层配置。例如,如图56示出了实施例1中描述的成像元件和层叠型成像元件的变形例,光电转换层15也可以具有例如,由IGZO制成的下部半导体层15A和由构成实施例1中描述的光电转换层15的材料制成的上部光电转换层15B的层叠结构。这样,通过设置下部半导体层15A,可以防止电荷累积期间的再结合,可以提高光电转换层15中累积的电荷到第一电极11的传输效率,并且可以抑制暗电流的生成。
在图1和图2示出的实施例1中,通过使电荷累积电极段121、122和123的厚度逐渐减小,绝缘层段821、822和823的厚度逐渐增大。另一方面,如图57示出了通过使实施例1的变形例中的电荷累积电极、光电转换层和第二电极层叠的部分放大获得的示意性部分断面图,电荷累积电极段121、122和123的厚度可以是恒定的,并且绝缘层段821、822和823的厚度可以逐渐增大。需要注意的是,光电转换层段151、152和153的厚度是恒定的。
此外,在图12示出的实施例2中,通过使电荷累积电极段121、122和123的厚度逐渐减小,光电转换层段151、152和153的厚度逐渐增大。另一方面,如图58示出了通过使实施例2的变形例中的电荷累积电极、光电转换层和第二电极层叠的部分放大获得的示意性部分断面图,通过使电荷累积电极段121、122和123的厚度恒定,并且使绝缘层段821、822和823的厚度逐渐减小,可以使光电转换层段151、152和153的厚度逐渐增大。
不用说,上面描述的各种变形例也可以应用于其他实施例。
在实施例中,电子用作信号电荷,并且在半导体基板上形成的光电转换层的导电类型为n型。然而,本公开也可以适用于使用空穴作为信号电荷的固态成像装置。在这种情况下,每个半导体区域仅需要由具有相反的导电类型的半导体区域构成,并且在半导体基板上形成的光电转换层的导电类型仅需要是p型。
此外,在实施例中,作为例子已经描述了将本公开应用于其中单位像素排列成矩阵的CMOS类型固态成像装置的情况,单位像素检测与入射光的量相对应的信号电荷作为物理量。然而,本公开不限于应用于CMOS类型固态成像装置,并且也可以应用于CCD类型固态成像装置。在后一种情况下,信号电荷通过具有CCD类型结构的垂直传输寄存器在垂直方向上传输,通过水平传输寄存器在水平方向上传输,并且被放大以输出像素信号(图像信号)。此外,本公开不限于其中像素形成二维矩阵状并且针对每个像素列设置列信号处理电路的一般列式固态成像装置。另外,在一些情况下,可以省略选择晶体管。
另外,本公开的成像元件和层叠型成像元件不限于应用于检测入射可见光的量的分布并且拍摄分布作为图像的固态成像装置,但是也可以应用于拍摄红外线、X射线、粒子等的入射量的分布作为图像的固态成像装置。此外,从广义上讲,本公开可以应用于一般固态成像装置(物理量分布检测装置),如检测如压力和电容等其他物理量的分布,并且拍摄其分布作为图像的指纹检测传感器。
另外,本公开不限于以行为单元依次扫描成像区域的每一个单位像素并且读出来自每一个单位像素的像素信号的固态成像装置。本公开也可以应用于以像素为单位选择任意像素并且以像素为单位读出来自所选择的像素的像素信号的X-Y地址型固态成像装置。固态成像装置可以形成为一个芯片,或者可以是其中将成像区域和驱动电路或者光学系统封装在一起的具有成像功能的模块形式。
此外,本公开不限于应用于固态成像装置,但是也可以应用于成像装置。这里,成像装置是指如数码相机或者数码摄像机等相机系统,或者如移动电话等具有成像功能的电子设备。存在安装在电子设备上的模块形式,即,相机模块用作成像装置的情况。
图59作为示意图示出了包括本公开的成像元件和层叠型成像元件的固态成像装置201用于电子设备(相机)200的示例。电子设备200包括固态成像装置201、光学透镜210、快门装置211、驱动电路212和信号处理电路213。光学透镜210使来自被摄体的图像光(入射光)在固态成像装置201的成像表面上形成图像。因此,在固态成像装置201中累积一定时间段的信号电荷。快门装置211控制固态成像装置201的光照射时段和遮光时段。驱动电路212提供用于控制固态成像装置201的传输操作等和快门装置211的快门操作的驱动信号。固态成像装置201通过从驱动电路212提供的驱动信号(时序信号)传输信号。信号处理电路213执行各种信号处理。将已经经过信号处理的视频信号存储在如存储器等存储介质中或者将其输出到显示器。在这种电子设备200中,可以减小固态成像装置201中的像素尺寸并且可以提高传输效率,因此可以获得具有改进的像素特性的电子设备200。可以应用固态成像装置201的电子设备200不限于相机,并且可以应用于如数码相机或者用于如移动电话等移动装置的相机模块等成像装置。
需要注意的是,本公开可以具有以下配置。
[A01]<<成像元件:第一方面>>
一种成像元件,包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元,其中
所述光电转换单元进一步地包括与所述第一电极分开设置以经由绝缘层面向所述光电转换层的电荷累积电极,
所述光电转换单元包括N(其中N≥2)个光电转换单元段,
所述光电转换层包括N个光电转换层段,
所述绝缘层包括N个绝缘层段,
所述电荷累积电极包括N个电荷累积电极段,
所述第n(其中n=1,2,3...N)个光电转换单元段包括所述第n电荷累积电极段、所述第n绝缘层段和所述第n光电转换层段,
具有较大的n值的光电转换单元段位于离所述第一电极较远的位置,并且
绝缘层段的厚度从第一光电转换单元段到第N光电转换单元段逐渐变化。
[A02]<<成像元件:第二方面>>
一种成像元件,包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元,其中
所述光电转换单元进一步地包括与所述第一电极分开设置以经由绝缘层面向所述光电转换层的电荷累积电极,
所述光电转换单元包括N(其中N≥2)个光电转换单元段,
所述光电转换层包括N个光电转换层段,
所述绝缘层包括N个绝缘层段,
所述电荷累积电极包括N个电荷累积电极段,
所述第n(其中n=1,2,3...N)个光电转换单元段包括第n电荷累积电极段、第n绝缘层段和第n光电转换层段,
具有较大的n值的光电转换单元段位于离所述第一电极较远的位置,并且
光电转换层段的厚度从第一光电转换单元段到第N光电转换单元段逐渐变化。
[A03]<<成像元件:第三方面>>
一种成像元件,包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元,其中
所述光电转换单元进一步地包括与所述第一电极分开设置以经由绝缘层面向所述光电转换层的电荷累积电极,
所述光电转换单元包括N(其中N≥2)个光电转换单元段,
所述光电转换层包括N个光电转换层段,
所述绝缘层包括N个绝缘层段,
所述电荷累积电极包括N个电荷累积电极段,
所述第n(其中n=1,2,3...N)个光电转换单元段包括第n电荷累积电极段、第n绝缘层段和第n光电转换层段,
具有较大的n值的光电转换单元段位于离所述第一电极较远的位置,并且
构成绝缘层段的材料在相邻的光电转换单元段之间是不同的。
[A04]<<成像元件:第四方面>>
一种成像元件,包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元,其中
所述光电转换单元进一步地包括与所述第一电极分开设置以经由绝缘层面向所述光电转换层的电荷累积电极,
所述光电转换单元包括N(其中N≥2)个光电转换单元段,
所述光电转换层包括N个光电转换层段,
所述绝缘层包括N个绝缘层段,
所述电荷累积电极包括彼此分开设置的N个电荷累积电极段,
所述第n(其中n=1,2,3...N)个光电转换单元段包括第n电荷累积电极段、第n绝缘层段和第n光电转换层段,
具有较大的n值的光电转换单元段位于离所述第一电极较远的位置,并且
构成电荷累积电极段的材料在相邻的光电转换单元段之间是不同的。
[A05]<<成像元件:第五方面>>
一种成像元件,包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元,其中
所述光电转换单元进一步地包括与所述第一电极分开设置以经由绝缘层面向所述光电转换层的电荷累积电极,
所述光电转换单元包括N(其中N≥2)个光电转换单元段,
所述光电转换层包括N个光电转换层段,
所述绝缘层包括N个绝缘层段,
所述电荷累积电极包括彼此分开设置的N个电荷累积电极段,
所述第n(其中n=1,2,3...N)个光电转换单元段包括第n电荷累积电极段、第n绝缘层段和第n光电转换层段,
具有较大的n值的光电转换单元段位于离所述第一电极较远的位置,并且
电荷累积电极段的面积从第一光电转换单元段到第N光电转换单元段逐渐减小。
[A06]<<成像元件:第六方面>>
一种成像元件,包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元,其中
所述光电转换单元进一步地包括与所述第一电极分开设置以经由绝缘层面向所述光电转换层的电荷累积电极,并且
如果将所述电荷累积电极、所述绝缘层和所述光电转换层的层叠方向定义为Z方向,并且将与所述第一电极分开的方向定义为X方向,当用YZ虚拟平面切割其中所述电荷累积电极、所述绝缘层和所述光电转换层层叠的层叠部分时,所述层叠部分的断面面积根据距离所述第一电极距离变化。
[B01]根据[A01]到[A06]中任一项所述的成像元件,进一步地包括半导体基板,其中
所述光电转换单元设置在所述半导体基板的上方。
[B02]根据[A01]到[B01]中任一项所述的成像元件,其中所述第一电极延伸到在所述绝缘层中形成的开口中以连接到所述光电转换层。
[B03]根据[A01]到[B01]中任一项所述的成像元件,其中所述光电转换层延伸到在所述绝缘层中形成的开口中以连接到所述第一电极。
[B04]根据[B03]所述的成像元件,其中
所述第一电极的顶面的边缘用所述绝缘层覆盖,
所述第一电极暴露在所述开口的底面上,并且
当将所述绝缘层的与所述第一电极的所述顶面接触的表面称为第一表面,并且将所述绝缘层的与所述光电转换层的面向所述电荷累积电极的一部分接触的表面称为第二表面时,所述开口的侧面具有从所述第一表面朝向所述第二表面变宽的倾斜度。
[B05]根据[B04]所述的成像元件,其中所述开口的具有从所述第一表面朝向所述第二表面变宽的倾斜度的所述侧面位于所述电荷累积电极侧。
[B06]<<第一电极和电荷累积电极的电位的控制>>
根据[A01]到[B05]中任一项所述的成像元件,进一步地包括设置在半导体基板上并且具有驱动电路的控制单元,其中
所述第一电极和所述电荷累积电极连接到所述驱动电路,
在电荷累积时段,所述驱动电路向所述第一电极施加电位V11并且向所述电荷累积电极施加电位V12,并且电荷累积在所述光电转换层中,并且
在电荷传输时段,所述驱动电路向所述第一电极施加电位V21并且向所述电荷累积电极施加电位V22,并且通过所述第一电极将所述光电转换层中累积的所述电荷读出到所述控制单元。然而,在所述第一电极的电位高于所述第二电极的电位的情况下,
满足V12≥V11和V22<V21,并且
在所述第一电极的电位低于所述第二电极的电位的情况下,
满足V12≤V11且V22>V21
[B07]<<电荷排出电极>>
根据[A01]到[B06]中任一项所述的成像元件,进一步地包括连接到所述光电转换层并且与所述第一电极和所述电荷累积电极分开设置的电荷排出电极。
[B08]根据[B07]所述的成像元件,其中所述电荷排出电极设置成包围所述第一电极和所述电荷累积电极。
[B09]根据[B07]或者[B08]所述的成像元件,其中
所述光电转换层延伸到在所述绝缘层中形成的第二开口中以连接到所述电荷排出电极,
所述电荷排出电极的顶面的边缘用所述绝缘层覆盖,
所述电荷排出电极暴露在所述第二开口的底面上,并且
当将所述绝缘层的与所述电荷排出电极的所述顶面接触的表面称为第三表面,并且将所述绝缘层的与所述光电转换层的面向所述电荷累积电极的一部分接触的表面称为第二表面时,所述第二开口的侧面具有从所述第三表面朝向所述第二表面变宽的倾斜度。
[B10]<<第一电极、电荷累积电极和电荷排出电极的电位的控制>>
根据[B07]到[B09]中任一项所述的成像元件,进一步地包括设置在半导体基板上并且具有驱动电路的控制单元,其中
所述第一电极、所述电荷累积电极和所述电荷排出电极连接到所述驱动电路,
在电荷累积时段,所述驱动电路向所述第一电极施加电位V11,向所述电荷累积电极施加电位V12,以及向所述电荷排出电极施加电位V14,并且电荷累积在所述光电转换层中,并且
在电荷传输时段,所述驱动电路向所述第一电极施加电位V21,向所述电荷累积电极施加电位V22,以及向所述电荷排出电极施加电位V24,并且通过所述第一电极将所述光电转换层中累积的所述电荷读出到所述控制单元。
然而,在所述第一电极的电位高于所述第二电极的电位的情况下,
满足V14>V11和V24<V21,并且
在所述第一电极的电位低于所述第二电极的电位的情况下,
满足V14<V11和V24>V21
[B11]根据[A01]到[B10]中任一项所述的成像元件,其中
在所述第一电极的电位高于所述第二电极的电位的情况下,在电荷传输时段,施加到位于最靠近所述第一电极的位置的电荷累积电极段的电位高于施加到位于离所述第一电极最远的位置的电荷累积电极段的电位,并且
在所述第一电极的电位低于所述第二电极的电位的情况下,在电荷传输时段,施加到位于最靠近所述第一电极的位置的电荷累积电极段的电位低于施加到位于离所述第一电极最远的位置的电荷累积电极段的电位。
[B12]根据[A01]到[B11]中任一项所述的成像元件,其中
在半导体基板上,至少设置有构成控制单元的浮动扩散层和放大晶体管,并且
所述第一电极连接到所述浮动扩散层和所述放大晶体管的栅极部。
[B13]根据[B12]所述的成像元件,其中
在所述半导体基板上,进一步地设置有构成所述控制单元的复位晶体管和选择晶体管,
所述浮动扩散层连接到所述复位晶体管的一个源极/漏极区域,并且
所述放大晶体管的一个源极/漏极区域连接到所述选择晶体管的一个源极/漏极区域,并且所述选择晶体管的另一个源极/漏极区域连接到信号线。
[B14]根据[A01]到[B13]中任一项所述的成像元件,其中所述电荷累积电极大于所述第一电极。
[B15]根据[A01]到[B14]中任一项所述的成像元件,其中光从所述第二电极侧入射,并且遮光层形成在所述第二电极的光入射侧。
[B16]根据[A01]到[B14]中任一项所述的成像元件,其中光从所述第二电极侧入射,并且光不会入射到所述第一电极上。
[B17]根据[B16]所述的成像元件,其中遮光层形成在所述第二电极的光入射侧以及所述第一电极的上方。
[B18]根据[B16]所述的成像元件,其中
片上微透镜设置在所述电荷累积电极和所述第二电极的上方,并且
通过所述电荷累积电极聚集入射到所述片上微透镜上的光。
[C01]<<层叠型成像元件>>
一种层叠型成像元件,包括根据[A01]到[B18]中任一项所述的成像元件中的至少一个。
[D01]<<固态成像装置:第一方面>>
一种固态成像装置,包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元,其中
所述固态成像装置包括多个成像元件,在每个所述成像元件中,所述光电转换单元进一步地包括与所述第一电极分开设置以经由绝缘层面向所述光电转换层的电荷累积电极,
所述多个成像元件构成成像元件块,并且
所述第一电极由构成所述成像元件块的所述多个成像元件共享。
[D02]<<固态成像装置:第二方面>>
一种固态成像装置,包括多个根据[A01]到[B17]中任一项所述的成像元件,其中
所述多个成像元件构成成像元件块,并且
所述第一电极由构成所述成像元件块的所述多个成像元件共享。
[D03]根据[D01]或者[D02]所述的固态成像装置,其中在构成所述成像元件块的所述多个成像元件之间设置有传输控制电极。
[D04]根据[D01]到[D03]中任一项所述的固态成像装置,其中一个片上微透镜设置在一个所述成像元件的上方。
[D05]根据[D01]到[D04]中任一项所述的固态成像装置,其中
所述成像元件中的两个所述成像元件构成所述成像元件块,并且
一个片上微透镜设置在所述成像元件块的上方。
[D06]根据[D01]到[D05]中任一项所述的固态成像装置,其中针对多个成像元件设置一个浮动扩散层。
[D07]根据[D01]到[D06]中任一项所述的固态成像装置,其中所述第一电极与各个所述成像元件的所述电荷累积电极相邻设置。
[D08]根据[D01]到[D07]中任一项所述的固态成像装置,其中所述第一电极与所述多个成像元件的其中一些所述电荷累积电极相邻设置,并且不与所述多个成像元件的其余所述电荷累积电极相邻设置。
[D09]根据[D08]所述的固态成像装置,其中构成成像元件的电荷累积电极与构成成像元件的电荷累积电极之间的距离比第一电极与和所述第一电极相邻的成像元件中的电荷累积电极之间的距离长。
[E01]<<固态成像装置:第三方面>>
一种固态成像装置,包括多个根据[A01]到[A06]中任一项所述的成像元件。
[E02]<<固态成像装置:第四方面>>
一种固态成像装置,包括多个根据[C01]所述的层叠型成像元件。
[F01]<<用于驱动固态成像装置的方法>>
一种用于驱动固态成像装置的方法,所述固态成像装置包括通过使第一电极、光电转换层和第二电极层叠形成的光电转换单元,
所述光电转换单元进一步地包括与所述第一电极分开设置以经由绝缘层面向所述光电转换层的电荷累积电极,
所述固态成像装置包括多个成像元件,每个所述成像元件具有其中光从所述第二电极侧入射并且光不会入射到所述第一电极上的结构,
所述方法包括:
在所有所述成像元件中,将所述第一电极中的电荷从所述系统中排出,同时将电荷全部同时累积在所述光电转换层中;然后
在所有所述成像元件中,将所述光电转换层中累积的电荷全部同时传输到所述第一电极,并且在传输完成之后,依次读出各个所述成像元件中的传输到所述第一电极的电荷。
附图标记列表
101,102,103 光电转换单元段
11,11' 第一电极
12,12' 电荷累积电极
121,122,123 电荷累积电极段
13' 传输控制电极
14 电荷排出电极
15 光电转换层
151,152,153 光电转换层段
16 第二电极
41 构成第二成像元件的n型半导体区域
43 构成第三成像元件的n型半导体区域
42,44,73 p+
FD1,FD21,FD3,45C,46C 浮动扩散层
TR1amp 放大晶体管
TR1rst 复位晶体管
TR1sel 选择晶体管
51 复位晶体管TR1rst的栅极部
51A 复位晶体管TR1rst的通道形成区域
51B,51C 复位晶体管TR1rst的源极/漏极区域
52 放大晶体管TR1amp的栅极部
52A 放大晶体管TR1amp的通道形成区域
52B,52C 放大晶体管TR1amp的源极/漏极区域
53 选择晶体管TR1sel的栅极部
53A 选择晶体管TR1sel的通道形成区域
53B,53C 选择晶体管TR1sel的源极/漏极区域
TR2trs 传输晶体管
45 传输晶体管的栅极部
TR2rst 复位晶体管
TR2amp 放大晶体管
TR2sel 选择晶体管
TR3trs 传输晶体管
46 传输晶体管的栅极部
TR3rst 复位晶体管
TR3amp 放大晶体管
TR3sel 选择晶体管
VDD 电源
RST1,RST2,RST3 复位线
SEL1,SEL2,SEL3 选择线
117,VSL1,VSL2,VSL3 信号线
TG2,TG3 传输栅极线
VOA,VOT,VOU 布线
61 接触孔部
62 布线层
63,64,68A 焊盘部分
65,68B 连接孔
66,67,69 连接部分
70 半导体基板
70A 半导体基板的第一表面(前表面)
70B 半导体基板的第二表面(后表面)
71 元件隔离区域
72 氧化膜
74 HfO2
75 绝缘膜
76 层间绝缘层
77,78,81 层间绝缘层
82 绝缘层
821,822,823 绝缘层段
82a 绝缘层的第一表面
82b 绝缘层的第二表面
82c 绝缘层的第三表面
83 保护层
84,84A,84B,84C 开口
85,85A 第二开口
90 片上微透镜
91 位于层间绝缘层下方的各种成像元件部件
92 遮光层
100 固态成像装置
101 层叠型成像元件
111 成像区域
112 垂直驱动电路
113 列信号处理电路
114 水平驱动电路
115 输出电路
116 驱动控制电路
118 水平信号线
200 电子设备(照相机)
201 固态成像装置
210 光学透镜
211 快门装置
212 驱动电路
213 信号处理电路

Claims (6)

1.一种包括像素的固态成像元件,所述像素包括:
第一成像元件;
第二成像元件;
与所述第二成像元件电连接的第一传输晶体管、第一复位晶体管和第一选择晶体管;
第三成像元件;
与所述第三成像元件电连接的第二传输晶体管、第二复位晶体管和第二选择晶体管;以及
片上微透镜,其中
所述第一成像元件包括第一电极、第三电极以及面向所述第一电极和所述第三电极的第二电极,
所述像素进一步地包括:
连接到所述第三电极的第三电极控制线;和
多条控制线,其连接到所述第一传输晶体管、所述第一复位晶体管、所述第一选择晶体管、所述第二传输晶体管、所述第二复位晶体管和所述第二选择晶体管,并且与所述第三电极控制线不同,并且
在所述像素中,
所述像素中包括的片上微透镜的中心与所述像素中包括的所述多条控制线中的任一条之间的距离比所述像素中包括的片上微透镜的中心与所述像素中包括的所述第三电极控制线之间的距离短。
2.一种包括像素的固态成像装置,所述像素包括:
第一成像元件;
第二成像元件;
第三成像元件;和
片上微透镜,其中
电荷累积电极的内接圆的中心与片上微透镜的中心之间的距离d1、所述第二成像元件的内接圆的中心与片上微透镜的中心之间的距离d2以及第三成像元件的内接圆的中心与片上微透镜的中心之间的距离d3中的每一个都比第一电极的内接圆的中心与片上微透镜的中心之间的距离d4或者浮动扩散区域的内接圆的中心与片上微透镜的中心之间的距离d5短。
3.一种包括像素的固态成像元件,所述像素包括:
第一成像元件;
与所述第一成像元件电连接的第一浮动扩散区域;
第二成像元件;
与所述第二成像元件电连接的第二浮动扩散区域;
第三成像元件;
与所述第三成像元件电连接的第三浮动扩散区域;以及
片上微透镜,其中
所述第一成像元件包括第一电极、第三电极以及面向所述第一电极和所述第三电极的第二电极,并且
将所述第一到第三浮动扩散层的各个中心设置在所述第三电极的内接圆的外侧、所述第三电极的轮廓的外侧或者所述第三电极的外接圆的外侧。
4.一种包括像素的固态成像元件,所述像素包括:
第一成像元件;
第二成像元件;
与所述第二成像元件电连接的第一传输晶体管、第一复位晶体管和第一选择晶体管;
第三成像元件;
与所述第三成像元件电连接的第二传输晶体管、第二复位晶体管和第二选择晶体管;以及
片上微透镜,其中
所述第一成像元件包括第一电极、第三电极以及面向所述第一电极和所述第三电极的第二电极,并且
所述第一和第二传输晶体管、所述第一和第二复位晶体管以及所述第一和第二选择晶体管中的最小通道长度比所述第三电极与所述第一电极之间的最小距离短。
5.一种包括像素的固态成像装置,所述像素包括:
第一成像元件;
第二成像元件;
第三成像元件;和
片上微透镜,其中
所述第一成像元件包括
第一电极、第三电极以及面向所述第一电极和所述第三电极的第二电极,并且
所述第三电极具有大于所述第三成像元件的面积。
6.根据权利要求5所述的固态成像装置,其中所述第三电极具有比所述第二成像元件小的面积。
CN201880054034.5A 2017-08-31 2018-06-08 成像元件、层叠型成像元件以及固态成像装置 Active CN111052383B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017167586 2017-08-31
JP2017-167586 2017-08-31
PCT/JP2018/022008 WO2019044103A1 (ja) 2017-08-31 2018-06-08 撮像素子、積層型撮像素子及び固体撮像装置

Publications (2)

Publication Number Publication Date
CN111052383A true CN111052383A (zh) 2020-04-21
CN111052383B CN111052383B (zh) 2024-04-19

Family

ID=65527220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054034.5A Active CN111052383B (zh) 2017-08-31 2018-06-08 成像元件、层叠型成像元件以及固态成像装置

Country Status (7)

Country Link
US (2) US11621290B2 (zh)
EP (2) EP3678180A4 (zh)
JP (2) JP7164532B2 (zh)
KR (2) KR20230136700A (zh)
CN (1) CN111052383B (zh)
TW (1) TWI816679B (zh)
WO (1) WO2019044103A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046039A (ja) * 2016-09-12 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
CN113924648A (zh) * 2019-07-02 2022-01-11 索尼集团公司 摄像元件、层叠式摄像元件和固态摄像装置
US20230230999A1 (en) * 2020-09-25 2023-07-20 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
TW202232743A (zh) * 2020-09-25 2022-08-16 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
CN116491127A (zh) * 2020-12-15 2023-07-25 松下知识产权经营株式会社 摄像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110019042A1 (en) * 2009-07-23 2011-01-27 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US20110156104A1 (en) * 2009-12-28 2011-06-30 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US20130001730A1 (en) * 2011-06-28 2013-01-03 Sony Corporation Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US20130093932A1 (en) * 2011-10-14 2013-04-18 Kyo Jin CHOO Organic pixels including organic photodiode, manufacturing methods thereof, and apparatuses including the same
US20160037098A1 (en) * 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Image Sensors Including Semiconductor Channel Patterns
US20160301882A1 (en) * 2015-04-09 2016-10-13 Kabushiki Kaisha Toshiba Solid-state imaging device and method of manufacturing the solid-state imaging device
WO2017026109A1 (en) * 2015-08-10 2017-02-16 Sony Semiconductor Solutions Corporation Solid-state imaging device
US20170187969A1 (en) * 2015-12-28 2017-06-29 Renesas Electronics Corporation Imaging device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238648A (ja) 2011-05-10 2012-12-06 Sony Corp 固体撮像装置及び電子機器
JP2015028960A (ja) 2011-12-01 2015-02-12 ソニー株式会社 固体撮像装置および電子機器
CN104247021B (zh) * 2012-05-01 2017-07-14 索尼半导体解决方案公司 固态摄像装置及其制造方法以及电子设备
US9601547B2 (en) 2012-08-14 2017-03-21 Sony Corporation Solid-state image pickup device and electronic apparatus
WO2014112279A1 (ja) 2013-01-16 2014-07-24 ソニー株式会社 固体撮像素子および電子機器
US10212372B2 (en) * 2014-12-26 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device including signal line and unit pixel cell including charge storage region
JP2016127264A (ja) 2014-12-26 2016-07-11 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2016190217A1 (ja) * 2015-05-28 2016-12-01 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置ならびに電子機器
JP6725231B2 (ja) 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6727831B2 (ja) 2016-02-09 2020-07-22 キヤノン株式会社 光電変換装置、および、撮像システム
JP6780421B2 (ja) 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP2018060910A (ja) 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110019042A1 (en) * 2009-07-23 2011-01-27 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US20110156104A1 (en) * 2009-12-28 2011-06-30 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US20130001730A1 (en) * 2011-06-28 2013-01-03 Sony Corporation Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US20130093932A1 (en) * 2011-10-14 2013-04-18 Kyo Jin CHOO Organic pixels including organic photodiode, manufacturing methods thereof, and apparatuses including the same
US20160037098A1 (en) * 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Image Sensors Including Semiconductor Channel Patterns
US20160301882A1 (en) * 2015-04-09 2016-10-13 Kabushiki Kaisha Toshiba Solid-state imaging device and method of manufacturing the solid-state imaging device
WO2017026109A1 (en) * 2015-08-10 2017-02-16 Sony Semiconductor Solutions Corporation Solid-state imaging device
US20170187969A1 (en) * 2015-12-28 2017-06-29 Renesas Electronics Corporation Imaging device

Also Published As

Publication number Publication date
EP4350772A3 (en) 2024-06-05
TW201914289A (zh) 2019-04-01
CN111052383B (zh) 2024-04-19
JP7164532B2 (ja) 2022-11-01
US20230343807A1 (en) 2023-10-26
TWI816679B (zh) 2023-10-01
EP3678180A1 (en) 2020-07-08
WO2019044103A1 (ja) 2019-03-07
JPWO2019044103A1 (ja) 2020-10-15
KR20200043999A (ko) 2020-04-28
EP3678180A4 (en) 2021-03-03
KR102582171B1 (ko) 2023-09-25
JP2023017789A (ja) 2023-02-07
US11621290B2 (en) 2023-04-04
EP4350772A2 (en) 2024-04-10
KR20230136700A (ko) 2023-09-26
US20210082987A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
CN107146850B (zh) 成像元件、层叠型成像元件、固态成像装置及其驱动方法
CN109983579B (zh) 摄像元件、层叠型摄像元件和固态摄像装置
CN110771156B (zh) 成像元件、层叠式成像元件和固态成像装置
CN111052383B (zh) 成像元件、层叠型成像元件以及固态成像装置
KR102604847B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
CN111052382A (zh) 摄像元件、层叠式摄像元件和固态摄像装置
CN111095559A (zh) 摄像元件、堆叠型摄像元件和固态摄像装置
JP2020188269A (ja) 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
CN115332279A (zh) 成像元件、层叠式成像元件和固态成像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant