CN111045906A - 一种基于有限状态机的统一架构gpu性能采样与存储方法 - Google Patents

一种基于有限状态机的统一架构gpu性能采样与存储方法 Download PDF

Info

Publication number
CN111045906A
CN111045906A CN201911147174.XA CN201911147174A CN111045906A CN 111045906 A CN111045906 A CN 111045906A CN 201911147174 A CN201911147174 A CN 201911147174A CN 111045906 A CN111045906 A CN 111045906A
Authority
CN
China
Prior art keywords
state
data
sampling
performance
gpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911147174.XA
Other languages
English (en)
Inventor
邓艺
牛少平
郝冲
韩一鹏
魏艳艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201911147174.XA priority Critical patent/CN111045906A/zh
Publication of CN111045906A publication Critical patent/CN111045906A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明属于计算机图形学领域，涉及一种基于有限状态机的统一架构GPU性能采样与存储方法，包括：初始化FIFO；FIFO初始化后查看待收集GPU运行过程中各关键模块的采样数据的子任务数量；对每一个子任务进行数据的采集和存储；在任何子任务进行过程中如果有新的采样请求则重复上述步骤，这些步骤均由集成电路实现。本发明有利于提升性能统计数据的采样与存储效率，保证采样数据的有效性，在实现地址不连续的性能数据采样与收集功能的同时，简化了电路设计的复杂度。

Description

一种基于有限状态机的统一架构GPU性能采样与存储方法
技术领域
本发明属于计算机图形学领域，涉及一种基于有限状态机的统一架构GPU性能采样与存储方法。
背景技术
在计算机图形学领域中，实现性能统计数据的采样与存储功能是评估统一架构GPU性能的重要方式，在功能调试阶段与用户使用阶段都有一定的意义。如果用软件实现此功能，会占用正常的GPU处理带宽，导致采集速度慢效率低。
发明内容
本发明主要是提供一种基于有限状态机的统一架构GPU性能采样与存储方法，有利于提升性能统计数据的采样与存储效率，保证采样数据的有效性，在实现地址不连续的性能数据采样与收集功能的同时，简化了电路设计的复杂度。
本发明的解决方案是：
一种基于有限状态机的统一架构GPU性能采样与存储方法，包括以下步骤：
1)初始化FIFO；
2)FIFO初始化后查看待收集GPU运行过程中各关键模块的采样数据的子任务数量；
3)对每一个子任务进行数据的采集和存储；
4)在任何子任务进行过程中如果有新的采样请求则重复步骤1)-3)。
所述步骤1)、2)、3)和4)由集成电路实现。
优选的，所述集成电路通过有限状态机实现。
优选的，所述有限状态机包括：获取有限状态机的统一架构GPU性能统计数据的初始状态、FIFO初始化状态、统一架构GPU性能采样与存储的主控制状态、统一架构GPU性能采样与存储的子控制状态、数据收集状态和数据存储状态。
优选的，所述获取有限状态机的统一架构GPU性能统计数据的初始状态，当收到新的统计请求则转入FIFO初始化状态。
优选的，所述FIFO初始化状态对性能采样数据的存储FIFO进行复位操作，使得当前FIFO仅存储当前请求的性能采样数据，若当前请求未完成且有新的统计请求，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态；若当前FIFO初始化状态完成，则转入统一架构GPU性能采样与存储的主控制状态。
优选的，所述统一架构GPU性能采样与存储的主控制状态对当前性能统计数据位于不连续地址段的起始地址的控制，若当前请求未完成且有新的统计请求或一次统计请求的所有数据收集完成，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态；若当前请求数据收集未完成，则启动子状态数据收集任务，转入统一架构GPU性能采样与存储的子控制状态。
优选的，所述统一架构GPU性能采样与存储的子控制状态控制每次统计数据主控制状态启动的任务，每次收集的性能统计数据的地址是连续的，若当前子状态数据收集未完成，则转入数据收集状态；若当前子状态数据收集完成，则转入统一架构GPU性能采样与存储的主控制状态启动的任务。
优选的，所述数据收集状态配合性能统计读接口读取当前地址的性能统计数据，读取完成则转入数据存储状态。
优选的，所述数据存储状态存储当前收集的数据，若当前请求未完成且有新的统计请求，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态；若当前数据存储完成，则转入统一架构GPU性能采样与存储的子控制状态。
本发明能够带来的有益效果：
本发明采用有限状态机实现统一架构GPU性能采样与存储方法，保证采样数据的有效性，在实现地址不连续的性能数据采样与收集功能的同时，简化了电路设计的复杂度。
附图说明
图1为本发明的方法的电路设计图。
其中：1、获取有限状态机的统一架构GPU性能统计数据的初始状态；2、FIFO状态初始化状态；3、统计数据主控制状态；4、统计数据主控制状态子控制状态；5、数据收集状态；6、数据存储状态。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合说明书附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图和具体实施例对本发明的技术方案做进一步详细描述。
本发明的一个实施例中提出一种基于有限状态机的统一架构GPU性能采样与存储方法，包括以下步骤：
5)初始化FIFO；
6)FIFO初始化后查看待收集GPU运行过程中各关键模块的采样数据的子任务数量；
7)对每一个子任务进行数据的采集和存储；
8)在任何子任务进行过程中如果有新的采样请求则重复步骤1)-3)。
所述步骤1)、2)、3)和4)由集成电路实现。
在一个实施例中，所述集成电路通过有限状态机实现。
在一个实施例中，所述有限状态机包括：获取有限状态机的统一架构GPU性能统计数据的初始状态1、FIFO初始化状态2、统一架构GPU性能采样与存储的主控制状态3、统一架构GPU性能采样与存储的子控制状态4、数据收集状态5和数据存储状态6。
在一个实施例中，所述获取有限状态机的统一架构GPU性能统计数据的初始状态1，当收到新的统计请求则转入FIFO初始化状态2。
在一个实施例中，所述FIFO初始化状态2对性能采样数据的存储FIFO进行复位操作，使得当前FIFO仅存储当前请求的性能采样数据，若当前请求未完成且有新的统计请求，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态1；若当前FIFO初始化状态2完成，则转入统一架构GPU性能采样与存储的主控制状态3。
在一个实施例中，所述统一架构GPU性能采样与存储的主控制状态3对当前性能统计数据位于不连续地址段的起始地址的控制，若当前请求未完成且有新的统计请求或一次统计请求的所有数据收集完成，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态1；若当前请求数据收集未完成，则启动子状态数据收集任务，转入统一架构GPU性能采样与存储的子控制状态4。
在一个实施例中，所述统一架构GPU性能采样与存储的子控制状态4控制每次统计数据主控制状态启动的任务，每次收集的性能统计数据的地址是连续的，若当前子状态数据收集未完成，则转入数据收集状态5；若当前子状态数据收集完成，则转入统一架构GPU性能采样与存储的主控制状态3启动的任务。
在一个实施例中，所述数据收集状态5配合性能统计读接口读取当前地址的性能统计数据，读取完成则转入数据存储状态6。
在一个实施例中，所述数据存储状态6存储当前收集的数据，若当前请求未完成且有新的统计请求，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态1；若当前数据存储完成，则转入统一架构GPU性能采样与存储的子控制状态4。
本发明采用有限状态机实现统一架构GPU性能采样与存储方法，保证采样数据的有效性，在实现地址不连续的性能数据采样与收集功能的同时，简化了电路设计的复杂度。

Claims (9)

1.一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于，包括以下步骤：
1)初始化FIFO；
2)FIFO初始化后查看待收集GPU运行过程中各关键模块的采样数据的子任务数量；
3)对每一个子任务进行数据的采集和存储；
4)在任何子任务进行过程中如果有新的采样请求则重复步骤1)-3)。
所述步骤1)、2)、3)和4)由集成电路实现。
2.根据权利要求1所述的一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于：所述集成电路通过有限状态机实现。
3.根据权利要求2所述的一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于，所述有限状态机包括：获取有限状态机的统一架构GPU性能统计数据的初始状态(1)、FIFO初始化状态(2)、统一架构GPU性能采样与存储的主控制状态(3)、统一架构GPU性能采样与存储的子控制状态(4)、数据收集状态(5)和数据存储状态(6)。
4.根据权利要求3所述的一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于：所述获取有限状态机的统一架构GPU性能统计数据的初始状态(1)，当收到新的统计请求则转入FIFO初始化状态(2)。
5.根据权利要求4所述的一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于：所述FIFO初始化状态(2)对性能采样数据的存储FIFO进行复位操作，使得当前FIFO仅存储当前请求的性能采样数据，若当前请求未完成且有新的统计请求，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态(1)；若当前FIFO初始化状态(2)完成，则转入统一架构GPU性能采样与存储的主控制状态(3)。
6.根据权利要求5所述的一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于：所述统一架构GPU性能采样与存储的主控制状态(3)对当前性能统计数据位于不连续地址段的起始地址的控制，若当前请求未完成且有新的统计请求或一次统计请求的所有数据收集完成，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态(1)；若当前请求数据收集未完成，则启动子状态数据收集任务，转入统一架构GPU性能采样与存储的子控制状态(4)。
7.根据权利要求6所述的一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于：所述统一架构GPU性能采样与存储的子控制状态(4)控制每次统计数据主控制状态启动的任务，每次收集的性能统计数据的地址是连续的，若当前子状态数据收集未完成，则转入数据收集状态(5)；若当前子状态数据收集完成，则转入统一架构GPU性能采样与存储的主控制状态(3)启动的任务。
8.根据权利要求7所述的一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于：所述数据收集状态(5)配合性能统计读接口读取当前地址的性能统计数据，读取完成则转入数据存储状态(6)。
9.根据权利要求8所述的一种基于有限状态机的统一架构GPU性能采样与存储方法，其特征在于：所述数据存储状态(6)存储当前收集的数据，若当前请求未完成且有新的统计请求，则转入获取有限状态机的统一架构GPU性能统计数据的初始状态(1)；若当前数据存储完成，则转入统一架构GPU性能采样与存储的子控制状态(4)。
CN201911147174.XA 2019-11-21 2019-11-21 一种基于有限状态机的统一架构gpu性能采样与存储方法 Pending CN111045906A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911147174.XA CN111045906A (zh) 2019-11-21 2019-11-21 一种基于有限状态机的统一架构gpu性能采样与存储方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911147174.XA CN111045906A (zh) 2019-11-21 2019-11-21 一种基于有限状态机的统一架构gpu性能采样与存储方法

Publications (1)

Publication Number Publication Date
CN111045906A true CN111045906A (zh) 2020-04-21

Family

ID=70232816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911147174.XA Pending CN111045906A (zh) 2019-11-21 2019-11-21 一种基于有限状态机的统一架构gpu性能采样与存储方法

Country Status (1)

Country Link
CN (1) CN111045906A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142747A (ja) * 1999-11-17 2001-05-25 Nec Corp プロセッサ性能データ収集装置及び該装置を利用した最適化方法
US6279103B1 (en) * 1996-12-19 2001-08-21 Sgs-Thomson Microelectronics Limited Method and device for providing an instruction trace from an on-chip CPU using control signals from the CPU
CN101155172A (zh) * 2006-09-27 2008-04-02 国际商业机器公司 数据处理系统中的性能事件的检测和记录装置以及方法
US20140281181A1 (en) * 2013-03-13 2014-09-18 Silicon Graphics International Corp. Enhanced Performance Monitoring Method and Apparatus
CN105404598A (zh) * 2015-12-07 2016-03-16 中国电子科技集团公司第三十二研究所 实时数据采集系统及方法
CN105550131A (zh) * 2015-12-11 2016-05-04 中国航空工业集团公司西安航空计算技术研究所 一种基于有限状态机和arinc659总线的接口数据处理系统及方法
CN106776252A (zh) * 2016-12-08 2017-05-31 武汉斗鱼网络科技有限公司 一种评价gpu性能的方法及装置
CN107480038A (zh) * 2017-08-28 2017-12-15 北京翼辉信息技术有限公司 实时操作系统的性能分析方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279103B1 (en) * 1996-12-19 2001-08-21 Sgs-Thomson Microelectronics Limited Method and device for providing an instruction trace from an on-chip CPU using control signals from the CPU
JP2001142747A (ja) * 1999-11-17 2001-05-25 Nec Corp プロセッサ性能データ収集装置及び該装置を利用した最適化方法
CN101155172A (zh) * 2006-09-27 2008-04-02 国际商业机器公司 数据处理系统中的性能事件的检测和记录装置以及方法
US20140281181A1 (en) * 2013-03-13 2014-09-18 Silicon Graphics International Corp. Enhanced Performance Monitoring Method and Apparatus
CN105404598A (zh) * 2015-12-07 2016-03-16 中国电子科技集团公司第三十二研究所 实时数据采集系统及方法
CN105550131A (zh) * 2015-12-11 2016-05-04 中国航空工业集团公司西安航空计算技术研究所 一种基于有限状态机和arinc659总线的接口数据处理系统及方法
CN106776252A (zh) * 2016-12-08 2017-05-31 武汉斗鱼网络科技有限公司 一种评价gpu性能的方法及装置
CN107480038A (zh) * 2017-08-28 2017-12-15 北京翼辉信息技术有限公司 实时操作系统的性能分析方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵涛;郭猛;顾亚浏;章阳;: "基于FPGA的多通道数据采集控制器设计与实现" *

Similar Documents

Publication Publication Date Title
CN104506379B (zh) 网络数据捕获方法和系统
CN110309088B (zh) Zynq fpga芯片及其数据处理方法、存储介质
CN211376201U (zh) 一种命令读写装置、存储器
CN111651384A (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
CN109358805A (zh) 一种数据缓存方法
CN104683472A (zh) 一种支持大数据量的数据传输方法
CN111274171B (zh) 一种数据传输装置及方法
CN111045906A (zh) 一种基于有限状态机的统一架构gpu性能采样与存储方法
CN108897701B (zh) cache存储装置
CN113286174A (zh) 视频抽帧方法、装置、电子设备、计算机可读存储介质
CN102279762A (zh) 在手机平台提高内存使用效率的方法
CN101908028B (zh) 一种通过标准sd存储接口实现io扩展的方法及系统
CN115480708B (zh) 一种分时复用局部存储器访问的方法
CN106934187B (zh) 一种提高芯片fpga原型验证效率的调试方法及系统
CN207424866U (zh) 一种基于异构多核处理器的内核之间的数据通讯系统
CN102841878B (zh) 基于plb总线的isa接口ip核
CN111858665B (zh) 一种提升软拷贝读性能的方法、系统、终端及存储介质
CN104636207A (zh) 基于gpgpu体系结构的协同调度方法及系统
CN115050405A (zh) 一种读写控制电路、控制方法、芯片及电子设备
CN115237349A (zh) 数据读写控制方法、控制装置、计算机存储介质和电子设备
CN103019829A (zh) 用签名实现的多核程序内存竞争记录及重演方法
CN102650861B (zh) 一种plc梯形图代码硬解题方法
CN208190652U (zh) 一种全双工通用同步异步串行收发器的主板
CN107807888B (zh) 一种用于soc架构的数据预取系统及其方法
CN216053096U (zh) 一种8k图像实时解码显示系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200421