CN207424866U - 一种基于异构多核处理器的内核之间的数据通讯系统 - Google Patents
一种基于异构多核处理器的内核之间的数据通讯系统 Download PDFInfo
- Publication number
- CN207424866U CN207424866U CN201720567073.8U CN201720567073U CN207424866U CN 207424866 U CN207424866 U CN 207424866U CN 201720567073 U CN201720567073 U CN 201720567073U CN 207424866 U CN207424866 U CN 207424866U
- Authority
- CN
- China
- Prior art keywords
- processor
- heterogeneous
- data
- data communication
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型公开了数据通讯技术领域的一种基于异构多核处理器的内核之间的数据通讯系统，包括异构处理器，所述异构处理器包括ARM处理器和DSP处理器，所述ARM处理器和DSP处理器之间通过总线转换器进行交互，所述DSP处理器包括指令缓存器和数据存储器，且指令缓存器和数据存储器之间通过HSN高速网络进行通信，本实用新型提供统一调用接口降低开发难度，使数据通讯更简单，能够充分发挥利用异构处理器的各方面优势能力。
Description
技术领域
本实用新型涉及数据通讯技术领域，具体为一种基于异构多核处理器的内核之间的数据通讯系统。
背景技术
现有嵌入式CPU中处理器类型以及架构越来越多，各芯片厂商也推出多架构内核CPU芯片，使芯片处理能力增强，如DSP处理和通用处理器退出的异构芯片，算法方面可由DSP处理控制方面由微处理器来处理，各自发挥自己优势。达到处理器倍增，但异构处理器也带来了以下问题：异构处理器各CPU指令集不同，则造成DSP程序要分开处理；异构对数据的共享造成困难，个数据无法通讯；异构处理如无法数据通讯则无法发挥异构处理器处理能力；
异构处理的有可能数据大小端不统一无法正确读取相关数据。为此，我们提出了一种基于异构多核处理器的内核之间的数据通讯系统投入使用，以解决上述问题。
实用新型内容
本实用新型的目的在于提供一种基于异构多核处理器的内核之间的数据通讯系统，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：一种基于异构多核处理器的内核之间的数据通讯系统，包括异构处理器，所述异构处理器包括ARM处理器和DSP处理器，所述ARM处理器和DSP处理器之间通过总线转换器进行交互，所述DSP处理器包括指令缓存器和数据存储器，且指令缓存器和数据存储器之间通过HSN高速网络进行通信。
优选的，所述异构处理器包括一个ARM9核及三个四线程“SBX”DSP核，且异构处理器具有可升级的空间。
优选的，所述总线转换器为HSN总线和AMBA总线进行数据交互的转换器。
优选的，所述指令缓存器为32KB指令缓存器，所述数据存储器为256KB数据存储器。
与现有技术相比，本实用新型的有益效果是：本实用新型提供统一调用接口降低开发难度，使数据通讯更简单，能够充分发挥利用异构处理器的各方面优势能力。
附图说明
图1为本实用新型系统框图；
图2为本实用新型工作流程图。
图中：1异构处理器、2ARM处理器、3DSP处理器、4总线转换器、5指令缓存器、6数据存储器。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1，本实用新型提供一种技术方案：一种基于异构多核处理器的内核之间的数据通讯系统，包括异构处理器1，所述异构处理器1包括ARM处理器 2和DSP处理器3，所述ARM处理器2和DSP处理器3之间通过总线转换器4进行交互，所述DSP处理器3包括指令缓存器5和数据存储器6，且指令缓存器5 和数据存储器6之间通过HSN高速网络进行通信。
其中，所述异构处理器1包括一个ARM9核及三个四线程“SBX”DSP核，且异构处理器1具有可升级的空间，所述总线转换器4为HSN总线和AMBA总线进行数据交互的转换器，所述指令缓存器5为32KB指令缓存器，所述数据存储器6为256KB数据存储器。
在本实用新型的芯片中的三个DSP处理器3各自拥有32KB指令缓存器5 和256KB的数据存储器6来处理包括来自其它DSP核和ARM的所有的硬件线程，每个DSP处理器3都包含在一个节点中，节点与节点之间通过HSN进行通信。而ARM 926EJ-S作为异构处理器1的核心，需要和DSP进行交互。
请参阅图2，异构处理通过硬件总线共享外设，那么利用外设总线均可访问外部内存，在外部内存设备中定义一组空间。利用软件实现一种互访机制，并保护现场。通过调用这种软件协议机制提供的API的方法调用则可实现，异构处理器是数据互访，消息通讯。通讯过程如下：
由服务端建立消息队列，在共享内存空间申请初始化各消息队列块大小；
把就消息绪标志写入内存空间。此时客户端打开消息队列时则从共享内存空间查找就绪标志。若有就绪标志则成功否则失败；
发送数据是先调用开始发送数据，通过数向共享消息队列中数据空间填充数据。完成后，调用发送完成。开始发送数据和结束发送数据，主要完成传送消息队列数据地址给用户，和数据现场保护防止数据在发送时客户端读；
接收数据也是先调用开始接收数据，通过向共享消息队列中读取数据，完成后，调用读取完成。开始读取数据和结束读取数据，主要完成传送消息队列数据地址给用户，保护现场防止数据被破坏，接收完成后当前消息从消息队列中被踢出。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (4)
1.一种基于异构多核处理器的内核之间的数据通讯系统，包括异构处理器(1)，其特征在于：所述异构处理器(1)包括ARM处理器(2)和DSP处理器(3)，所述ARM处理器(2)和DSP处理器(3)之间通过总线转换器(4)进行交互，所述DSP处理器(3)包括指令缓存器(5)和数据存储器(6)，且指令缓存器(5)和数据存储器(6)之间通过HSN高速网络进行通信。
2.根据权利要求1所述的一种基于异构多核处理器的内核之间的数据通讯系统，其特征在于：所述异构处理器(1)包括一个ARM9核及三个四线程“SBX”DSP核，且异构处理器(1)具有可升级的空间。
3.根据权利要求1所述的一种基于异构多核处理器的内核之间的数据通讯系统，其特征在于：所述总线转换器(4)为HSN总线和AMBA总线进行数据交互的转换器。
4.根据权利要求1所述的一种基于异构多核处理器的内核之间的数据通讯系统，其特征在于：所述指令缓存器(5)为32KB指令缓存器，所述数据存储器(6)为256KB数据存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720567073.8U CN207424866U (zh) | 2017-05-22 | 2017-05-22 | 一种基于异构多核处理器的内核之间的数据通讯系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720567073.8U CN207424866U (zh) | 2017-05-22 | 2017-05-22 | 一种基于异构多核处理器的内核之间的数据通讯系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207424866U true CN207424866U (zh) | 2018-05-29 |
Family
ID=62398905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720567073.8U Expired - Fee Related CN207424866U (zh) | 2017-05-22 | 2017-05-22 | 一种基于异构多核处理器的内核之间的数据通讯系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207424866U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111324572A (zh) * | 2018-12-14 | 2020-06-23 | 深圳市中兴微电子技术有限公司 | 采用异构系统的芯片 |
| CN111722941A (zh) * | 2020-05-28 | 2020-09-29 | 南京国电南自电网自动化有限公司 | 一种兼容异构处理器的监控系统及方法 |
-
2017
- 2017-05-22 CN CN201720567073.8U patent/CN207424866U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111324572A (zh) * | 2018-12-14 | 2020-06-23 | 深圳市中兴微电子技术有限公司 | 采用异构系统的芯片 |
| CN111722941A (zh) * | 2020-05-28 | 2020-09-29 | 南京国电南自电网自动化有限公司 | 一种兼容异构处理器的监控系统及方法 |
| CN111722941B (zh) * | 2020-05-28 | 2022-09-09 | 南京国电南自电网自动化有限公司 | 一种兼容异构处理器的监控系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI239187B (en) | System and method for managing and validating remote keys which correspond to outstanding data transactions | |
| US9405725B2 (en) | Writing message to controller memory space | |
| WO2021244194A1 (zh) | 寄存器的读写方法、芯片、子系统、寄存器组及终端 | |
| CN107278299A (zh) | 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统 | |
| TW201030671A (en) | Graphics processing units, metacommand processing systems and metacommand executing methods | |
| TWI506444B (zh) | 改良ｍｍｉｏ請求處置之處理器及方法 | |
| US7650488B2 (en) | Communication between processor core partitions with exclusive read or write to descriptor queues for shared memory space | |
| US20040073728A1 (en) | Optimizations to receive packet status from FIFO bus | |
| CN112650558B (zh) | 数据处理方法、装置、可读介质和电子设备 | |
| CN112148422A (zh) | 一种io处理的方法和装置 | |
| CN103218313B (zh) | 用于实现缓存描述符交互的方法和电子设备 | |
| US8473658B2 (en) | Input output bridging | |
| WO2018233299A1 (zh) | 调度处理器的方法、装置、设备及介质 | |
| CN114564435A (zh) | 异构多核芯片的核间通信方法、装置及介质 | |
| CN207424866U (zh) | 一种基于异构多核处理器的内核之间的数据通讯系统 | |
| CN108768667B (zh) | 一种用于多核处理器片内核间网络通信的方法 | |
| CN108173723A (zh) | 一种Profinet通讯协议转换卡以及转换方法 | |
| CN115481058A (zh) | 内存原子操作指令的执行方法、装置、访问模块及系统 | |
| US7613850B1 (en) | System and method utilizing programmable ordering relation for direct memory access | |
| CN113821309B (zh) | 一种微内核虚拟机间的通信方法、装置、设备及存储介质 | |
| US9304706B2 (en) | Efficient complex network traffic management in a non-uniform memory system | |
| JP2010532540A (ja) | トークンプロトコル | |
| CN116107774A (zh) | Io请求处理方法、装置、电子设备和存储介质 | |
| CN110716805A (zh) | 图形处理器的任务分配方法、装置、电子设备及存储介质 | |
| KR20050080704A (ko) | 프로세서간 데이터 전송 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200302 Address after: 210000 floor 11, block B, R & D building, No.2 Lijing Road, Jiangbei new district, Nanjing, Jiangsu Province Patentee after: Nanjing smart core microprocessor technology Co., Ltd Address before: No. 530 building A801 Taihu international science and Technology Park of University Science and Technology Park Qingyuan Road 214000 Jiangsu city in Wuxi province Xin Wu District Patentee before: Wuxi DSP Technologies Inc. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180529 Termination date: 20200522 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |