CN111034057B - 一种生成多核极化码的设备及方法 - Google Patents
一种生成多核极化码的设备及方法 Download PDFInfo
- Publication number
- CN111034057B CN111034057B CN201780093672.3A CN201780093672A CN111034057B CN 111034057 B CN111034057 B CN 111034057B CN 201780093672 A CN201780093672 A CN 201780093672A CN 111034057 B CN111034057 B CN 111034057B
- Authority
- CN
- China
- Prior art keywords
- matrix
- code
- core
- transformation matrix
- following equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010287 polarization Effects 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims description 41
- 239000011159 matrix material Substances 0.000 claims abstract description 124
- 230000009466 transformation Effects 0.000 claims abstract description 62
- 239000013598 vector Substances 0.000 claims abstract description 13
- 238000004891 communication Methods 0.000 claims description 27
- 241000764238 Isis Species 0.000 claims description 4
- 241000169170 Boreogadus saida Species 0.000 description 18
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000001228 spectrum Methods 0.000 description 7
- 238000010276 construction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- NAXKFVIRJICPAO-LHNWDKRHSA-N [(1R,3S,4R,6R,7R,9S,10S,12R,13S,15S,16R,18S,19S,21S,22S,24S,25S,27S,28R,30R,31R,33S,34S,36R,37R,39R,40S,42R,44R,46S,48S,50R,52S,54S,56S)-46,48,50,52,54,56-hexakis(hydroxymethyl)-2,8,14,20,26,32,38,43,45,47,49,51,53,55-tetradecaoxa-5,11,17,23,29,35,41-heptathiapentadecacyclo[37.3.2.23,7.29,13.215,19.221,25.227,31.233,37.04,6.010,12.016,18.022,24.028,30.034,36.040,42]hexapentacontan-44-yl]methanol Chemical compound OC[C@H]1O[C@H]2O[C@H]3[C@H](CO)O[C@H](O[C@H]4[C@H](CO)O[C@H](O[C@@H]5[C@@H](CO)O[C@H](O[C@H]6[C@H](CO)O[C@H](O[C@H]7[C@H](CO)O[C@@H](O[C@H]8[C@H](CO)O[C@@H](O[C@@H]1[C@@H]1S[C@@H]21)[C@@H]1S[C@H]81)[C@H]1S[C@@H]71)[C@H]1S[C@H]61)[C@H]1S[C@@H]51)[C@H]1S[C@@H]41)[C@H]1S[C@H]31 NAXKFVIRJICPAO-LHNWDKRHSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/1505—Golay Codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本申请涉及一种用于根据大小为N×N的定义第一多核极化码的第一变换矩阵GN生成长度为N且维度为K的多核极化码xN的设备(102b、104b)。所述设备(102b、104b)包括处理器(102c、104c),用于通过置换所述第一变换矩阵GN的子矩阵中至少两列的顺序生成大小为N×N的第二变换矩阵G′N,并根据以下等式生成所述多核极化码xN:xN=uN·G′N,uN=(u0,...,uN‑1)是大小为N的向量,其中,如果i∈I,I为K个信息比特索引的集合,那么元素ui,i=0,...N‑1对应于信息比特,并且如果i∈F,F为N‑K个冻结比特索引的集合,那么ui=0。
Description
技术领域
通常,本申请涉及通信系统中的数据编解码。更具体地,本申请涉及一种利用多核极化码对数据进行编解码的设备和方法。
背景技术
在噪声通信信道上,数据的可靠传输需要使用某种纠错编码。极化码是Arikan于2009年7月在IEEE信息论汇刊(IEEE Trans.Inf.Theo)的文章《信道极化:一种用于构建对称二进制输入无记忆信道的容量实现代码的方法(Channel polarization:a method forconstructing capacity-achieving codes for symmetric binary-input memorylesschannels)》中介绍的一类信道码。可证明地,极化码在各类信道上实现容量,并且为实际的代码长度提供良好的错误率性能。
根据Arikan的文章,极化码在原始构造中是基于以下矩阵的克罗内克尔积(Kronecker product)的极化效应:
这个矩阵也称为极化码的内核。长度为N且维度为K的极化码由变换矩阵且N=2n,和大小为|F|=N-K的冻结集且[N]={0,1,...,N-1}定义。信息集是所述大小为|I|=K的冻结集I=[N]\F的补集。对于编码,长度为N的二进制输入向量uN的元素ui在i∈F情况下设置为零,在i∈I情况下设置为信息比特。极化码通过xN=uN·GN获得。特别地,输入向量uN和码字xN之间的关系可以用坦纳图(Tanner graph)来表示,该图的阶数或层数等于n。此外,所述坦纳图是解码算法的基础。
从以上描述可以看出,极化码的任何代码维度(例如,信息比特数)K都是可能的。因此,极化码允许任何码率R=K/N。然而,极化码的原始构造的缺陷是其代码长度受限于2的幂,即N=2n。所以无法满足现代通信系统所要求的块长度的多样性。
在现有技术中,提出了解决与极化码长度相关的问题的不同方法,阐述如下。
为了解决上述极化码原始构造的代码长度问题,在PCT/EP2016/069593中提出了一种多核极化码构造。在所述坦纳图的各层中使用不同维度的核,可以构造出块长度不仅是2的幂的极化码。使得多核极化码具备良好的性能,同时编码复杂度仍然很低,解码遵循与只从内核T2获得的常规极化码一样的通用结构。多核构造可以支持在不打孔或缩短的情况下,大幅增加代码长度的数目。值得注意的是,原始极化码是多核极化码的一个子案例,其中块长度为2的幂。事实上,如果形成多核极化码的变换矩阵的内核是形式,那么该多核极化码实际上就是极化码。
极化码的核心思想是,基于如下所述的串行抵消(successive-cancellation,SC)解码,由于极化现象,一些输入比特位置比其它比特位置更可靠。这也适用于多核极化码,信息比特放在输入向量uN的最可靠位置,而输入向量的不可靠位置设置为固定比特值0,也称为冻结比特,构成如上所述的冻结集。输入比特位置的可靠性可以通过密度演化(density evolution)、基因辅助模拟(genie-aided simulation)或其它类似方法获得(例如,H.Vangala等人于2015年在arXiv:1501.02473中的《AWGN信道的极化码构造的比较研究(A comparative study of polar code constructions for the AWGN channel)》)。
线性码,尤其是极化码的另一个重要参数是最小距离,它在很大程度上决定了错误率曲线的斜率。极化码只允许达到一个有限的最小距离范围。特别地,极化码的最小距离是2的幂,是信息集合索引的变换矩阵行的最小汉明重量(Hamming weight)。这是极化码设计的一个重要限制,尤其是在短长度方面,最小距离发挥着重要作用。特别地,在这一范围内,极化码与其它块码相比,表现出较差性能。多核极化码可以增大最小距离的范围。然而,基于核矩阵的克罗内克尔积的代码结构,不允许代码达到给定代码长度和维度的最大最小距离。
在现有技术中,提出了通过置换解码元件改进极化码的不同方法,阐述如下。
H.Vangala等人于2014年10月在IEEE ISITA的《极化码的置换串行抵消解码器(Permuted successive cancellation decoder for polar codes)》文章中提出置换SC解码器坦纳图的各个阶段。这不会改变代码的转换矩阵,因为编码器并不受此更改的影响。此外,所得置换SC解码器与经典的SC解码器的结果相匹配。
S.Buzaglo等人于2017年6月在IEEE ISIT中的《极化码的置换串行抵消解码(Permuted successive cancellation decoding for polar codes)》的文章中,提出了一种置换输入向量以解码大内核的方法。该置换(permutation)的效果是对变换矩阵行进行换位,改变比特可靠性,并改变比特解码顺序。然而,这导致必须对所述SC解码器进行修改,增加了解码复杂度。
因此,需要一种改进的使用多核极化码对数据进行编解码的设备和方法。
发明内容
本申请的目的是提供一种改进的使用多核极化码对数据进行编解码的设备和方法。
上述和其它目的通过独立权利要求的标的物来实现。进一步的实施形式在从属权利要求、具体说明和附图中显而易见。
第一方面,本申请涉及一种设备,用于根据在大小为N×N的定义第一多核极化码的第一变换矩阵GN生成长度为N且维度为K的多核极化码xN,所述设备包括处理器,用于通过置换所述第一变换矩阵GN的子矩阵中至少两列的顺序生成大小为N×N的第二变换矩阵G′N,以及根据以下等式生成所述多核极化码xN:
xN=uN·G′N,
uN=(u0,...,uN-1)是大小为N的向量,其中,如果i∈I,I为K个信息比特索引的集合,那么元素ui,i=0,...N-1对应于信息比特,并且如果i∈F,F为N-K个冻结比特索引的集合,那么ui=0。
因此,提供了一种改进的设备,因为可以根据普通SC解码(或SC列表解码)操作来解码生成的多核极化码,因此不会改变输入比特的可靠性,并且保持输入比特的解码顺序。所以,增加的置换不会改变SC(列表)解码器的结构和复杂度。并且,通过置换改进多核极化码的距离谱,所述设备可以灵活地生成多核极化码。此外,所述设备允许生成多核极化码,与现有技术相比,所述多核极化码具有更低错误率,例如,具有更好的性能,并减小了SC列表解码中的循环冗余校验(cyclic redundancy check,CRC)大小。
在第一方面中所述设备的一个可能实施方式中,所述处理器用于置换所述第一变换矩阵GN的子矩阵中至少两列的顺序,使得所述第二变换矩阵G′N与所述第一变换矩阵GN极化相同。
这提供了如下优点:使获得的多核极化码改进了最小距离特性,同时提高了数据在噪声通信信道中传输的可靠性的极化特性。
在第一方面中所述的设备的另一可能实施方式中,所述处理器用于通过置换所述第一变换矩阵GN的所述子矩阵中所述至少两列的所述顺序,以及通过置换所述第一变换矩阵GN的另一子矩阵至少两列的顺序生成大小为N×N的第二变换矩阵G′N。
这提供了如下优点:使获得的多核极化码具有改进最小距离同时以简单高效的方式执行置换操作的极化特性。
在第一方面中所述的设备的另一可能实施方式中,所述处理器用于根据以下等式生成所述第一变换矩阵GN:
其中,是维度为Nb×Nb的第一核矩阵,且Nb=p1·...·pλ,是维度为Na×Na的第二核矩阵,且Na=pλ+1·...·ps,是维度为pj×pj的核矩阵,λ为区间[0,...,s]内值的整数,s是形成所述第一核矩阵和所述第二核矩阵的核矩阵的总数,所述处理器还用于根据以下等式生成所述第二变换矩阵G′N:
因此,获得了改进的设备,因为生成的多核极化码具有改进的最小距离,特别是期望的最小距离大于预定义阈值。
所述处理器用于根据以下等式生成所述第二变换矩阵:
在第一方面中所述的设备的另一可能实施方式中,预定置换π8由以下等式得出:π8=(7,1,4,3,2,5,6,8)。
在第一方面中所述的设备的另一可能实施方式中,所述极化码xN的长度为N=48,所述第一变换矩阵由以下等式得出:
在第一方面中所述的设备的另一可能实施方式中,预定置换π16由以下等式得出:π16=(2,13,4,5,1,10,7,9,8,16,3,12,11,15,14,6)。
在第一方面中所述的设备的另一可能实施方式中,所述处理器还用于根据所述极化码xN生成格雷码(Golay code),其中,所述极化码xN的长度为N=32,所述预定置换π8由以下等式得出:
π8=(7,1,4,3,2,5,6,8),
所述第一变换矩阵由以下等式得出:
所述第二变换矩阵由以下等式得出:
I={3,5,6,7,11,13,14,15,19,21,22,23},
对所述极化码xN的后8个比特打孔生成所述格雷码。
第二方面,本申请涉及一种通信装置,包括信道编码器,所述信道编码器包括用于根据第一方面或其任一实施方式生成多核极化码的设备。
第三方面,本申请涉及一种通信装置,包括信道解码器,所述信道解码器包括用于根据第一方面或其任一实施方式生成多核极化码的设备。
在第三方面中所述设备的一种可能实施方式中,所述通信装置包括处理器,用于根据串行抵消(successive-cancellation,SC)算法或串行抵消列表(successive-cancellation list,SCL)算法解码多核极化码。
利用列表解码或类似的解码方法提供了以下优点:改进了所述多核极化码xN的距离特性。
第四方面,本申请涉及一种方法,该方法用于根据大小为N×N的定义第一多核极化码的第一变换矩阵GN生成长度为N且维度为K的多核极化码xN,所述方法包括以下步骤:通过置换所述第一变换矩阵GN的子矩阵中至少两列的顺序,生成大小为N×N的第二变换矩阵G′N,并根据以下等式生成所述多核极化码xN:
xN=uN·G′N,
uN=(u0,...,uN-1)是大小为N的向量,其中,如果i∈I,I为K个信息比特索引的集合,那么元素ui,i=0,...N-1对应于信息比特,并且如果i∈F,F为N-K个冻结比特索引的集合,那么ui=0。
第五方面,本申请涉及一种计算机程序,包括在计算机上执行时执行第四方面所述的方法的程序代码。
本申请可以在硬件和/或软件中实施。
附图说明
本申请的具体实施方式将结合以下附图进行描述,其中:
图1示出了本实施例的一种具有包括生成多核极化码的设备的通信装置的通信系统示意图。
图2示出了一种根据实施例的设备生成的多核极化码的坦纳图示意图。
图3示出了一种根据实施例的设备生成的多核极化码的距离谱示意图。
图4示出了一种根据实施例的设备生成的多核极化码的坦纳图示意图。
图5示出了一种根据实施例的设备生成的多核极化码的性能示意图。
图6示出了一种根据实施例的设备生成的多核极化码的性能示意图。
图7示出了一种根据实施例的设备生成的极化码的坦纳图示意图。
图8示出了一种根据实施例的设备生成的极化码的性能示意图。
图9示出了根据实施例的一种生成多核极化码的方法示意图。
在附图中,相同附图标记用于标示相同或至少功能相同的特征。
具体实施方式
以下结合附图进行描述,所述附图是描述的一部分,并通过图解说明的方式示出可以实施本申请的具体方面。可以理解的是,在不脱离本申请范围的情况下,可以利用其它方面,并可以做出结构上或逻辑上的改变。因此,以下详细的描述并不当作限定,本申请的范围由所附权利要求书界定。
可以理解的是,与所描述的方法有关的内容对于与用于执行方法对应的设备或系统也同样适用,反之亦然。例如,如果描述了一个具体的方法步骤,对应的设备可以包括用于执行所描述的方法步骤的单元,即使此类单元未在图中详细阐述或说明。此外,应理解,除非另外具体指出,否则本文中描述的各种示例性方面的特征可彼此组合。
图1示出了本实施例中的一种具有包括生成多核极化码xN的设备102b的通信装置102的通信系统100的示意图。
所述通信装置102包括信道编码器102a,所述信道编码器102a包括用于根据大小为N×N的定义第一多核极化码的第一变换矩阵GN生成长度为N且维度为K的多核极化码xN的设备102b。
所述设备102b包括处理器102c,用于通过置换所述第一变换矩阵GN的子矩阵中至少两列的顺序生成大小为N×N的第二变换矩阵G′N,并根据以下等式生成所述多核极化码xN:
xN=uN·G′N,
uN=(u0,...,uN-1)是大小为N的向量,其中,如果i∈I,I为K个信息比特索引的集合,那么元素ui,i=0,...N-1对应于信息比特,并且如果i∈F,F为N-K个冻结比特索引的集合,那么ui=0。
一旦生成所述多核极化码xN,所述通信装置102可用于通过所述通信信道将所述多核极化码xN发送至通信装置104。
在一个实施例中,所述通信装置104包括信道解码器104a,所述信道解码器104a包括上述用于生成多核极化码的设备104b。此外,所述设备104b可以包括处理器104c,用于基于串行抵消(successive-cancellation,SC)算法或串行抵消列表(successive-cancellation list,SCL)算法对所述多核极化码解码。
因此,提供了改进设备102b,因为生成的多核极化码xN可以由例如,所述通信装置104根据普通SC解码(或SC列表解码)操作进行解码。此外,处理器102c可用于例如,通过内边缘置换(inner edge permutation)或预定置换(predetermined permutation)的方式置换所述第一变换矩阵GN子矩阵中至少两列的顺序,使极化现象不受影响(即,破坏),因此,输入比特的可靠性不变。相应的,不改变比特解码顺序,不增加通信装置104的解码复杂度。此外,利用列表解码或类似解码方法改进了所述多核极化码的距离特性。此外,所述设备102b允许生成多核极化码xN,所述多核极化码xN具有更低错误率,并减小了SC列表解码中的循环冗余校验(cyclic redundancy check,CRC)大小。
图2示出了一种根据本实施例的设备102b生成的所述多核极化码xN的坦纳图示意图。
在一个实施例中,所述处理器102c用于根据以下等式生成所述第一变换矩阵GN:
其中,是维度为Nb×Nb的第一核矩阵,且Nb=p1·...·pλ,是维度为Na×Na的第二核矩阵,且Na=pλ+1·...·ps,是维度为pj×pj的核矩阵,λ是区间[0,...,s]内值的整数,s为形成所述第一核矩阵和所述第二核矩阵的核矩阵的总数。
特别地,所述处理器102c可用于置换所述第一变换矩阵GN的子矩阵中至少两列的顺序,使得所述第二变换矩阵G′N与所述第一变换矩阵GN极化相同。此外,所述处理器102c用于通过置换所述第一变换矩阵GN的子矩阵中至少两列的顺序,以及通过置换所述第一变换矩阵GN的另一子矩阵中至少两列的顺序生成大小为N×N的第二变换矩阵G′N。
为了更好地阐明所述处理器102c如何能够如上文所解释的那样置换所述第一变换矩阵GN的子矩阵中列的顺序,可以参考图2所示的坦纳图。通常,坦纳图的阶数或层数等于整数S,其中,S为克罗内克尔积(Kronecker product)的因子数,表示输入向量uN与生成的多核极化码xN的关系。
在图2的右边所示的实施例中,坦纳图有S=2个阶段:由Nb个内核Tb组成的第一阶段和由Na个内核Ta组成的第二阶段(阶段是从右向左数)。在图2的左侧,还示出了用于对比的传统坦纳图的表示,其中,所述两个阶段通过边缘置换P连接,所述第一阶段通过所述边缘置换P-1连接所述多核极化码xN。在图2的右侧,对应于本申请实施例的坦纳图中,在典型边缘置换P和内核Ta中的一个之间添加了进一步的预定置换本实施例具有以下优点:由于内核的输入对数似然比(log-likelihood-ratio,LLR)是均匀分布的,所述预定置换不会改变比特可靠性或SC解码。
所述预定置换可对所述多核极化码的所述第二变换矩阵G′N产生影响,因为所述预定置换对所述第一变换矩阵GN的一部分列进行了换位。所述处理器102c可用于将所述预定置换应用于如图2所示的第一内核Ta,并且还可用于根据以下等式生成所述第二变换矩阵G′N:
在本申请的一个实施例中,除了如图2所示的预定置换之外,还可以在所述坦纳图中添加此类边缘置换,以提高所述多核极化码xN的性能。此外,所述处理器102c还用于以长度为N且维度为K的所述多核极化码xN的最小距离大于预定义阈值的方式确定所述预定置换
一旦生成所述多核极化码xN,通信装置102可用于通过通信信道将所述多核极化码xN发送至通信装置104。
如在图1中已提到的,所述通信装置104的所述处理器104c可用于使用串行抵消(successive-cancellation,SC)算法(参见上文提到的E.Arikan的文章)解码接收到的符号y0,...,yN-1,即受通信信道传播影响的符号x0,...,xN-1。该算法使用坦纳图右侧的码比特的信道对数似然比(log-likelihood-ratio,LLR)初始化。然后,所述算法沿所述多核极化码的坦纳图的边缘传播消息,即从右到左传播LLR值,以及从左到右传播硬判决(hard-decisions)(比特)。LLR和硬判决是根据更新函数计算的,例如,所述更新函数可以在上文提到的Arikan的文章和PCT/EP2016/069593文件中找到。在该算法中,输入比特(在图的左侧)从上到下依次解码。在一个实施例中,通信装置104的处理器104c可用于通过SC列表解码(参见,I.Tal等人于2011年7月在IEEE ISIT中的《极化码列表解码(List decoding ofpolar codes)》)或类似方法对接收到的符号y0,...,yN-1进行解码。
图3示出了一种根据实施例的设备102b生成的多核极化码的距离谱示意图。
图3示出了为了使最小距离增加到最大而生成的(16、8)多核极化码x16的距离谱。特别地,如果将预定置换π8=(7,1,4,3,2,5,6,8)应用于第一变换矩阵G16的上半部分,则距离谱的变化如图3右边所示。
从图3中可以看出,本申请实施例(图3的右边)减少了最小重量多核极化码字的数量。例如,可以使用此特性来减小使用列表解码(参见上文提到的I.Tal等人的文章)来解码多核极化码x16所需的CRC大小。此外,在本申请实施例中,设备102b甚至可用于以减小多核极化码x16的最小距离的方式生成多核极化码x16。
图4示出了一种根据实施例的设备102b生成的多核极化码x24的坦纳图示意图。
特别地,图4示出了(24、12)多核极化码的x24坦纳图的示例。
通常,通过使用以下核矩阵:
根据PCT/EP2016/082555,可能设计(24、12、6)多核极化码,其中,6是这种多核极化码可实现的最大最小距离。然而,已知(24、12)代码的最小距离的界限是8,这个界限是通过(24、12、8)扩展的所谓格雷码实现的。
在下文中,将示出如何配置根据实施例的处理器102c,以便将(24、12、6)多核极化码转换为(24、12、8)扩展格雷码,该扩展格雷码优化给定代码长度和维度的最小距离。
给定由变换矩阵定义的多核极化码x24,处理器102c可用于在第一T8内核之前添加预定置换π8=(7,1,4,3,2,5,6,8)。值得注意的是,此置换并不是获得期望结果的唯一方法,因为在其它实施例中,可以使用8个元素的所有40,320个可能置换中的10,752个置换。然而,在由π8=(7,1,4,3,2,5,6,8)给出所述预定置换的实施例中,所述处理器102c根据以下等式生成所述第二变换矩阵:
其坦纳图如图4所示。
给定所述第二变换矩阵G′24,所述处理器102c可用于获得(24、12、8)扩展格雷码作为信息集I={3,5,6,7,11,13,14,15,19,21,22,23}。因此,所述格雷码的生成矩阵由以下矩阵给出:
这两个代码的误块率性能(block error rate,BLER),例如,在有或者没有内边缘置换或预定置换π8的情况下经过列表解码(参见I.Tal等人于2011年7月在IEEE ISIT中的《极性码列表解码(List decoding of polar codes)》)在图5中以dB为单位的信噪比Eb/N0函数的形式示出。由图5可看出,在不改变解码复杂度的情况下,设备102b生成的多核极化码对于四个及更多列表长度(比较图5的左侧和右侧)具有显著的改进性能(BLER)。因此,根据本申请实施例生成多核极化码xN(图5的右侧)还允许扩展格雷码的有效解码。
值得注意的是,在一个实施例中,也可以通过打孔一个比特,例如,最后一个比特x23,从所提出的多核极化码构造中获得(23、12、7)格雷码。
图6示出了一种根据实施例的设备102b生成的多核极化码x48的性能示意图。
π16=(2,13,4,5,1,10,7,9,8,16,3,12,11,15,14,6)。
对于任何代码长度,都可以在脱机情况下找到所述预定置换π16。表1示出了根据本申请实施例的设备102b可以生成的示例性多核极化码x24和x48。
特别地,两种代码(48、15、16)和(48、15、12),在例如,有无内边缘置换或预定置换π16情况下的BLER在图6中以dB为单位的信噪比Eb/N0函数的形式示出(参见上文提到的I.Tal等人的文章)。类似于较短代码,可以观察到8或更长的列表长度的错误率明显降低。
图7示出了一种根据实施例的设备102b生成的极化码x32的坦纳图示意图。
处理器102c可用于提高极化码的性能,也可用于增大打孔或缩短的极化码的最小距离。
特别地,在一个实施例中,处理器102c可用于通过使用如下文所示的内边缘置换或预定置换π8,对长度为32的极化码x32打孔来获得(24、12、8)扩展格雷码。处理器102c在生成所述第一变换矩阵之后,可用于在最后一个内核之前插入预定置换π8=(7,1,4,3,2,5,6,8),并对所述多核极化码x32的后8个比特进行打孔。因此,个内核可以看成是内核在本实施例中,第二变换矩阵由以下等式得出:
所得代码的坦纳图如图7所示,粗线表示由于对相应代码比特打孔而置零的信道LLR。
给定所述第二变换矩阵G′32,所述处理器102c可用于通过选择信息集作为I={11,13,14,15,19,21,22,23,27,29,30,31}来生成(24、12、8)格雷码。因此,所述格雷码的变换矩阵由以下等式得出:
图8中将生成的格雷码的BLER描绘为以dB为单位的信噪比Eb/N0的函数。同样,在本实施例中,对于4或更大的列表大小,额外的内边缘预定置换π8显著改进性能。
图9示出了根据实施例的一种用于根据大小为N×N的定义第一多核极化码的第一变换矩阵GN生成长度为N且维度为K的多核极化码xN的对应方法900的示意图。
所述方法900包括以下步骤:
通过置换所述第一变换矩阵GN的子矩阵中至少两列的顺序生成902大小为N×N的第二变换矩阵G′N;
根据以下等式生成904所述多核极化码xN:
xN=uN·G′N,
uN=(u0,...,uN-1)是大小为N的向量,其中,如果i∈I,I为K个信息比特索引的集合,那么元素ui,i=0,...N-1对应于信息比特,并且如果i∈F,F为N-K个冻结比特索引的集合,那么ui=0。
尽管本公开的特定特征或方面可能已经仅结合几种实施方式或实施例中的一种进行公开,但此类特征或方面可以和其它实施方式或实施例中的一个或多个特征或方面相结合,只要对于任何给定或特定的应用是有需要或有利。而且,在一定程度上,术语“包括”、“有”、“具有”或这些词的其它变形在详细的说明书或权利要求书中使用,这类术语和所述术语“包含”是类似的,都是表示包括的含义。同样,术语“示例性地”,“例如”仅表示为示例,而不是最好或最佳的。可以使用术语“耦合”和“连接”及其派生词。应当理解,这些术语可以用于指示两个元件彼此协作或交互,而不管它们是直接物理接触还是电接触,或者它们彼此不直接接触。
尽管本文中已说明和描述特定方面,但所属领域的技术人员应了解,多种替代和/或等效实施方式可在不脱离本申请的范围的情况下所示和描述的特定方面。该申请旨在覆盖本文论述的特定方面的任何修改或变更。
尽管以上权利要求书中的元件是利用对应的标签按照特定顺序列举的,除非对权利要求的阐述另有暗示用于实施部分或所有这些元件的特定顺序,否则这些元件不必限于以所述特定顺序来实施。
通过以上启示,对于本领域技术人员来说,许多替代、修改和变化是显而易见的。当然,所属领域的技术人员容易认识到除本文所述的应用之外,还存在本申请的众多其它应用。虽然已参考一个或多个特定实施例描述了本申请,但所属领域的技术人员将认识到在不偏离本申请的范围的前提下,仍可对本申请作出许多改变。因此,应理解,只要是在所附权利要求书及其等效物的范围内,可以用不同于本文具体描述的方式来实践本申请。
Claims (20)
1.一种生成多核极化码的设备(102b、104b),其特征在于,用于根据大小为N×N的定义第一多核极化码的第一变换矩阵GN生成长度为N且维度为K的多核极化码xN,所述设备(102b、104b)包括处理器(102c、104c),用于:
通过置换所述第一变换矩阵GN的子矩阵中至少两列的顺序生成大小为N×N的第二变换矩阵G′N;以及
根据以下等式生成所述多核极化码xN:
xN=uN·G′N,
uN=(u0,...,uN-1)是大小为N的向量,其中,如果i∈I,I为K个信息比特索引的集合,那么元素ui,i=0,...N-1对应于信息比特,并且如果i∈F,F为N-K个冻结比特索引的集合,那么ui=0;
所述处理器(102c、104c)用于根据以下等式生成所述第一变换矩阵GN:
其中,是维度为Nb×Nb的第一核矩阵,且Nb=p1·...·pλ,是维度为Na×Na的第二核矩阵,且Na=pλ+1·...·ps,是维度为pj×pj的核矩阵,λ为区间[0,...,s]内值的整数,s是形成所述第一核矩阵和所述第二核矩阵的核矩阵的总数,所述处理器(102c,104c)还用于根据以下等式生成所述第二变换矩阵G′N:
2.根据权利要求1所述的设备(102b、104b),其特征在于,所述处理器(102c、104c)用于置换所述第一变换矩阵GN的子矩阵中至少两列的顺序,使得所述第二变换矩阵G′N与所述第一变换矩阵GN的极化相同。
3.根据权利要求1或2所述的设备(102b、104b),其特征在于,所述处理器(102c、104c)用于通过置换所述第一变换矩阵GN的所述子矩阵中所述至少两列的所述顺序,以及通过置换所述第一变换矩阵GN的另一子矩阵中至少两列的顺序生成所述大小为N×N的第二变换矩阵G′N。
6.根据权利要求5所述的设备(102b、104b),其特征在于,预定置换π8由以下等式得出:
π8=(7,1,4,3,2,5,6,8)。
8.根据权利要求7所述的设备(102b、104b),其特征在于,预定置换π16由以下等式得出:
π16=(2,13,4,5,1,10,7,9,8,16,3,12,11,15,14,6)。
10.一种通信装置(102),其特征在于,包括信道编码器(102a),所述信道编码器(102a)包括用于生成上述权利要求中任一项所述的多核极化码的设备(102b)。
11.一种通信装置(104),其特征在于,包括信道解码器(104a),所述信道解码器(104a)包括用于生成如权利要求1至9中任一项所述的多核极化码的设备(104b);所述通信装置(104)包括处理器(104c),用于根据串行抵消(successive-cancellation,SC)算法或串行抵消列表(successive-cancellationlist,SCL)算法对多核极化码进行解码。
12.一种生成多核极化码的方法(900),其特征在于,用于根据大小为N×N的定义第一多核极化码的第一变换矩阵GN生成长度为N且维度为K的多核极化码xN,所述方法(900)包括以下步骤:
通过置换所述第一变换矩阵GN的子矩阵中至少两列的顺序生成(902)大小为N×N的第二变换矩阵G′N;
根据以下等式生成(904)所述多核极化码xN:
xN=uN·G′N,
uN=(u0,...,uN-1)是大小为N的向量,其中,如果i∈I,I为K个信息比特索引的集合,那么元素ui,i=0,...N-1对应于信息比特,并且如果i∈F,F为N-K个冻结比特索引的集合,那么ui=0;
所述方法还包括根据以下等式生成所述第一变换矩阵GN:
其中,是维度为Nb×Nb的第一核矩阵,且Nb=p1·...·pλ,是维度为Na×Na的第二核矩阵,且Na=pλ+1·...·ps,是维度为pj×pj的核矩阵,λ为区间[0,...,s]内值的整数,s是形成所述第一核矩阵和所述第二核矩阵的核矩阵的总数,所述方法还包括根据以下等式生成所述第二变换矩阵G′N:
13.根据权利要求12所述的方法,其特征在于,所述方法还包括置换所述第一变换矩阵GN的子矩阵中至少两列的顺序,使得所述第二变换矩阵G′N与所述第一变换矩阵GN的极化相同。
14.根据权利要求12或13所述的方法,其特征在于,所述方法还包括通过置换所述第一变换矩阵GN的所述子矩阵中所述至少两列的所述顺序,以及通过置换所述第一变换矩阵GN的另一子矩阵中至少两列的顺序生成所述大小为N×N的第二变换矩阵G′N。
17.根据权利要求16所述的方法,其特征在于,预定置换π8由以下等式得出:
π8=(7,1,4,3,2,5,6,8)。
19.根据权利要求18所述的方法,其特征在于,预定置换π16由以下等式得出:
π16=(2,13,4,5,1,10,7,9,8,16,3,12,11,15,14,6)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2017/071185 WO2019037841A1 (en) | 2017-08-23 | 2017-08-23 | DEVICE AND METHOD FOR GENERATING MULTI-CORE POLAR CODE |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111034057A CN111034057A (zh) | 2020-04-17 |
CN111034057B true CN111034057B (zh) | 2022-04-22 |
Family
ID=59791045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780093672.3A Active CN111034057B (zh) | 2017-08-23 | 2017-08-23 | 一种生成多核极化码的设备及方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11245424B2 (zh) |
EP (1) | EP3656058B1 (zh) |
CN (1) | CN111034057B (zh) |
WO (1) | WO2019037841A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111524238B (zh) * | 2020-04-23 | 2022-02-01 | 南京航空航天大学 | 一种基于编码点驱动的三维点云变形方法 |
WO2022057599A1 (zh) * | 2020-09-17 | 2022-03-24 | 华为技术有限公司 | 极化码的编码方法和译码方法、及编码装置和译码装置 |
CN116979973B (zh) * | 2023-09-22 | 2023-12-15 | 为准(北京)电子科技有限公司 | 一种信息解码方法、装置、电子设备及可读存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1274202A (zh) * | 1999-02-19 | 2000-11-22 | Ntt移动通信网株式会社 | 交错方法、交错装置、加速编码方法以及加速编码装置 |
CN101326728A (zh) * | 2005-10-12 | 2008-12-17 | 高通股份有限公司 | 用于实现低帧差错率的改进型turbo码交织器 |
CN103414540A (zh) * | 2013-08-14 | 2013-11-27 | 南京邮电大学 | 一种基于Polar码的退化窃听信道速率兼容方法 |
CN105340183A (zh) * | 2013-10-26 | 2016-02-17 | 华为技术有限公司 | 一种极性码的译码方法及装置 |
CN106899311A (zh) * | 2012-09-24 | 2017-06-27 | 华为技术有限公司 | 混合极性码的生成方法和生成装置 |
CN106998208A (zh) * | 2017-01-17 | 2017-08-01 | 北京航空航天大学 | 一种可变长Polar码的码字构造方法 |
CN107040261A (zh) * | 2016-02-03 | 2017-08-11 | 旺宏电子股份有限公司 | 调整延伸极化码的码长度的方法及装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9083387B2 (en) * | 2012-12-18 | 2015-07-14 | Samsung Electronics Co., Ltd. | Communication system with compound coding mechanism and method of operation thereof |
KR102157667B1 (ko) * | 2014-05-15 | 2020-09-18 | 삼성전자주식회사 | 천공 장치 및 그의 천공 방법 |
US9742440B2 (en) * | 2015-03-25 | 2017-08-22 | Samsung Electronics Co., Ltd | HARQ rate-compatible polar codes for wireless channels |
EP3443677B1 (en) | 2016-08-18 | 2022-04-20 | Huawei Technologies Co., Ltd. | Communication device and communication method using polar codes |
EP3529901B1 (en) | 2016-12-23 | 2020-10-07 | Huawei Technologies Co., Ltd. | Apparatus and method for generating polar codes |
-
2017
- 2017-08-23 EP EP17761832.9A patent/EP3656058B1/en active Active
- 2017-08-23 WO PCT/EP2017/071185 patent/WO2019037841A1/en unknown
- 2017-08-23 CN CN201780093672.3A patent/CN111034057B/zh active Active
-
2020
- 2020-02-21 US US16/797,214 patent/US11245424B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1274202A (zh) * | 1999-02-19 | 2000-11-22 | Ntt移动通信网株式会社 | 交错方法、交错装置、加速编码方法以及加速编码装置 |
CN101326728A (zh) * | 2005-10-12 | 2008-12-17 | 高通股份有限公司 | 用于实现低帧差错率的改进型turbo码交织器 |
CN106899311A (zh) * | 2012-09-24 | 2017-06-27 | 华为技术有限公司 | 混合极性码的生成方法和生成装置 |
CN103414540A (zh) * | 2013-08-14 | 2013-11-27 | 南京邮电大学 | 一种基于Polar码的退化窃听信道速率兼容方法 |
CN105340183A (zh) * | 2013-10-26 | 2016-02-17 | 华为技术有限公司 | 一种极性码的译码方法及装置 |
CN107040261A (zh) * | 2016-02-03 | 2017-08-11 | 旺宏电子股份有限公司 | 调整延伸极化码的码长度的方法及装置 |
CN106998208A (zh) * | 2017-01-17 | 2017-08-01 | 北京航空航天大学 | 一种可变长Polar码的码字构造方法 |
Non-Patent Citations (2)
Title |
---|
Fr'ed'eric Gabry等.Multi-Kernel Construction of Polar Codes.《IEEE》.2017, * |
Permuted Successive Cancellation Decoder;Harish Vangala等;《IEEE》;20131029;全文 * |
Also Published As
Publication number | Publication date |
---|---|
US11245424B2 (en) | 2022-02-08 |
CN111034057A (zh) | 2020-04-17 |
EP3656058A1 (en) | 2020-05-27 |
EP3656058B1 (en) | 2022-07-27 |
WO2019037841A1 (en) | 2019-02-28 |
US20200195279A1 (en) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10326478B2 (en) | Apparatus and method for encoding and decoding data in twisted polar code | |
CN109314600B (zh) | 用于在使用通用极化码时进行速率匹配的系统和方法 | |
CN109314524B (zh) | 使用通用极化码时通过异构内核进行速率匹配的系统和方法 | |
EP2093887B1 (en) | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes | |
US10541710B2 (en) | Devices and methods implementing polar codes | |
US10924137B2 (en) | Apparatus and method for generating polar codes | |
US20110126078A1 (en) | Decoder and decoding method for low-density parity check codes constructed based on reed-solomon codes | |
JP2019518388A (ja) | ポーラー符号を使用する場合のピース・ワイズ・レート・マッチングのためのシステムおよび方法 | |
CN111034057B (zh) | 一种生成多核极化码的设备及方法 | |
EP2892157A1 (en) | Offset Min-Sum decoding of LDPC codes | |
CN109075805B (zh) | 实现极化码的设备和方法 | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
US8312344B2 (en) | Communication method and apparatus using LDPC code | |
CN110892644B (zh) | 基于距离标准和可靠性标准的极化码特别是多核极化码的构造 | |
Huang et al. | Performance comparison of non-binary LDPC block and spatially coupled codes | |
JP5523064B2 (ja) | 復号装置及び方法 | |
EP3526899B1 (en) | Decoding of low-density parity-check convolutional turbo codes | |
Mensouri et al. | New structure of channel coding: serial concatenation of Polar codes | |
Vangala et al. | Improved multiple folded successive cancellation decoder for polar codes | |
KR20190000768A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
Hadi et al. | On enhancing the minimum Hamming distance of polar codes | |
Hadi et al. | On the application of the fast Hadamard transform in Polar codes | |
KR101405961B1 (ko) | Ldpc 코드를 이용한 부호화/복호화 방법 | |
Al Ghouwayel et al. | Decoding of iterative Non-Binary LDPC codes using a near Maximum Likelihood approach | |
WO2009119013A1 (ja) | Sum-Productアルゴリズムを用いた非組織型畳み込み符号の復号方法及び復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |