CN111033755A - 利用绝缘结构施加晶体管沟道应力的设备、方法和系统 - Google Patents

利用绝缘结构施加晶体管沟道应力的设备、方法和系统 Download PDF

Info

Publication number
CN111033755A
CN111033755A CN201780094409.6A CN201780094409A CN111033755A CN 111033755 A CN111033755 A CN 111033755A CN 201780094409 A CN201780094409 A CN 201780094409A CN 111033755 A CN111033755 A CN 111033755A
Authority
CN
China
Prior art keywords
insulator
transistor
channel region
buffer layer
fin structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780094409.6A
Other languages
English (en)
Inventor
R.梅汉努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111033755A publication Critical patent/CN111033755A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

用于在使用绝缘体的晶体管上施加应力的技术和机构。在实施例中，集成电路设备包括在半导体衬底上的鳍部结构，其中两个晶体管的相应结构以各种方式处于鳍部结构中或鳍部结构上。位于两个晶体管之间的区域中的IC设备的凹陷至少部分地延伸穿过鳍部结构。凹陷中的绝缘体在两个晶体管的相应沟道区域上施加应力。在另一个实施例中，利用鳍部结构下方的绝缘体和缓冲层两者在晶体管上施加压缩应力或拉伸应力。

Description

利用绝缘结构施加晶体管沟道应力的设备、方法和系统
技术领域
本发明的实施例一般涉及半导体技术，并且更特别地但非排他地涉及应变晶体管。
背景技术
在半导体处理中，通常在半导体晶片上形成晶体管。在CMOS（互补金属氧化物半导体）技术中，晶体管通常属于以下两种类型之一：NMOS（负沟道金属氧化物半导体）或PMOS（正沟道金属氧化物半导体）晶体管。晶体管和其他设备可以互连以形成实行众多有用功能的集成电路（IC）。
这种IC的操作至少部分取决于晶体管的性能，该性能进而可以通过在沟道区域中施加应变来改进。具体地，NMOS晶体管的性能通过在其沟道区域中提供拉伸应变来改进，并且PMOS晶体管的性能通过在其沟道区域中提供压缩应变来改进。
FinFET是在薄的半导体材料条带（通常被称为鳍部）周围构建的晶体管。该晶体管包括：标准场效应晶体管（FET）节点，其包括栅极、栅极电介质、源极区域和漏极区域。这样的设备的导电沟道存在于栅极电介质下面的鳍部的外侧上。具体地，电流沿着鳍部的两个侧壁（垂直于衬底表面的侧）/在两个侧壁内，以及沿着鳍部的顶部（平行于衬底表面的侧）流动。因为这样的配置的导电沟道实质上沿着该鳍部的三个不同的外平面区存在，所以这样的FinFET设计有时被称为三栅极FinFET。其他类型的FinFET配置也是可用的，诸如所谓的双栅极FinFET，其中导电沟道主要仅沿着鳍部的两个侧壁（而不沿着鳍部的顶部）存在。存在与制造这样的基于鳍部的晶体管相关联的许多并非平凡的问题。
附图说明
在附图的各图中作为示例而非作为限制图示了本发明的各种实施例，并且在附图中：
图1示出了根据实施例的图示了用以促进晶体管应力的集成电路的元件的各种视图。
图2是图示了根据实施例的用于促进晶体管的沟道中的应力的方法要素的流程图。
图3A、3B示出了根据实施例的均图示了半导体制造处理的相应阶段处的结构的截面图。
图4A、4B示出了根据实施例的均图示了半导体制造处理的相应阶段处的结构的截面图。
图5是图示了根据一个实施例的计算设备的功能框图。
图6是图示了根据一个实施例的示例性计算机系统的功能框图。
具体实施方式
在各种实施例中，描述了与受应力的晶体管有关的装置和方法。简而言之，一些实施例以各种方式促进沟道应力，以增强一个或多个NMOS晶体管和/或一个或多个PMOS晶体管的性能。然而，可以在没有一个或多个具体细节的情况下、或者利用其他方法、材料或组件来实践各种实施例。在其他实例中，没有详细示出或描述公知的结构、材料或操作，以避免使各种实施例的方面晦涩难懂。类似地，出于解释的目的，阐述了具体的数字、材料和配置以便提供对一些实施例的透彻理解。然而，可以在没有具体细节的情况下实践一些实施例。另外，理解的是，在图中示出的各种实施例是说明性表示，并且不一定按照比例绘制。
本文中描述的技术可以在一个或多个电子设备中实现。可以利用本文中描述的技术的电子设备的非限制性示例包括：任何种类的移动设备和/或固定设备，诸如相机、蜂窝电话、计算机终端、台式计算机、电子阅读器、传真机、自助服务终端（kiosk）、膝上型计算机、上网本计算机、笔记本计算机、互联网设备、支付终端、个人数字助理、媒体播放器和/或记录仪、服务器（例如，刀片式服务器、机架安装式服务器、其组合等）、机顶盒、智能电话、个人平板计算机、超级移动个人计算机、有线电话、其组合等等。更一般地，可以在包括一个或多个晶体管的各种电子设备中的任一个中采用实施例，该晶体管包括根据本文中描述的技术所形成的结构。
图1以透视图示出了根据实施例的集成电路（IC）设备100，其包括用以在一个或多个晶体管上施加应力的结构。图1还示出了IC设备100的截面侧视图102和截面端视图104。
IC设备100是实施例的一个示例，其中鳍部结构在其中设置有绝缘体，该绝缘体被设置在两个晶体管之间，其中该绝缘体在所述两个晶体管中的一个或两个上施加应力。鳍部结构可以进一步包括晶体管的相应的掺杂的源极或漏极区域，其中晶体管的相应的栅极结构在该鳍部结构上方以各种方式延伸。该鳍部结构可以由第一半导体本体形成，该第一半导体本体被设置在第二半导体本体（在本文中被称为“缓冲层”）上，该第二半导体本体便于在晶体管上施加应力。该绝缘体可以进一步促进这种应力的施加。
在所示的示例实施例中，IC设备100包括具有侧面112的缓冲层110。缓冲层110可以包括一个或多个外延单晶半导体层（例如，硅、锗、硅锗、砷化镓、磷化铟、砷化铟镓、砷化铝镓等），这些层可以例如生长在不同的块状半导体衬底（诸如，所示的说明性硅衬底140）顶上。
尽管一些实施例在这方面不受限制，但是缓冲层110可以包括具有不同晶格常数的各种外延生长的半导体子层。这样的半导体子层可以用于沿着所示的xyz坐标系的z轴对晶格常数进行分级。例如，SiGe缓冲层110的锗浓度可以从最底部缓冲层处的30％的锗增加到最顶部缓冲层处的70％的锗，由此逐渐增加晶格常数。
IC设备100可以进一步包括在缓冲层110上形成鳍部结构（诸如，所示的说明性鳍部结构120）的第一半导体本体。例如，第一半导体本体可以部分地由外延生长的单晶半导体形成，该单晶半导体诸如但不限于Si、Ge、GeSn、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、GaN、GaP和InP。在一些实施例中，鳍部结构120可以延伸到侧面112。在其他实施例中，第一半导体本体可以进一步包括下面的子层部分，鳍部结构120从该下面的子层部分延伸（例如，下面的子层部分被设置在侧面112与鳍部结构120之间，并且邻接该侧面112和鳍部结构120中的每一个）。
如本文中使用的，“源极或漏极区域”（或替换地，“源极/漏极区域”）指代被配置成起到晶体管的源极或晶体管的漏极之一的作用的结构。鳍部结构120的掺杂部分可以提供晶体管的相应源极和晶体管的相应漏极。所述晶体管可以进一步包括在鳍部结构120上方以各种方式延伸的栅极结构。在所示的说明性实施例中，IC设备100包括晶体管130、150，其中晶体管130、150之间的区域162包括：至少部分地在鳍部结构120中延伸的绝缘体160。绝缘体160可以仅部分地延伸穿过鳍部结构120，或者替换地，可以进一步延伸到缓冲层110（并且在一些实施例中，至少部分地延伸到缓冲层110中）。
晶体管130可以包括鳍部结构120的掺杂的源极/漏极区域134、136，以及均在鳍部结构120上方延伸的栅极电介质138和栅极电极132。类似地，晶体管150可以包括鳍部结构120的掺杂的源极/漏极区域154、156，以及均在鳍部结构120上方延伸的栅极电介质158和栅极电极152。本文中关于晶体管130所描述的特征（例如，源极/源极区域134、136、栅极电介质138和栅极电极132的特征）可以附加地涉及晶体管150（例如，分别涉及源极/漏极区域154、156，栅极电介质158和栅极电极152）。
晶体管130的沟道区域可以被设置在源极/漏极区域134、136之间，其中栅极电介质138和栅极电极132在包括沟道区域的鳍部结构120的一部分上以各种方式延伸。例如，源极/漏极区域134、136区域可以在栅极电极132的横向相反侧的下方延伸。
源极/漏极区域134、136和沟道区域可以被配置成在IC设备100的操作期间传导电流——例如，使用栅极电极132控制的电流。例如，源极/漏极区域134、136可以被设置在利用鳍部结构120形成的源极/漏极阱中。源极/漏极区域134、136可以包括各种合适的n型掺杂剂中的任何一种，诸如磷或砷中的一种。替换地，源极/漏极区域134、136可以包括各种合适的p型掺杂剂中的任何一种，诸如硼。
缓冲层110的结构和/或鳍部结构120的结构可以至少部分地通过绝缘结构114（例如）与IC设备100的其他电路结构电隔离。绝缘结构114可以包括二氧化硅或例如从常规隔离技术适配的各种其他电介质材料中的任何一种。在其他实施例中，绝缘结构114的大小、形状、数量和相对配置仅是说明性的，并且IC设备100可以包括各种附加或替换绝缘结构中的任何一种。
栅极电介质138可以包括高k栅极电介质，诸如氧化铪。在各种其他实施例中，栅极电介质138可以包括氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、铅钪钽氧化物或铌锌酸铅。在另一个实施例中，栅极电介质138包括二氧化硅。
栅极电极132可以由任何合适的栅极电极材料形成。在实施例中，栅极电极132包括掺杂的多晶硅。替换地或附加地，栅极电极132可以包括金属材料，诸如但不限于钨、钽、钛及其氮化物。要领会的是，栅极电极132不必一定是单一材料，而可以是薄膜的复合堆叠，诸如但不限于多晶硅/金属电极或金属/多晶硅电极。
电介质侧壁间隔物131可以形成在栅极电极132的相反侧壁处——例如，其中间隔物131包括氮化硅、氧化硅、氮氧化硅或其组合。侧壁间隔物131的相应厚度可以便于在用以形成源极/漏极区域134、136的过程期间隔离栅极电极132。类似地，可以在栅极电极152的相反侧壁处形成电介质侧壁间隔物151——例如，以便于在用以形成源极/漏极区域154、156的过程期间隔离栅极电极152。
尽管一些实施例在这方面不受限制，但是晶体管可以包括多个不同的沟道区域，每个沟道区域位于源极/漏极区域134、136之间——例如，多个沟道区域包括一个或多个纳米线结构。这样的一个或多个纳米线可以例如由各种合适的材料中的任何一种材料形成，该材料诸如但不限于Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、InP和碳纳米管。
在实施例中，形成鳍部结构120的第一半导体本体可以具有除了邻接的缓冲层110之外的晶体结构。鳍部结构120与侧面112之间的失配（例如，晶格常数失配）可以导致在源极/漏极区域134、136之间的沟道区域中施加的压缩应力或拉伸应力。例如，侧面112的晶格常数可以与鳍部结构120的晶格常数不同。在一个这样的实施例中，侧面112和鳍部结构120中的一个包括具有第一硅锗组份比的硅锗，其中侧面112和鳍部结构120中的另一个包括纯硅，或者包括具有除第一硅锗组分比之外的第二硅锗组分比的硅锗。然而，在不同的实施例中，可以为110和鳍部结构120提供各种其他晶格失配中的任一个。
一些实施例以各种方式提供了位于两个晶体管之间的区域中的至少一个绝缘体（诸如，所示的说明性绝缘体160）。例如，除了促进晶体管130、150与彼此的电隔离之外，绝缘体160还可以在晶体管130、150上施加至少一些机械应力。在一些实施例中，绝缘体160包括：具有大的热膨胀系数（例如，至少2.0·10-7 ℃-1）的电介质材料。沉积电介质材料之后的温度变化——和/或沉积的电介质材料的随后掺杂——可能导致绝缘体160充当鳍部结构120中的应力来源。具有相对更多的氮（N）的电介质材料趋向于更好地产生压缩应力，而具有较低的氮组分比的电介质材料趋向于更好地产生拉伸应力。
图2示出了根据实施例的用以提供晶体管的受应力的沟道区域的方法200的特征。例如，方法200可以包括制造IC设备100的一些或全部结构的过程。为了说明各种实施例的某些特征，在本文中参考图3A、3B中所示的结构来描述方法200。然而，在不同的实施例中，可以根据方法200来制造各种附加或替换结构中的任一个。
如图2中所示，方法200可以包括操作205以形成两个或更多个晶体管，其相应部分在鳍部结构中或在鳍部结构上以各种方式形成。例如，操作205可以包括：在缓冲层上形成第一鳍部结构（在210处），以及在第一鳍部结构中形成第一晶体管的第一沟道区域（在220处）。操作205可以进一步包括：在230处，在第一鳍部结构中形成第二晶体管的第二沟道区域。
第一沟道区域和第二沟道区域的形成可以包括：在鳍部结构中形成源极区域或漏极区域，该源极区域或漏极区域均以各种方式被设置在第一沟道区域和第二沟道区域中的一个的相应端部处。例如，现在参考图3A、3B，示出了根据实施例的用以在晶体管之间制造绝缘体的处理的相应阶段300-305的横截面侧视图。如在阶段300处所示的，鳍部结构320可以被直接或间接地设置在缓冲层315上——例如，其中鳍部结构320和缓冲层315在功能上分别对应于鳍部结构120和缓冲层110。
两个晶体管330、350的相应栅极电介质338、358和栅极电极332、352可以被选择性地形成为均以各种方式至少部分地围绕鳍部结构320延伸。例如，鳍部结构320、栅极电介质338、358、栅极电极332、352和/或其他晶体管结构可以在阶段300-305期间使用从常规半导体制造技术适配的操作来形成，这些操作例如包括掩模、光刻、沉积（例如，化学气相沉积）、蚀刻和/或其他过程。这些常规技术中的一些在本文中没有详细描述，以避免使各种实施例的某些特征晦涩难懂。
可以形成间隔物部分（诸如，所示的说明性间隔物部分331、351），例如，均形成在栅极电极332、352之一的相应侧壁处。间隔物331、351可以通过毯式（blanket）沉积共形的电介质膜来形成，该共形的电介质膜诸如但不限于氮化硅、氧化硅、氮氧化硅或其组合。可以以共形的方式沉积间隔物331、351的电介质材料，以使得电介质膜在垂直表面（诸如，栅极电极332、352的侧壁）上形成为基本上相等的高度。在一个示例性实施例中，电介质膜是通过热壁低压化学气相沉积（LPCVD）过程形成的氮化硅膜。电介质膜的沉积厚度可以确定所形成的间隔物331、351的宽度或厚度。在实施例中，间隔物部分331、351之一的厚度可以便于在形成一个或多个掺杂的源极/漏极区域的后续过程期间隔离栅极电极332、352中的邻接的一个。例如，可以将这样的电介质膜形成为具有在4 nm至15 nm范围内的厚度（x轴尺寸），例如其中该厚度在4 nm至8 nm范围内。
在阶段301之后，可以在鳍部结构320中蚀刻或以其他方式形成一个或多个凹陷结构。如在阶段302处所示的，可以通过图案化掩模（未示出）来实行湿法蚀刻和/或其他减法处理，以去除鳍部结构320的部分，例如，从而导致形成了所示的说明性凹陷322。可以均在栅极电极332、352之一的相应侧上以各种方式形成凹陷322，以允许源极/漏极区域的掺杂材料的随后沉积。例如，如在阶段303处所示的，可以例如在方法200的230处通过化学气相沉积（CVD）或其他这样的添加过程来外延生长半导体化合物，以至少部分地形成所示的说明性源极或漏极区域334、336、354、356中的一些或全部。源极或漏极区域334、336、354、356的相应半导体化合物可以在其沉积期间包括掺杂剂，或者替换地，可以在沉积之后被掺杂，例如，使用离子注入、等离子体注入或其他这样的掺杂过程。
方法200可以进一步包括：在240处，在第一晶体管与第二晶体管之间的区域中形成凹陷结构，其中，该凹陷在第一鳍部结构下方延伸或至少部分地延伸穿过第一鳍部结构。例如，如阶段303处所示的，可以通过图案化掩模370来实行湿法蚀刻和/或其他减法处理，以去除鳍部结构320的一部分，例如，从而导致形成了说明性凹陷364。在所示的示例实施例中，凹陷364在朝向缓冲层315的（z轴）方向上仅部分地延伸穿过鳍部结构320。在其他实施例中，凹陷364可以完全延伸穿过鳍部结构320，例如，其中凹陷364至少部分地延伸穿过半导体本体，该半导体本体包括鳍部结构320和鳍部结构120从其延伸的下面的子层部分两者。位于晶体管330、350之间的鳍部结构320的区域362中的凹陷364可以容纳绝缘电介质的后续沉积。
再次参考图2，方法200可以进一步包括：在250处，在凹陷结构中形成绝缘体，其中第一沟道区域和第二沟道区域上的相应应力均是利用缓冲层和绝缘体两者来施加的。例如，如在阶段304处所示的，电介质材料到凹陷366中的沉积366（例如，包括CVD处理）可以导致绝缘体360的形成（在阶段305处示出）。绝缘体360可以仅部分地延伸穿过鳍部结构320，或者替换地，可以进一步延伸到缓冲层315（并且在一些实施例中，至少部分地延伸到缓冲层315中）。
在所示的示例实施例中，绝缘体360经由鳍部结构320均在源极/漏极区域334、336之间的沟道区域、以及源极/漏极区域354、356之间的另一个沟道区域中的相应一个上以各种方式施加拉伸应力。这样的拉伸应力可以与基于缓冲层315与鳍部结构320之间的晶格失配所施加的拉伸应力结合。在一些实施例中，可以在阶段300-305期间或在其之后形成一个或多个绝缘结构（未示出），例如，包括绝缘结构114。
为了促进利用绝缘体360施加拉伸应力，例如，可以在鳍部结构320的温度与稍后阶段期间相比相对高时进行沉积366。作为说明而非限制，鳍部结构320在沉积366期间可以为至少300摄氏度（℃）（例如，其中鳍部结构320在300℃至700℃的范围内，并且在一些实施例中，在400℃至650℃的范围内）。替换地或附加地，要包括绝缘体360的电介质材料在沉积366期间可以是相对高的温度。例如，可以由处于至少300℃的电介质材料（例如，其中该电介质材料在300℃至750℃的范围内，并且在一些实施例中，在400℃至750℃的范围内）来促进拉伸强度。在一些实施例中，在沉积366期间使用各种氧化物材料中的任何一种可以有助于拉伸应力。这种氧化物材料的具体示例包括但不限于：SixOy（具有各种化学计量比中的任一个）、SiO2、Si3O4、SiO2：C、SiO2：B和SixOyNz（其中y>z）。
在其他实施例中，绝缘体360可以代替地在晶体管330、350的沟道区域上以各种方式施加压缩应力。这样的压缩应力可以与基于缓冲层315与鳍部结构320之间的晶格失配而施加的压缩应力结合。为了促进利用绝缘体360施加压缩应力，例如，可以在鳍部结构320的温度与稍后阶段期间相比相对低时进行沉积366。作为说明而非限制，鳍部结构320在沉积366期间可以处于或低于650℃（例如，其中鳍部结构320在200℃至650℃的范围内，并且在一些实施例中，在300℃至600℃的范围内）。替换地或附加地，要包括绝缘体360的电介质材料在沉积366期间可以是相对低的温度。例如，可以由处于或低于650℃的电介质材料（例如，其中该电介质材料处于或低于600℃）来促进压缩强度。在一些实施例中，在沉积366期间使用各种氮化物材料中的任何一种可以有助于压缩应力。这种氮化物材料的具体示例包括但不限于：SixNy、Si3N4、Si3N4：N、Si3N4：B、Si3N4：C、Si3N4：O、SixOyNz（其中y<z）。
尽管一些实施例在这方面不受限制，但是方法200可以进一步包括一个或多个其他操作（未示出）以进一步配置两个晶体管的操作。例如，如在阶段305处所示的，可以形成附加结构（诸如所示的说明性金属化层380），以连接晶体管330、350以供功率、信号通信等等。
在一些实施例中，在方法200的250处形成绝缘体包括：在凹陷结构中沉积电介质材料，并且在这样的沉积之后，对该电介质材料进行掺杂以引起压缩应力。例如，现在参考图4A、4B，示出了根据实施例的用于制造晶体管结构的处理的相应阶段400-403的横截面侧视图。例如，诸如由阶段400-403图示的那些操作可以提供IC设备100的一些或全部特征。
如在阶段400处所示的，鳍部结构420可以被直接或间接设置在缓冲层415上，例如，其中鳍部结构420和缓冲层415在功能上分别对应于鳍部结构120和缓冲层110。晶体管430可以包括鳍部结构420中的源极或漏极区域434、436，以及在鳍部结构420上方以各种方式延伸的栅极电极432和栅极电介质438。类似地，晶体管450可以包括鳍部结构420中的源极或漏极区域454、456，以及在鳍部结构420上方以各种方式延伸的栅极电极452和栅极电介质458。可以通过图案化掩模470来实行湿法蚀刻和/或其他减法处理，以去除鳍部结构420的一部分，例如，从而导致在晶体管430、450之间的区域462中形成说明性凹陷464。例如，在阶段400处示出的结构可以具有在阶段303处示出的那些结构的一些或全部特征。
凹陷464可以至少部分地延伸穿过形成鳍部结构420的半导体本体，例如，其中（在一些其他实施例中）凹陷464完全延伸穿过鳍部结构420，并且至少部分地延伸穿过半导体本体的下面的子层部分。凹陷464可以容纳绝缘电介质的后续沉积。例如，如在阶段401处所示的，电介质材料到凹陷466中的沉积466可以导致形成绝缘体460（在阶段402处所示）。一些实施例可以使用诸如本文中参考阶段300-305所描述的那些技术之类的技术来促进利用绝缘体460施加的压缩应力。替换地或附加地，可以通过绝缘体460的先前沉积的电介质材料的后续掺杂468（在阶段402处）来促进压缩应力。掺杂468可以引入氮、氩或各种其他元素中的任一个。这样的掺杂剂可以导致利用掺杂的绝缘体460’在晶体管430、450上施加的压缩力。在实施例中，掺杂的绝缘体460’仅部分地延伸穿过鳍部结构420，或者替换地，进一步延伸到缓冲层415（并且在一些实施例中，至少部分地延伸到缓冲层415中）。
尽管一些实施例在这方面不受限制，但是方法200可以进一步包括一个或多个其他操作（未示出）以进一步配置两个晶体管的操作。例如，如在阶段403处所示的，可以形成附加结构（诸如所示的说明性金属化层480），以连接晶体管430、450以供功率、信号通信等等。
图5图示了根据一个实施例的计算设备500。该计算设备500容纳了板502。该板502可以包括许多组件，该许多组件包括但不限于处理器504和至少一个通信芯片506。处理器504物理地且电气地耦合到板502。在一些实现方式中，还将该至少一个通信芯片506物理地且电气地耦合到板502。在另外的实现方式中，该通信芯片506是处理器504的一部分。
取决于其应用，计算设备500可以包括可能或可能没有物理地且电气地耦合到板502的其他组件。这些其他组件包括但不限于：易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备（诸如硬盘驱动器、紧凑盘（CD）、数字多功能盘（DVD）等等）。
通信芯片506使得能够实现用于去往和来自计算设备500的数据传递的无线通信。术语“无线”及其派生词可以被用来描述电路、设备、系统、方法、技术、通信沟道等，其可以通过使用经调制的电磁辐射经由非固态介质来传送数据。该术语不暗示相关联的设备不包含任何连线，尽管在一些实施例中它们可能不包含。通信芯片506可以实现许多无线标准或协议中的任何一个，该无线标准或协议包括但不限于Wi-Fi（IEEE 802.11族）、WiMAX（IEEE802.16族）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及以上的任何其他无线协议。计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于诸如Wi-Fi和蓝牙之类的较短距离无线通信，并且第二通信芯片506可以专用于较长距离无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其他的。
计算设备500的处理器504包括：封装在处理器504之内的集成电路管芯。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。通信芯片506还包括封装在通信芯片506内的集成电路管芯。
在各种实现方式中，计算设备500可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理（PDA）、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字录像机。在另外的实现方式中，计算设备500可以是处理数据的任何其他电子设备。
一些实施例可以被提供为计算机程序产品或软件，其可以包括具有在其上存储的指令的机器可读介质，该指令可以被用来对计算机系统（或其他电子设备）进行编程以根据实施例来实行过程。机器可读介质包括：用于以由机器（例如，计算机）可读的形式存储或传输信息的任何机构。例如，机器可读（例如，计算机可读）介质包括：机器（例如，计算机）可读存储介质（例如，只读存储器（“ROM”）、随机存取存储器（“RAM”）、磁盘存储介质、光学存储介质、闪速存储器设备等）、机器（例如，计算机）可读传输介质（电学、光学、声学或其他形式的传播信号（例如，红外信号、数字信号等））等。
图6图示了以计算机系统600的示例性形式的机器的图解表示，在该计算机系统600之内可以执行一组指令以用于使机器实行在本文中描述的任何一个或多个方法。在替换的实施例中，机器可以连接（例如，联网）到局域网（LAN）、内联网、外联网或互联网中的其他机器。该机器可以在客户-服务器网络环境中以服务器或客户机的资格进行操作，或者在对等式（或者分布式）网络环境中作为对等机器进行操作。该机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、web电器、服务器、网络路由器、交换机或桥接器，或者是能够执行指定了要由该机器执行的动作的一组指令(顺序的或以其他方式)的任何机器。另外，虽然图示了仅单个机器，但是术语“机器”还将被认为包括单独地或联合地执行一组（或多组）指令以实行在本文中描述的任何一个或多个方法的机器（例如，计算机）的任何集合。
示例性计算机系统600包括处理器602、主存储器604（例如，只读存储器（ROM）、闪速存储器、动态随机存取存储器（DRAM），诸如同步DRAM（SDRAM）或Rambus DRAM（RDRAM）等）、静态存储器606（例如，闪速存储器、静态随机存取存储器（SRAM）等），以及辅助存储器618（例如，数据存储设备），它们经由总线630与彼此通信。
处理器602表示一个或多个通用处理设备，诸如微处理器、中央处理器单元等等。更特别地，处理器602可以是复杂指令集计算（CISC）微处理器、精简指令集计算（RISC）微处理器、超长指令字（VLIW）微处理器、处理器实现的其他指令集，或处理器实现的指令集的组合。处理器602也可以是一个或多个专用处理设备，诸如专用集成电路（ASIC）、现场可编程门阵列（FPGA）、数字信号处理器（DSP）、网络处理器等等。处理器602被配置成执行处理逻辑626以用于实行在本文中描述的操作。
计算机系统600可以进一步包括网络接口设备608。计算机系统600还可以包括视频显示器单元610（例如，液晶显示器（LCD）、发光二极管显示器（LED），或阴极射线管（CRT））、字母数字输入设备612（例如，键盘）、光标控制设备614（例如，鼠标）和信号生成设备616（例如，扬声器）。
辅助存储器618可以包括机器可访问存储介质（或更具体地，计算机可读存储介质）632，在其上存储了体现本文中描述的任何一个或多个方法或功能的一组或多组指令（例如，软件622）。软件622在其由计算机系统600执行期间还可以完全或至少部分地驻留在主存储器604之内和/或驻留在处理器602之内，主存储器604和处理器602也构成机器可读存储介质。还可以经由网络接口设备608通过网络620传输或接收软件622。
虽然机器可访问存储介质632在示例性实施例中被示为是单一介质，但是术语“机器可读存储介质”应该被认为包括存储一组或多组指令的单一介质或多种介质（例如，集中式或分布式数据库、和/或相关联的高速缓存和服务器）。术语“机器可读储存介质”还将被认为包括能够存储或编码一组指令的任何介质，该指令用于由机器执行而且还使机器实行一个或多个实施例中的任一个。术语“机器可读储存介质”因此将被认为包括但不限于固态存储器和光学介质及磁性介质。
在一个实现方式中，一种集成电路（IC）设备包括：缓冲层；第一鳍部结构，其被设置在缓冲层上，第一鳍部结构包括第一晶体管的第一沟道区域、第二晶体管的第二沟道区域；凹陷结构，其形成在第一晶体管与第二晶体管之间的区域中，其中该凹陷结构在第一鳍部结构下方延伸或至少部分地延伸穿过第一鳍部结构；以及绝缘体，其被设置在凹陷结构中，其中第一沟道区域和第二沟道区域上的相应应力均是利用缓冲层和绝缘体两者来施加的。
在一个实施例中，第一沟道区域和第二沟道区域上的相应压缩应力均是利用缓冲层和绝缘体两者来施加的。在另一个实施例中，第一沟道区域和第二沟道区域上的相应拉伸应力均是利用缓冲层和绝缘体两者来施加的。在另一个实施例中，凹陷结构完全延伸穿过第一鳍部结构。在另一个实施例中，凹陷结构延伸到缓冲层。在另一个实施例中，绝缘体邻接第一晶体管和第二晶体管中的一个的源极/漏极区域。在另一个实施例中，IC设备进一步包括设置在缓冲层上的第二鳍部结构，其中凹陷结构和绝缘体均在第二鳍部结构下方延伸或至少部分地延伸穿过第二鳍部结构。
在另一个实现方式中，一种方法包括：在缓冲层上形成第一鳍部结构；在第一鳍部结构中形成第一晶体管的第一沟道区域，以及第二晶体管的第二沟道区域；在第一晶体管与第二晶体管之间的区域中形成凹陷结构，其中该凹陷在第一鳍部结构下方延伸或至少部分地延伸穿过第一鳍部结构；以及在凹陷结构中形成绝缘体，其中第一沟道区域和第二沟道区域上的相应应力均是利用缓冲层和绝缘体两者来施加的。
在一个实施例中，其中第一沟道区域和第二沟道区域上的相应压缩应力均是利用缓冲层和绝缘体两者来施加的。在另一个实施例中，该绝缘体包括氮化物。在另一个实施例中，第一沟道区域和第二沟道区域上的相应拉伸应力均是利用缓冲层和绝缘体两者来施加的。在另一个实施例中，该绝缘体包括氧化物。在另一个实施例中，该凹陷结构完全延伸穿过第一鳍部结构。在另一个实施例中，该凹陷结构延伸到所述缓冲层。在另一个实施例中，该绝缘体邻接第一晶体管和第二晶体管中的一个的源极/漏极区域。在另一个实施例中，该方法进一步包括：第二鳍部结构被设置在缓冲层上，其中凹陷结构和绝缘体均在第二鳍部结构下方延伸或至少部分地延伸穿过第二鳍部结构。在另一个实施例中，形成绝缘体包括：在凹陷结构中沉积绝缘材料，并且在该沉积之后，对绝缘材料进行掺杂以引起压缩应力。
在另一个实现方式中，一种系统包括集成电路（IC）设备，该集成电路（IC）设备包括缓冲层；第一鳍部结构，其被设置在缓冲层上，该第一鳍部结构包括第一晶体管的第一沟道区域以及第二晶体管的第二沟道区域；凹陷结构，其形成在第一晶体管与第二晶体管之间的区域中，其中该凹陷结构在第一鳍部结构下方延伸或至少部分地延伸穿过第一鳍部结构；以及绝缘体，其被设置在凹陷结构中，其中第一沟道区域和第二沟道区域上的相应应力均是利用缓冲层和绝缘体两者来施加的。该系统进一步包括耦合到IC设备的显示设备，该显示设备基于与第一晶体管和第二晶体管通信的信号来显示图像。
在一个实施例中，第一沟道区域和第二沟道区域上的相应压缩应力均是利用缓冲层和绝缘体两者来施加的。在另一个实施例中，第一沟道区域和第二沟道区域上的相应拉伸应力均是利用缓冲层和绝缘体两者来施加的。在另一个实施例中，该凹陷结构完全延伸穿过第一鳍部结构。在另一个实施例中，该凹陷结构延伸到缓冲层。在另一个实施例中，该绝缘体邻接第一晶体管和第二晶体管中的一个的源极/漏极区域。在另一个实施例中，该IC设备进一步包括设置在缓冲层上的第二鳍部结构，其中该凹陷结构和绝缘体均在第二鳍部结构下方延伸或至少部分地延伸穿过第二鳍部结构。
本文中描述了用于促进晶体管中的应力的技术和架构。在以上描述中，出于解释的目的，阐述了众多具体细节以便提供对某些实施例的透彻理解。然而，对于本领域技术人员将显然的是，可以在没有这些具体细节的情况下实践某些实施例。在其他情况下，以框图形式示出结构和设备以便避免使本描述晦涩难懂。
在本说明书中对“一个实施例”或“实施例”的参考意指结合该实施例所描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在说明书中的各种地方出现的短语“在一个实施例中”不一定全都指代同一实施例。
本文中的具体实施方式的一些部分按照对计算机存储器之内的数据位的操作的算法和符号表示来呈现。这些算法描述和表示是由计算领域中的技术人员用来最有效地向本领域其他技术人员传达其工作实质的措施。算法在此处并且一般地被设想成是导致期望结果的自洽的步骤序列。步骤是需要对物理量进行物理操纵的那些。通常，尽管不是必要地，这些量采用能够被存储、传递、组合、比较以及以其他方式操纵的电学信号或磁信号的形式。原则上出于共同使用的原因，已经证明有时方便的是将这些信号称为“位”、“值”、“元素”、“符号”、“字符”、“项”、“数字”等等。
然而，应当牢记的是，所有这些和类似的术语都要与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非另行具体陈述，如从本文中的讨论显然的那样，否则领会到贯穿本描述，利用诸如“处理”或“运算”或“计算”或“确定”或“显示”等等术语的讨论指代计算机系统或相似的电子计算设备的动作和过程，该计算设备对被表示为计算机系统的寄存器和存储器之内的物理（电子）量的数据进行操纵，并且将其变换成被类似地表示为计算机系统存储器或寄存器或其他这样的信息存储、传输或显示设备之内的物理量的其他数据。
某些实施例还涉及用于实行本文中的操作的装置。该装置可以被专门构造成用于所需要的目的，或者它可以包括通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在以下各项中：计算机可读存储介质（诸如但不限于任何类型的磁盘，包括软盘、光盘、CD-ROM、以及磁光盘）、只读存储器（ROM）、随机存取存储器（RAM）（诸如动态RAM（DRAM）、EPROM、EEPROM、磁卡或光学卡）、或适合于存储电子指令并且耦合到计算机系统总线的任何类型的介质。
在本中呈现的算法和显示内容不固有地涉及任何特定的计算机或其他装置。各种通用系统可以供根据本文中的教导的程序使用，或者可能证明方便的是构造更加专用的装置来实行要求的方法步骤。各种的这种系统的所需要的结构将从本文中的描述显现。此外，没有参考任何特定的编程语言来描述某些实施例。将领会到的是，各种编程语言可以被用来实现如在本文中描述的这种实施例的教导。
除了在本文中描述的内容之外，可以对公开的实施例及其实现方式做出各种修改而不脱离其范围。因此，应当在说明性且非限制性的意义上解释本文中的说明和示例。应当仅通过参考所附权利要求来衡量本发明的范围。

Claims (24)

1.一种集成电路（IC）设备，包括：
缓冲层；
第一鳍部结构，其被设置在所述缓冲层上，所述第一鳍部结构包括：
第一晶体管的第一沟道区域；以及
第二晶体管的第二沟道区域；
凹陷结构，其形成在所述第一晶体管与所述第二晶体管之间的区域中，其中所述凹陷结构在所述第一鳍部结构下方延伸或至少部分地延伸穿过所述第一鳍部结构；以及
绝缘体，其被设置在所述凹陷结构中，其中所述第一沟道区域和所述第二沟道区域上的相应应力均是利用所述缓冲层和所述绝缘体两者来施加的。
2.根据权利要求1所述的IC设备，其中所述第一沟道区域和所述第二沟道区域上的相应压缩应力均是利用所述缓冲层和所述绝缘体两者来施加的。
3.根据权利要求1所述的IC设备，其中所述第一沟道区域和所述第二沟道区域上的相应拉伸应力均是利用所述缓冲层和所述绝缘体两者来施加的。
4.根据权利要求1所述的IC设备，其中所述凹陷结构完全延伸穿过所述第一鳍部结构。
5.根据权利要求1所述的IC设备，其中所述凹陷结构延伸到所述缓冲层。
6.根据权利要求1所述的IC设备，其中所述绝缘体邻接所述第一晶体管和所述第二晶体管中的一个的源极/漏极区域。
7.根据权利要求1所述的IC设备，进一步包括设置在所述缓冲层上的第二鳍部结构，其中所述凹陷结构和所述绝缘体均在所述第二鳍部结构下方延伸或至少部分地延伸穿过所述第二鳍部结构。
8.一种方法，包括：
在缓冲层上形成第一鳍部结构；
在所述第一鳍部结构中形成：
第一晶体管的第一沟道区域；以及
第二晶体管的第二沟道区域；
在所述第一晶体管与所述第二晶体管之间的区域中形成凹陷结构，其中所述凹陷在所述第一鳍部结构下方延伸或至少部分地延伸穿过所述第一鳍部结构；以及
在所述凹陷结构中形成绝缘体，其中所述第一沟道区域和所述第二沟道区域上的相应应力均是利用所述缓冲层和所述绝缘体两者来施加的。
9.根据权利要求8所述的方法，其中所述第一沟道区域和所述第二沟道区域上的相应压缩应力均是利用所述缓冲层和所述绝缘体两者来施加的。
10.根据权利要求9所述的方法，其中所述绝缘体包括氮化物。
11.根据权利要求8所述的方法，其中所述第一沟道区域和所述第二沟道区域上的相应拉伸应力均是利用所述缓冲层和所述绝缘体两者来施加的。
12.根据权利要求11所述的方法，其中，所述绝缘体包括氧化物。
13.根据权利要求8所述的方法，其中所述凹陷结构完全延伸穿过所述第一鳍部结构。
14.根据权利要求8所述的方法，其中所述凹陷结构延伸到所述缓冲层。
15.根据权利要求8所述的方法，其中所述绝缘体邻接所述第一晶体管和所述第二晶体管中的一个的源极/漏极区域。
16.根据权利要求8所述的方法，进一步包括：第二鳍部结构被设置在所述缓冲层上，其中所述凹陷结构和所述绝缘体均在所述第二鳍部结构下方延伸或至少部分地延伸穿过所述第二鳍部结构。
17.根据权利要求8所述的方法，其中形成所述绝缘体包括：
在所述凹陷结构中沉积绝缘材料；以及
在所述沉积之后，对所述绝缘材料进行掺杂以引起压缩应力。
18.一种系统，包括：
集成电路（IC）设备，其包括：
缓冲层；
第一鳍部结构，其被设置在所述缓冲层上，所述第一鳍部结构包括：
第一晶体管的第一沟道区域；以及
第二晶体管的第二沟道区域；
凹陷结构，其形成在所述第一晶体管与所述第二晶体管之间的区域中，其中所述凹陷结构在所述第一鳍部结构下方延伸或至少部分地延伸穿过所述第一鳍部结构；以及
绝缘体，其被设置在所述凹陷结构中，其中所述第一沟道区域和所述第二沟道区域上的相应应力均是利用所述缓冲层和所述绝缘体两者来施加的；以及
耦合到所述IC设备的显示设备，所述显示设备基于与所述第一晶体管和所述第二晶体管通信的信号来显示图像。
19.根据权利要求18所述的系统，其中所述第一沟道区域和所述第二沟道区域上的相应压缩应力均是利用所述缓冲层和所述绝缘体两者来施加的。
20.根据权利要求18所述的系统，其中所述第一沟道区域和所述第二沟道区域上的相应拉伸应力均是利用所述缓冲层和所述绝缘体两者来施加的。
21.根据权利要求18所述的系统，其中所述凹陷结构完全延伸穿过所述第一鳍部结构。
22.根据权利要求18所述的系统，其中所述凹陷结构延伸到所述缓冲层。
23.根据权利要求18所述的系统，其中所述绝缘体邻接所述第一晶体管和所述第二晶体管中的一个的源极/漏极区域。
24.根据权利要求18所述的系统，所述IC设备进一步包括设置在所述缓冲层上的第二鳍部结构，其中所述凹陷结构和所述绝缘体均在所述第二鳍部结构下方延伸或至少部分地延伸穿过所述第二鳍部结构。
CN201780094409.6A 2017-09-29 2017-09-29 利用绝缘结构施加晶体管沟道应力的设备、方法和系统 Pending CN111033755A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/054626 WO2019066971A1 (en) 2017-09-29 2017-09-29 DEVICE, METHOD AND SYSTEM FOR APPLYING TRANSISTOR CHANNEL STRESS USING ISOLATION STRUCTURE

Publications (1)

Publication Number Publication Date
CN111033755A true CN111033755A (zh) 2020-04-17

Family

ID=65903375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094409.6A Pending CN111033755A (zh) 2017-09-29 2017-09-29 利用绝缘结构施加晶体管沟道应力的设备、方法和系统

Country Status (5)

Country Link
US (1) US20200227556A1 (zh)
CN (1) CN111033755A (zh)
DE (1) DE112017008140T5 (zh)
TW (1) TWI774818B (zh)
WO (1) WO2019066971A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7947546B2 (en) * 2005-10-31 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US8624326B2 (en) * 2011-10-20 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US9202918B2 (en) * 2013-09-18 2015-12-01 Globalfoundries Inc. Methods of forming stressed layers on FinFET semiconductor devices and the resulting devices
US9209179B2 (en) * 2014-04-15 2015-12-08 Samsung Electronics Co., Ltd. FinFET-based semiconductor device with dummy gates
KR102263045B1 (ko) * 2014-07-25 2021-06-10 삼성전자주식회사 공통 스트레인-완화 버퍼를 구비하는 cmos 장치 및 그 제조 방법
US9570442B1 (en) * 2016-04-20 2017-02-14 Qualcomm Incorporated Applying channel stress to Fin field-effect transistors (FETs) (FinFETs) using a self-aligned single diffusion break (SDB) isolation structure

Also Published As

Publication number Publication date
TW201924066A (zh) 2019-06-16
WO2019066971A1 (en) 2019-04-04
TWI774818B (zh) 2022-08-21
DE112017008140T5 (de) 2020-07-02
US20200227556A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
US9799748B1 (en) Method of forming inner spacers on a nano-sheet/wire device
US9224808B2 (en) Uniaxially strained nanowire structure
CN110323268B (zh) 基于选择性外延生长的iii-v族材料的器件
US20150115216A1 (en) Conversion of thin transistor elements from silicon to silicon germanium
KR102216424B1 (ko) 유효 게이트 길이를 증가시킴으로써 트랜지스터 채널에 걸쳐 게이트 제어를 개선하는 기술들
US11139296B2 (en) CMOS circuit with vertically oriented n-type transistor and method of providing same
US9634124B2 (en) Interlayer dielectric for non-planar transistors
EP3440706B1 (en) Transistor with thermal performance boost
US11476334B2 (en) Silicide structure of an integrated transistor device and method of providing same
US11640984B2 (en) Transistor device with (anti)ferroelectric spacer structures
TWI816689B (zh) 用於增進ｎｍｏｓ電晶體中通道應力的裝置、方法及系統
TWI805555B (zh) 積體電路結構
US11101377B2 (en) Transistor device with heterogeneous channel structure bodies and method of providing same
US11444204B2 (en) Transistor device with channel recess structure and method of providing same
US11616130B2 (en) Transistor device with variously conformal gate dielectric layers
TWI774818B (zh) 以絕緣結構施加電晶體通道應力的裝置、方法及系統
US20230111329A1 (en) Device, method and system to provide a stressed channel of a transistor
US11355621B2 (en) Non-planar semiconductor device including a replacement channel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination