CN111029264A - 用于半导体制造和封装的方法以及在所述方法中使用的装置 - Google Patents

用于半导体制造和封装的方法以及在所述方法中使用的装置 Download PDF

Info

Publication number
CN111029264A
CN111029264A CN201910955455.1A CN201910955455A CN111029264A CN 111029264 A CN111029264 A CN 111029264A CN 201910955455 A CN201910955455 A CN 201910955455A CN 111029264 A CN111029264 A CN 111029264A
Authority
CN
China
Prior art keywords
walls
molding compound
substrate
semiconductor
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910955455.1A
Other languages
English (en)
Inventor
J·F·克丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111029264A publication Critical patent/CN111029264A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请涉及用于半导体制造和封装的方法以及在所述方法中使用的装置。所述方法可以包含在衬底的表面上形成一组壁，所述一组壁将所述衬底划分成多个区段，所述多个区段中的每一者具有至少一个相应的半导体装置。所述方法可以进一步包含将模塑料沉积到所述衬底上，所述模塑料至少部分地填充由所述多个区段中的每一者上方的所述一组壁限定的空间，并覆盖所述多个区段中的每一者的所述相应的半导体装置。

Description

用于半导体制造和封装的方法以及在所述方法中使用的装置
技术领域
本文描述的实施例涉及半导体制造和封装工艺中的晶片级包封，且具体地，涉及晶片级包封期间使用的牺牲隔离物。
背景技术
在半导体制造和处理期间，可以在单个半导体晶片上形成多个单独的装置。这使得能够同时制造许多半导体装置，并且提高了每个制造的装置之间的均匀性。在形成之后，可以将晶片分离成单独的裸片。在某些情况下，单独的裸片可以与其它半导体装置封装在一起。在某些情况下，在分离之前，可以将模塑料沉积在单独的装置上方的晶片上用作保护层和/或缓冲层。
随着模塑料固化，由于悬浮在模塑料中的颗粒的流动，它可能出现不均匀性。这些不均匀性可能导致单独的裸片或封装之间的差异。此外，在固化工艺之后，模塑料与半导体晶片之间的热膨胀系数(CTE)不匹配可能导致明显翘曲。当晶片翘曲时，在模塑料、半导体晶片和/或其它邻近的装置组件处可能发生开裂或其它结构不稳定性。此外，由于翘曲，随后的运输和/或附加的处理步骤可能变得复杂。
发明内容
本发明的一个方面涉及一种用于半导体制造和封装的方法，所述方法包括：在衬底的表面上形成一组壁，所述一组壁将所述衬底划分成多个区段，所述多个区段中的每一者具有至少一个相应的半导体装置；以及将模塑料沉积到所述衬底上，所述模塑料至少部分地填充由所述多个区段中的每一者上方的所述一组壁限定的空间，并覆盖所述多个区段中的每一者的所述相应的半导体装置。
本发明的另一方面涉及一种在半导体制造和封装中使用的装置，所述装置包括：衬底；在所述衬底上形成的一组壁，所述一组壁将所述衬底划分成多个区段，所述多个区段中的每一者具有至少一个相应的半导体装置；以及模塑料，所述模塑料至少部分地填充由所述多个区段中的每一者上方的所述一组壁限定的空间，并覆盖所述多个区段中的每一者的所述相应的半导体装置。
本发明的又一方面涉及一种用于半导体制造和封装的方法，所述方法包括：在半导体晶片的表面上形成一组壁，所述一组壁将所述半导体晶片划分成多个裸片区段；将模塑料沉积到所述半导体晶片上，所述模塑料至少部分地填充由所述多个裸片区段中的每一者上方的所述一组壁限定的空间；以及去除所述一组壁以限定对应于所述多个裸片区段中的每一者的所述模塑料的各部分之间的气隙。
附图说明
图1是描绘其上沉积有牺牲壁的衬底的实施例的顶视图。
图2是描绘其上沉积有牺牲壁的衬底的实施例的横截面图。
图3是描绘其上沉积有模塑料的衬底的实施例的横截面图。
图4是描绘去除了一部分模塑料的衬底的实施例的横截面图。
图5是描绘具有部分填充模塑料的衬底的实施例的横截面图。
图6是描绘具有在模塑料内的悬浮液的衬底的实施例的放大横截面图。
图7是描绘去除了牺牲壁的衬底的实施例的横截面图。
图8是描绘已发生热膨胀之后衬底的实施例的放大横截面图。
图9是描绘已发生热膨胀之后牺牲壁包含膨胀材料的衬底的实施例的放大横截面图。
图10是描绘被分离成裸片的衬底的实施例的横截面图。
图11是描绘形成具有牺牲壁的衬底的方法的实施例的流程图。
虽然本公开易有各种修改和替代形式，但具体实施例已经在图中借助于实例展示且将在本文中详细描述。然而，应理解所公开的内容并不意图限于所公开的特定形式。实际上，意图是涵盖属于如由所附权利要求书界定的本公开的范围内的所有修改、等效物和替代物。
具体实施方式
在本公开中，论述了许多具体细节以提供对本公开的实施例的透彻且启发性描述。所属领域的普通技术人员将认识到，可以在并无具体细节中的一或多个的情况下实践本公开。通常与半导体装置相关联的众所周知的结构和/或操作可能不会展示和/或可能不会详细描述以免混淆本公开的其它方面。一般来说，应理解，除了本文中所公开的那些具体实施例之外的各种其它装置、系统和方法也可在本公开的范围内。
术语“半导体装置组合件”可指一或多个半导体装置、半导体装置封装和/或衬底的组合件，所述衬底可以包含插入件、支撑件和/或其它合适的衬底。半导体装置组合件可制造为但不限于离散封装形式、条带或矩阵形式和/或晶片面板形式。术语“半导体装置”通常是指包含半导体材料的固态装置。半导体装置可以包含例如来自晶片或衬底的半导体衬底、晶片、面板或单个裸片。半导体装置可以进一步包含沉积在衬底上的一或多个装置层。半导体装置在本文中可指半导体裸片，但半导体装置不限于半导体裸片。
术语“半导体装置封装”可指一或多个半导体装置并入到共同封装中的布置。半导体封装件可以包含部分地或完全地包封至少一个半导体装置的外壳或壳体。半导体封装件还可以包含承载一或多个半导体装置的衬底。衬底可以附接到外壳或壳体或以其它方式并入外壳或壳体内。
如本文中所使用，术语“竖直”、“侧向”、“上部”和“下部”可指图式中所展示的特征在半导体装置和/或半导体装置组合件中的相对方向或位置。例如，“上部”或“最上部”可指比另一特征更接近页面顶部定位的特征。然而，这些术语应被广泛地解释为包含具有例如颠倒或倾斜定向等其它定向的半导体装置和/或半导体装置组合件，其中顶部/底部、上方/下方、高于/低于、向上/向下和左边/右边可取决于定向而互换。
本公开的各种实施例涉及半导体装置、半导体装置组合件、半导体封装以及制造和/或操作半导体装置的方法。在本公开的一个实施例中，一种方法可以包含在衬底的表面上形成一组壁，所述一组壁将衬底划分成多个区段，所述多个区段中的每一者具有至少一个相应的半导体装置。所述方法可以进一步包含将模塑料沉积到衬底上，所述模塑料至少部分地填充由所述多个区段中的每一者上方的所述一组壁限定的空间，并覆盖所述多个区段中的每一者的相应的半导体装置。所述方法还可以包含在沉积模塑料之后从衬底的表面去除所述一组壁，其中去除所述一组壁会在模塑料的各部分之间形成气隙。替代地，所述一组壁包含某种材料，在所述材料和模塑料都固化之后所述材料比模塑料更具顺应性。气隙或顺应性材料可以减小在随后的处理期间在模塑料上的应力量。
参考图1，描绘了包含衬底102的装置100的实施例。在一些实施例中，衬底102可以是半导体晶片(例如，硅晶片等)。在一些实施例中，衬底102可以是半导体封装衬底。衬底102可以包含多个半导体装置104。半导体装置104可以形成在衬底102上或者以其它方式附接到所述衬底。衬底102可以可分离为多个区段，由虚线106表示。在执行裸片分离之后，区段中的每一者可以对应于半导体裸片。替代地，区段中的每一者可以对应于未分离的半导体封装。多个区段中的每一者可以具有位于其上的半导体装置104中的至少一者。
衬底102可以具有沉积在其上的一组牺牲壁108。所述一组壁108可以沿着将衬底102划分成多个区段的虚线106沉积。这样，壁108可以形成具有单元110的栅格。单元110中的每一者可以对应于半导体装置104中的一者，所述半导体装置可以是半导体裸片。如本文所描述，壁108可以在半导体装置104上方形成模具期间使用。在实施例中，可以使用3维印刷工艺形成所述一组壁108。
虽然图1将壁108描绘为形成栅格，其中栅格的每一单元都包围单独的半导体装置104，但是壁108可经配置以在单元110内包围多于一个半导体装置104，例如半导体裸片。此外，虽然图1将每个裸片或封装描绘为与一个半导体装置相关联，但是在实践中，多个半导体装置可以与单个裸片相关联。在实践中，衬底102可以被划分成比图1中描绘的更多或更少的裸片。同样，每个裸片或封装的大小、半导体装置的大小以及壁108的大小可以具有比所示更大或更小的比例。在实施例中，所述一组壁108中的每一壁的宽度在1微米与1毫米之间。
参考图2，描绘了横截面图，所述横截面图描绘具有衬底102的装置100的实施例，所述衬底上沉积有壁108。如虚线106所示，可以将衬底102划分成单独的裸片或封装。可以沿着虚线106将壁108沉积在衬底102的表面202上以形成多个区段204。多个区段204中的每一者可以具有形成在其上的至少一个相应的半导体装置104。虽然图1和2描绘了与单元110相对应的多个区段204，但在一些实施例中，壁108可以仅沿着虚线106中的一些沉积，以在多个区段204中的每一者中包含多个单元110或裸片。由此，区段204中的每一者可以包含多个半导体装置104。壁108可以在多个区段204中的每一者上方的壁108之间限定空间206。
参考图3，描绘了横截面图，所述横截面图描绘具有沉积在衬底102上的模塑料302的装置100的实施例。模塑料302可以是环氧树脂，并且可以覆盖半导体装置104中的每一者。此外，模塑料302可以至少部分地填充由一组壁108限定的空间206。虽然图3将模塑料302描绘为覆盖壁108，但在一些实施例中，模塑料302可以仅填充空间206的一部分，从而保留壁108中的每一者中的一些暴露。可以将热量施加到模塑料302，以便施加和固化模塑料302。
参考图4，在模塑料302覆盖壁108的情况下，可以去除模塑料302的一部分(例如，通过背面研磨工艺)以暴露壁108。
参考图5，在一些实施例中，空间206仅被部分填充。这可以使得能够选择性地施加模塑料302，并且可以允许更受控制地沉积模塑料302。可能存在仅部分填充空间206的其它益处。
参考图6，放大横截面图描绘具有衬底102和在模塑料302内的悬浮液502的装置100。悬浮液502可以对应于在模塑料302内使用的或用作模塑料302的一部分的任何材料。例如，悬浮液502可以包含氧化铝或二氧化硅颗粒。在固化模塑料之前，粘性材料的流动会引起颗粒偏析。此外，在典型的固化工艺中，模塑料中的悬浮液可能朝一侧或另一侧聚集，这可能导致悬浮液的分散不均匀。如图6中所描绘，通过包含壁108，可以防止悬浮液502在固化工艺之前和固化工艺期间横穿装置100横向移动。这样，壁108可以防止在模塑料内形成不均匀性。在固化工艺之后，可以形成悬浮液502在模塑料302内的相当均匀的分布。这样，壁108可以防止在模塑料302内形成不均匀性。如本文所描述，可以存在包含壁108的其它益处。
参考图7，在模塑料302已固化之后，可以去除壁108以在模塑料302中的区段204中的每一者之间形成气隙602。通过用工具加工所述一组壁108，通过触发所述一组壁108的自解聚材料解聚，通过将所述一组壁108溶解在溶剂中，通过向所述一组壁108施加腐蚀剂，通过干蚀刻所述一组壁108，通过向所述一组壁108施加热量等，或通过其组合，可以去除壁108。例如，在实施例中，壁108可以溶于不影响模塑料302的溶剂中。可以使用选择性去除壁108的其它工艺，如受益于本公开的所属领域的普通技术人员所理解的那样。
参考图8，描绘了放大横截面图，所述放大横截面图描绘了已发生热膨胀之后的衬底102的实施例。由于衬底102与模塑料302之间可能存在CTE不匹配，因此模塑料可能膨胀到气隙602中。在其它实施例中，模塑料302可相对于衬底102收缩。通过包含气隙602，可以减小模塑料302与衬底102之间的应力，从而减小或消除翘曲。
参考图9，在替代实施例中，在发生热膨胀之前可以不移除壁108。实际上，壁108可以包含膨胀材料。换句话说，壁108可以具有比模塑料302更低的弹性模量，这意味着壁108可以具有比模塑料302更高的弹性。也就是说，壁108可以包含某种材料，在所述材料和模塑料302都固化时所述材料比模塑料302更具顺应性。随着模塑料302膨胀，壁108可以压缩并减小模塑料302与衬底102之间的应力。
通过允许模塑料302膨胀来防止翘曲，可以执行一或多个附加的制造或封装工艺，而不必担心翘曲的衬底的影响。例如，可以执行附加的沉积或蚀刻工艺，可以执行堆叠工艺以创建堆叠的封装，可以执行另一种类型的制造或封装工艺，或其组合。
参考图10，在完成任何随后的工艺之后，可以将衬底102分离成单独的半导体装置，例如裸片或封装。关于图9中描述的实施例，可以在如图10所示分离衬底102之前如本文中描述的去除壁108。
参考图11，描绘了形成具有壁的衬底的方法1000的实施例。方法1000可以包含在1002处在衬底的表面上形成一组壁，所述一组壁将衬底划分成多个区段，所述多个区段中的每一者具有至少一个相应的半导体装置。例如，可以在衬底102上形成一组壁108。
方法1000可进一步包含在1004处将模塑料沉积到衬底上，所述模塑料至少部分地填充由所述多个区段中的每一者上方的所述一组壁限定的空间，并覆盖所述多个区段中的每一者的相应的半导体装置。例如，可以至少部分地由模塑料302填充空间206。
方法1000还可以包含在1006处在沉积模塑料之后从衬底的表面去除所述一组壁，其中去除所述一组壁会在模塑料的各部分之间形成气隙。例如，可以通过去除壁108形成气隙602。
在装置100中包含壁108的优点是可以减小或消除模塑料302与衬底102之间的应力。这可以减少或消除模塑料302或与模塑料302邻近的组件发生开裂或折断。这样，可以提高从衬底102输出装置的效率。
尽管已经关于某些实施例描述了本公开，但所属领域的技术人员清楚的其它实施例，包含并不提供本文中所阐述的所有特征和优点的实施例，同样在本公开的范围内。本公开可涵盖本文中未明确地展示或描述的其它实施例。因此，本公开的范围仅参考所附权利要求书和其等效物界定。

Claims (20)

1.一种用于半导体制造和封装的方法，所述方法包括：
在衬底的表面上形成一组壁，所述一组壁将所述衬底划分成多个区段，所述多个区段中的每一者具有至少一个相应的半导体装置；以及
将模塑料沉积到所述衬底上，所述模塑料至少部分地填充由所述多个区段中的每一者上方的所述一组壁限定的空间，并覆盖所述多个区段中的每一者的所述相应的半导体装置。
2.根据权利要求1所述的方法，其中所述衬底是硅晶片，并且其中所述多个区段对应于未分离的裸片。
3.根据权利要求1所述的方法，其中所述衬底是半导体封装衬底，并且其中所述多个区段对应于未分离的半导体封装。
4.根据权利要求1所述的方法，其进一步包括：
在沉积所述模塑料之后从所述衬底的所述表面去除所述一组壁，其中去除所述一组壁会在所述模塑料的各部分之间形成气隙。
5.根据权利要求4所述的方法，其中去除所述一组壁包括：
用工具加工所述一组壁；
触发所述一组壁的自解聚材料解聚；
将所述一组壁溶解在溶剂中；
向所述一组壁施加腐蚀剂；
干蚀刻所述一组壁；
向所述一组壁施加热量；或
其组合。
6.根据权利要求1所述的方法，其中所述一组壁包含某种材料，在所述材料和所述模塑料都固化之后所述材料比所述模塑料更具顺应性。
7.根据权利要求1所述的方法，其中所述一组壁包含膨胀材料。
8.根据权利要求1所述的方法，其中沉积所述模塑料包括用所述模塑料覆盖所述一组壁，并且其中所述方法进一步包括对所述模塑料进行背面研磨以暴露所述一组壁的顶表面。
9.根据权利要求1所述的方法，其中所述一组壁中的每一壁的宽度在1微米与1毫米之间。
10.根据权利要求1所述的方法，其进一步包括，其中所述壁防止在所述模塑料固化之前在所述模塑料内形成不均匀性。
11.一种在半导体制造和封装中使用的装置，所述装置包括：
衬底；
在所述衬底上形成的一组壁，所述一组壁将所述衬底划分成多个区段，所述多个区段中的每一者具有至少一个相应的半导体装置；以及
模塑料，所述模塑料至少部分地填充由所述多个区段中的每一者上方的所述一组壁限定的空间，并覆盖所述多个区段中的每一者的所述相应的半导体装置。
12.根据权利要求11所述的装置，其中所述衬底是硅晶片，并且其中所述多个区段对应于未分离的裸片。
13.根据权利要求11所述的装置，其中所述衬底是半导体封装衬底，并且其中所述多个区段对应于未分离的半导体封装。
14.根据权利要求11所述的装置，其中所述一组壁经配置以从所述衬底去除从而在所述模塑料的各部分之间形成气隙。
15.根据权利要求11所述的装置，其中所述一组壁包含某种材料，在所述材料和所述模塑料都固化之后所述材料比所述模塑料更具顺应性。
16.根据权利要求11所述的装置，其中所述一组壁包含膨胀材料。
17.根据权利要求11所述的装置，其中所述一组壁中的每一壁的宽度在1微米与1毫米之间。
18.一种用于半导体制造和封装的方法，所述方法包括：
在半导体晶片的表面上形成一组壁，所述一组壁将所述半导体晶片划分成多个裸片区段；
将模塑料沉积到所述半导体晶片上，所述模塑料至少部分地填充由所述多个裸片区段中的每一者上方的所述一组壁限定的空间；以及
去除所述一组壁以限定对应于所述多个裸片区段中的每一者的所述模塑料的各部分之间的气隙。
19.根据权利要求18所述的方法，其中去除所述一组壁包括：
用工具加工所述一组壁；
触发所述一组壁的自解聚材料解聚；
将所述一组壁溶解在溶剂中；
向所述一组壁施加腐蚀剂；
干蚀刻所述一组壁；
向所述一组壁施加热量；或
其组合。
20.根据权利要求18所述的方法，其进一步包括：
在去除所述一组壁之后，对所述半导体晶片执行一或多个制造或封装工艺；以及
沿着所述模塑料的所述部分之间的所述气隙分离所述半导体晶片。
CN201910955455.1A 2018-10-09 2019-10-09 用于半导体制造和封装的方法以及在所述方法中使用的装置 Withdrawn CN111029264A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/155,607 US11227777B2 (en) 2018-10-09 2018-10-09 Sacrificial separators for wafer level encapsulating
US16/155,607 2018-10-09

Publications (1)

Publication Number Publication Date
CN111029264A true CN111029264A (zh) 2020-04-17

Family

ID=70052268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910955455.1A Withdrawn CN111029264A (zh) 2018-10-09 2019-10-09 用于半导体制造和封装的方法以及在所述方法中使用的装置

Country Status (2)

Country Link
US (1) US11227777B2 (zh)
CN (1) CN111029264A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160247767A1 (en) * 2015-02-23 2016-08-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
US20170263837A1 (en) * 2014-09-12 2017-09-14 Semicon Light Co., Ltd. Method for manufacturing semiconductor light-emitting device
CN107408546A (zh) * 2015-03-02 2017-11-28 美光科技公司 具有底部填充封围腔的半导体装置组合件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180374717A1 (en) * 2017-06-23 2018-12-27 Powertech Technology Inc. Semiconductor package and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263837A1 (en) * 2014-09-12 2017-09-14 Semicon Light Co., Ltd. Method for manufacturing semiconductor light-emitting device
US20160247767A1 (en) * 2015-02-23 2016-08-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN107408546A (zh) * 2015-03-02 2017-11-28 美光科技公司 具有底部填充封围腔的半导体装置组合件

Also Published As

Publication number Publication date
US11227777B2 (en) 2022-01-18
US20200111683A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
US20220293567A1 (en) Direct bonded stack structures for increased reliability and improved yield in microelectronics
TWI512848B (zh) 封裝結構性元件
KR101026591B1 (ko) 박형의 ｔｉｍ 코어리스, 고밀도, 범프리스 패키지를 형성하는 방법 및 그에 의해 형성된 구조물들
US20080164593A1 (en) Method of packaging semiconductor devices
US8124455B2 (en) Wafer strength reinforcement system for ultra thin wafer thinning
US7749349B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
US10083941B2 (en) Stacked semiconductor dies with selective capillary under fill
US10617010B2 (en) Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices
CN111029264A (zh) 用于半导体制造和封装的方法以及在所述方法中使用的装置
US9842776B2 (en) Integrated circuits and molding approaches therefor
Kajikawa Fan-out wafer-level packaging advanced manufacturing solution for fan-out WLP/PLP by DFD (die face down) compression mold
CN110683118A (zh) 晶圆重组芯片运输方法以及运输装置
US20040158978A1 (en) Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
US20220302086A1 (en) Fan-out packages providing enhanced mechanical strength and methods for forming the same
US20080265462A1 (en) Panel/wafer molding apparatus and method of the same
US9349613B1 (en) Electronic package with embedded materials in a molded structure to control warpage and stress
US10418249B2 (en) Method and apparatus for using universal cavity wafer in wafer level packaging
GB2611475A (en) Semiconductor device module and method for manufacturing same
US9831104B1 (en) Techniques for molded underfill for integrated circuit dies
TWI353655B (zh)
US11552040B2 (en) Package process, DAF replacement
Bu et al. Mold flow simulation for fan-out panel-level packaging (FOPLP)
CN110634807B (zh) 半导体分隔装置
KR20230092531A (ko) 반도체 소자의 다이 접착 패키징 및 그 방법
TW201622024A (zh) 安裝晶片的方法與安裝晶片的裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200417

WW01 Invention patent application withdrawn after publication