CN111029245A - 一种SiC外延速率切换的方法 - Google Patents

一种SiC外延速率切换的方法 Download PDF

Info

Publication number
CN111029245A
CN111029245A CN201911247193.XA CN201911247193A CN111029245A CN 111029245 A CN111029245 A CN 111029245A CN 201911247193 A CN201911247193 A CN 201911247193A CN 111029245 A CN111029245 A CN 111029245A
Authority
CN
China
Prior art keywords
source
reaction chamber
epitaxial
flow
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911247193.XA
Other languages
English (en)
Other versions
CN111029245B (zh
Inventor
李赟
李忠辉
赵志飞
王翼
周平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201911247193.XA priority Critical patent/CN111029245B/zh
Publication of CN111029245A publication Critical patent/CN111029245A/zh
Application granted granted Critical
Publication of CN111029245B publication Critical patent/CN111029245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种SiC外延速率切换的方法。以化学汽相淀积生长技术为基础，在大差异外延速率切换过程中，采用小变化阶梯式的速率变化模式，平稳地在外延过程中实现了速率的切换，对比业内常用的外延速率线性变化模式，本方法可以实现更加清晰、陡峭的掺杂界面，且该方法兼容于常规的SiC外延工艺，具有较高的推广价值。

Description

一种SiC外延速率切换的方法
技术领域
本发明提出的是一种SiC外延速率切换的方法，属于半导体材料技术领域。
背景技术
碳化硅（SiC）是一个优秀的材料。对比传统的硅材料，它拥有10倍的击穿场强，3倍的热导率，3倍的禁带宽度。SiC器件是推动电力电子技术发展的支撑。对比基于硅以及氮化镓功率器件，SiC器件最大的优势在于高压以及超高压应用。SiC器件的设计结构主要通过同质外延生长的方式来实现。器件耐压和外延层的厚度成正比，因此高压以及超高压SiC器件的研制必须基于厚层SiC外延材料。为了降低能耗以及外延过程中的掉落物，高速外延技术必不可少。
如果在SiC衬底上直接进行高速外延，势必会产生大量的外延缺陷。业内一般都会采用低外延速率先生长一层高掺杂浓度的缓冲层，然后再采用线性变化的方式将外延速率提高至设定值。SiC外延速率和生长源流量成正比，速率提升一般都是采用提高生长源流量的方式来实现。SiC外延的生长源主要包括硅源和碳源，虽然在速率提升过程中硅烷和碳源按等比例变化，但是由于硅团簇的原因，在不同的硅源流量下，有效硅源的量并不相同，因此在生长速率线性变化过程中，实际碳硅比也在变化，因此在生长速率线性变化的过程中很难实现固定掺杂浓度的外延层的生长。造成外延结构界面不清晰，从而影响外延层厚度测试的准确性。同时实际碳硅比的不断变化也会在外延速率线性变化过程中引入外延缺陷。
发明内容
为了克服以上现有技术的缺陷，本发明提出了一种SiC外延速率切换的方法，在大差异外延速率切换过程中，采用小变化阶梯式的速率变化模式，平稳地在外延过程中实现了速率的切换，工艺过程如图1所示。对比本领域常用的外延速率线性变化模式，本发明提供的方法可以实现更加清晰、陡峭的掺杂界面，同时还有助于抑制外延缺陷。
技术方案：
一种SiC外延速率切换的方法，包括以下步骤：
步骤一，选取偏向<11-20>方向4°或者8°的硅面碳化硅衬底，将衬底置于SiC外延设备反应室内的石墨基座上；
步骤二，采用氩气对反应室气体进行置换，向反应室通入氢气，逐渐加大氢气流量至60-120L/min，选用氢气或者氩气作为气浮气体推动石墨基座旋转，设置反应室压力为80-200 mbar，将反应室逐渐升温至生长温度，达到生长温度后维持反应室温度5-15分钟，对衬底进行纯氢气刻蚀；
步骤三，向反应室通入硅源和碳源，控制硅源和氢气的流量比Si/H2小于0.03%，控制进气端碳硅比C/Si≤0.9，并通入n型或p型掺杂源，生长高掺缓冲层；
步骤四，提高硅源流量，控制硅源流量增量不高于步骤三中的硅源流量数值，控制进气端0.7≤C/Si≤1.2，并调整n型掺杂源或者p型掺杂源的流量，生长厚度0.05-0.2μm，掺杂浓度和步骤三中生长的高掺缓冲层掺杂浓度相同的外延层；
步骤五：重复步骤四，直至硅源流量、碳源流量改变至生长外延结构中外延层所需的设定值；
步骤六：改变掺杂源流量至生长外延结构中外延层所需的设定值，完成外延层的生长；
步骤七：在完成外延结构生长之后，关闭生长源和掺杂源，在氢气气氛中将反应室温度降温至室温，反应室温度达到室温后将氢气排外后，通过氩气对反应室内的气体进行置换，最终用氩气将反应室压力充气至大气压后，开腔取片。
进一步，所述的SiC外延速率切换的方法，步骤二中将反应室逐渐升温至生长温度为1600-1700℃。
进一步，所述的SiC外延速率切换的方法，步骤三中硅源包括硅烷或三氯硅烷；如果选用硅烷作为主要硅源，为避免硅团簇出现一般都会配合氯化氢一起使用；
进一步，所述的SiC外延速率切换的方法，步骤三中碳源包括甲烷、乙烯、乙炔或丙烷中的任意一种。
进一步，所述的SiC外延速率切换的方法，步骤三中高掺缓冲层的厚度为0.5-5μm，掺杂浓度为1-5E18 cm-3。
进一步，所述的SiC外延速率切换的方法，步骤三中n型掺杂源包括氮气、氨气或磷烷中的任意一种。
进一步，所述的SiC外延速率切换的方法，步骤三中p型掺杂源包括三甲基铝或硼烷。
进一步，所述的SiC外延速率切换的方法，步骤四中通过调整碳源流量，控制进气端C/Si比数值在0.7-1.2的范围内调整。
以上步骤三中，碳硅比表示进气端生长源中碳原子数和硅原子数量的比例,简写为C/Si。
本发明与现有技术相比，其有益效果是：采用小变化阶梯式的速率变化模式，平稳地在外延过程中实现了速率的切换。每个速率阶梯内，碳硅比、掺杂源流量均可以独立调节设定，可以生长出和低速缓冲层相同的掺杂浓度，同时碳硅比可以选择更优值从而抑制外延缺陷。对比业内常用的外延速率线性变化模式，本方法可以实现更加清晰、陡峭的掺杂界面，并降低外延缺陷，且该方法兼容于常规的SiC外延工艺，具有较高的推广价值。
附图说明
图1为阶梯式速率变化和本领域常用的线性速率变化的对比示意图；
图2为实施例1中生长的外延片表面的缺陷扫描结果图；
图3为外延片SIMS检测结果对比图，其中（a）为线性速率变化工艺生长的外延片SIMS检测结果图，（b）为实施例1中生长外延片SIMS测试结果图。
具体实施方式
下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。
实施例1
本实施例提供一种在SiC化学气相沉积外延系统中的一种SiC外延速率切换的方法，本实施例采用的SiC化学气相沉积外延系统为水平热壁式外延炉，本实施例的方法包括以下步骤：
步骤一，选取偏向<11-20>方向4°的硅面碳化硅衬底，将衬底置于SiC外延系统反应室内的石墨基座上；
步骤二，采用氩气对反应室气体进行3次置换，向反应室通入氢气（H2），逐渐加大氢气流量至100L/min，选用氢气作为气浮气体推动石墨基座旋转，氢气流量1000 ml/min，设置反应室压力为100 mbar，将反应室逐渐升温至生长温度1650℃，达到生长温度后维持反应室温度5分钟，对衬底进行纯氢气H2刻蚀；
步骤三，向反应室通入三氯氢硅和乙烯，控制Si/H2比为0.025%，控制C/Si比为0.85，并通入200 sccm 高纯氮气，时间设定为6分钟，生长厚度0.5μm，掺杂浓度1E18 cm-3的缓冲层；
步骤四，提高三氯氢硅流量，控制Si/H2比为0.0375%，同步提高乙烯流量，控制C/Si比为0.84，并通入260 sccm 高纯氮气，时间设定为30秒，生长厚度0.06 μm，掺杂浓度1E18cm-3的缓冲层。
步骤五，提高三氯氢硅流量，控制Si/H2比为0.05%，同步提高乙烯流量，控制C/Si比为0.83，并通入360 sccm 高纯氮气，时间设定为30秒，生长厚度0.08 μm，掺杂浓度1E18cm-3的缓冲层；然后再提高三氯氢硅流量，控制Si/H2比为0.0625%，同步提高乙烯流量，控制C/Si比为0.82，并通入480 sccm 高纯氮气，时间设定为30秒，生长厚度0.1 μm，掺杂浓度1E18 cm-3的缓冲层；再提高三氯氢硅流量，控制Si/H2比为0.075%，同步提高乙烯流量，控制C/Si比为0.81，并通入560 sccm 高纯氮气，时间设定为30秒，生长厚度0.12 μm，掺杂浓度1E18 cm-3的缓冲层；继续提高三氯氢硅流量，控制Si/H2比为0.0875%，同步提高乙烯流量，控制C/Si比为0.81，并通入660 sccm 高纯氮气，时间设定为30秒，生长厚度0.14 μm，掺杂浓度1E18 cm-3的缓冲层；再次提高三氯氢硅流量，控制Si/H2比为0.1%，同步提高乙烯流量，控制C/Si比为0.80，并通入760 sccm 高纯氮气，时间设定为30秒，生长厚度0.16 μm，掺杂浓度1E18 cm-3的缓冲层；
步骤六，保持三氯氢硅以及乙烯流量不变，并通入8 sccm 高纯氮气，时间设定为10分钟，生长厚度10 μm，掺杂浓度1E16 cm-3的外延层；
步骤七，在完成外延结构生长之后，关闭生长源和掺杂源，在氢气气氛中将反应室温度降温至室温，反应室温度达到室温后将氢气排外后，通过氩气对反应室内的气体进行3次置换，最终用氩气将反应室压力充气至大气压后，开腔取片。
图2是本实施例中外延片表面的缺陷扫描结果，外延片表面缺陷密度≤1cm-2，表明采用该方法生长的外延片具有较低的表面缺陷密度。
图2中的缺陷统计结果如下表：
Figure DEST_PATH_IMAGE002A
图3是线性速率变化工艺生长的外延片SIMS检测结果（a）及实施例中生长外延片SIMS测试结果（b）。通过结果可以看出采用本专利提供的方法可以实现更加清晰的外延层掺杂浓度界面。
在本发明的另外实施例中，对于制备方法中参数的控制，采用发明内容中的参数控制范围，最终得到的结果与以上实施例的结果接近，均能可以实现更加清晰的外延层掺杂浓度界面。
以上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上作出各种变化。

Claims (8)

1.一种SiC外延速率切换的方法，其特征在于，包括以下步骤：
步骤一，选取偏向<11-20>方向4°或者8°的硅面碳化硅衬底，将衬底置于SiC外延设备反应室内的石墨基座上；
步骤二，采用氩气对反应室气体进行置换，向反应室通入氢气，逐渐加大氢气流量至60-120L/min，选用氢气或者氩气作为气浮气体推动石墨基座旋转，设置反应室压力为80-200 mbar，将反应室逐渐升温至生长温度，达到生长温度后维持反应室温度5-15分钟，对衬底进行纯氢气刻蚀；
步骤三，向反应室通入硅源和碳源，控制硅源和氢气的流量比Si/H2小于0.03%，控制进气端碳硅比C/Si≤0.9，并通入n型掺杂源或p型掺杂源，生长高掺缓冲层；
步骤四，提高硅源流量，控制硅源流量增量不高于步骤三中的硅源流量数值，控制进气端0.7≤C/Si≤1.2，并调整n型掺杂源或者p型掺杂源的流量，生长厚度0.05-0.2μm，掺杂浓度和步骤三中生长的高掺缓冲层掺杂浓度相同的外延层；
步骤五：重复步骤四，直至硅源流量、碳源流量改变至生长外延结构中外延层所需的设定值；
步骤六：改变掺杂源流量至生长外延结构中外延层所需的设定值，完成外延层的生长；
步骤七：在完成外延结构生长之后，关闭生长源和掺杂源，在氢气气氛中将反应室温度降温至室温，反应室温度达到室温后将氢气排外后，通过氩气对反应室内的气体进行置换，最终用氩气将反应室压力充气至大气压后，开腔取片。
2.根据权利要求1所述的SiC外延速率切换的方法，其特征在于，步骤二中将反应室逐渐升温至生长温度为1600-1700℃。
3.根据权利要求1所述的SiC外延速率切换的方法，其特征在于，步骤三中硅源包括硅烷或三氯硅烷；如果选用硅烷作为主要硅源，为避免硅团簇出现一般都会配合氯化氢一起使用。
4.根据权利要求1所述的SiC外延速率切换的方法，其特征在于，步骤三中碳源包括甲烷、乙烯、乙炔或丙烷中的任意一种。
5.根据权利要求1所述的SiC外延速率切换的方法，其特征在于，步骤三中高掺缓冲层的厚度为0.5-5μm，掺杂浓度为1-5E18 cm-3。
6.根据权利要求1所述的SiC外延速率切换的方法，其特征在于，步骤三中n型掺杂源包括氮气、氨气或磷烷中的任意一种。
7.根据权利要求1所述的SiC外延速率切换的方法，其特征在于，步骤三中p型掺杂源包括三甲基铝或硼烷。
8.根据权利要求1所述的SiC外延速率切换的方法，其特征在于，步骤四中通过调整碳源流量，控制进气端C/Si比数值在0.7-1.2的范围内调整。
CN201911247193.XA 2019-12-09 2019-12-09 一种SiC外延速率切换的方法 Active CN111029245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911247193.XA CN111029245B (zh) 2019-12-09 2019-12-09 一种SiC外延速率切换的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911247193.XA CN111029245B (zh) 2019-12-09 2019-12-09 一种SiC外延速率切换的方法

Publications (2)

Publication Number Publication Date
CN111029245A true CN111029245A (zh) 2020-04-17
CN111029245B CN111029245B (zh) 2022-07-29

Family

ID=70204789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911247193.XA Active CN111029245B (zh) 2019-12-09 2019-12-09 一种SiC外延速率切换的方法

Country Status (1)

Country Link
CN (1) CN111029245B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130143396A1 (en) * 2011-11-23 2013-06-06 University Of South Carolina Pretreatment Method for Reduction and/or Elimination of Basal Plane Dislocations Close to Epilayer/Substrate Interface in Growth of SiC Epitaxial
US20150128850A1 (en) * 2011-11-23 2015-05-14 University Of South Carolina Pretreatment Method for Reduction and/or Elimination of Basal Plane Dislocations Close to Epilayer/Substrate Interface in Growth of SiC Epitaxial Films
CN107492482A (zh) * 2017-07-18 2017-12-19 李哲洋 一种提高碳化硅外延层载流子寿命的方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN108796616A (zh) * 2018-05-04 2018-11-13 中国电子科技集团公司第五十五研究所 一种提高碳化硅外延片片内p型掺杂浓度均匀性的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130143396A1 (en) * 2011-11-23 2013-06-06 University Of South Carolina Pretreatment Method for Reduction and/or Elimination of Basal Plane Dislocations Close to Epilayer/Substrate Interface in Growth of SiC Epitaxial
US20150128850A1 (en) * 2011-11-23 2015-05-14 University Of South Carolina Pretreatment Method for Reduction and/or Elimination of Basal Plane Dislocations Close to Epilayer/Substrate Interface in Growth of SiC Epitaxial Films
CN107492482A (zh) * 2017-07-18 2017-12-19 李哲洋 一种提高碳化硅外延层载流子寿命的方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN108796616A (zh) * 2018-05-04 2018-11-13 中国电子科技集团公司第五十五研究所 一种提高碳化硅外延片片内p型掺杂浓度均匀性的方法

Also Published As

Publication number Publication date
CN111029245B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN107068539B (zh) 降低碳化硅外延基平面位错密度的方法
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
EP2044244B1 (en) Method of manufacturing substrates having improved carrier lifetimes
CN108166056A (zh) 一种能够有效降低碳化硅外延表面缺陷的生长方法
US10907273B2 (en) Growing epitaxial 3C-SiC on single-crystal silicon
WO2012067112A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US20070224786A1 (en) Epitaxial semiconductor deposition methods and structures
CN112701031B (zh) 一种碳化硅外延材料的缓冲层生长方法
CN108796616B (zh) 一种提高碳化硅外延片片内p型掺杂浓度均匀性的方法
CN112466745B (zh) 一种碳化硅外延生长的控制方法及碳化硅外延片
KR101947926B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
CN111681947B (zh) 一种降低外延片堆垛层错缺陷的外延方法及其应用
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
CN112366130B (zh) 一种降低碳化硅外延材料缺陷密度的方法
JP2018107398A (ja) ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
CN115029782A (zh) 一种碳化硅外延生长方法
CN111029250B (zh) 一种实现SiC外延曲线形掺杂分布的方法
CN116613056B (zh) 一种降低碳化硅外延薄膜表面缺陷的方法
CN111029245B (zh) 一种SiC外延速率切换的方法
EP2704183A2 (en) Method for manufacturing silicon carbide semiconductor device
CN116825620A (zh) 一种降低碳化硅外延片表面缺陷的方法
CN114032616B (zh) 非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法
CN114242566A (zh) 一种提高碳化硅外延片载流子寿命的方法
CN111293037B (zh) 一种P型SiC外延及其生长方法
CN114496728A (zh) 低缺陷碳化硅外延材料制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant