CN111026579A - 一种数据检错能力的校验方法、装置、终端设备及介质 - Google Patents
一种数据检错能力的校验方法、装置、终端设备及介质 Download PDFInfo
- Publication number
- CN111026579A CN111026579A CN201911197976.1A CN201911197976A CN111026579A CN 111026579 A CN111026579 A CN 111026579A CN 201911197976 A CN201911197976 A CN 201911197976A CN 111026579 A CN111026579 A CN 111026579A
- Authority
- CN
- China
- Prior art keywords
- data
- stream data
- error
- chip
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本申请适用于数据校验技术领域,提供了一种数据检错能力的校验方法、装置、终端设备及介质,包括:获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息;基于所述流数据的所述结构信息及每帧所述数据的结构参量信息,生成激励流数据;基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据;将所述校验流数据通过总线发送至待校验的片上系统;基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验,从而实现了对片上系统处理错误数据的能力的多方面校验,提高了数据校验的准确性。
Description
技术领域
本申请属于数据校验技术领域,尤其涉及一种数据检错能力的校验方法、终端设备及计算机可读存储介质。
背景技术
随着通信技术的不断发展,终端设备之间的数据交互量越来越大。当终端设备与其他设备之间的数据交互量较大时,终端设备中的片上系统(即系统级芯片,System onChip,SOC)通常会持续接收到数据,现有技术将随时间延续而无限增长的动态数据集合称为流数据,即流数据是一组顺序、大量、快速且连续到达的数据序列。而为了保证终端设备能够与其他设备进行正常通信,就需要保证终端设备中的片上系统能够正确处理实时高速的流数据。
现有技术通常是将片上系统接收并展示出的流数据与向片上系统发送的流数据进行对比,基于两者之间的差异性对片上系统处理流数据的能力进行校验。然而,该流数据检验方法较只能校验出片上系统是否能够正确接收到流数据,而无法对片上系统处理流数据的能力进行多方面的校验,导致校验准确性较低。
发明内容
有鉴于此,本申请实施例提供了一种数据检错能力的校验方法、终端设备及计算机可读存储介质,以解决现有的流数据校验方法无法对片上系统处理流数据的能力进行多方面的校验,导致校验准确性较低的问题。
本申请实施例的第一方面提供了一种数据检错能力的校验方法,包括:
获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息;所述结构信息用于描述所述流数据包括的数据的帧数及每帧所述数据的结构,所述结构参量信息用于描述所述数据包括的各个结构参量的格式;
基于所述流数据的所述结构信息及每帧所述数据的结构参量信息,生成激励流数据;
基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据;
将所述校验流数据通过总线发送至待校验的片上系统;
基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验。
进一步的,所述基于所述流数据的所述结构信息及每帧所述数据序列的结构参量信息,生成激励流数据,包括:
为每帧所述数据定义一数据空队列;
基于每帧所述数据的结构及结构参量信息,在每帧所述数据对应的所述数据空队列中填充数据比特,得到每帧所述数据对应的数据序列;
将所有所述数据序列构成的数据集确定为所述激励流数据。
进一步的,所述数据序列包括至少一个控制字节和至少一个内容字节;所述数据错误类型包括控制字节错误型;
所述基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据,包括:
对所述激励流数据包括的至少一帧所述数据序列中的所述控制字节包括的数据比特进行修改,将修改后的所述激励流数据确定为所述校验流数据。
进一步的,所述数据序列包括至少一个控制字节和至少一个内容字节;所述数据错误类型包括内容字节错误型;
所述基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据,包括:
对所述激励流数据包括的至少一帧所述数据序列中的所述内容字节包括的数据比特进行修改,将修改后的所述激励流数据确定为所述校验流数据。
进一步的,所述数据错误类型包括总线时延型;
所述基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据,包括:
将所述激励流数据确定为所述校验流数据,并基于预设数据时延对与片上系统连接的总线的数据时延进行配置;
所述将所述校验流数据通过总线发送至待校验的片上系统,包括:
将所述校验流数据通过配置时延后的所述总线发送至待校验的片上系统。
进一步的,所述基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验,包括:
若接收到所述片上系统基于所述校验流数据反馈的错误中断,且所述错误中断的类型与所述数据错误类型匹配,则判定所述片上系统的数据检错能力正常。
进一步的,所述基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验,包括:
若未接收到所述片上系统基于所述校验流数据反馈的错误中断,则判定所述片上系统的数据检错能力异常。
本申请实施例的第二方面提供了一种数据检错能力的校验装置,包括:
第一获取单元,用于获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息;所述结构信息用于描述所述流数据包括的数据的帧数及每帧所述数据的结构,所述结构参量信息用于描述所述数据包括的各个结构参量的格式;
第一数据生成单元,用于基于所述流数据的所述结构信息及每帧所述数据的结构参量信息,生成激励流数据;
第二数据生成单元,基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据;
发送单元,用于将所述校验流数据通过总线发送至待校验的片上系统;
校验单元,用于基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验。
本申请实施例的第三方面提供了一种终端设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如上述第一方面中任一项所述的数据检错能力的校验方法。
本申请实施例的第四方面提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现如上述第一方面中任一项所述的数据检错能力的校验方法。
本申请实施例的第五方面提供了一种计算机程序产品,当计算机程序产品在终端设备上运行时,使得终端设备执行上述第一方面中任一项所述的数据检错能力的校验方法。
实施本申请实施例提供的一种数据检错能力的校验方法、装置、终端设备及计算机可读存储介质具有以下有益效果:
本申请实施例提供的一种数据检错能力的校验方法,通过获取预先配置的流数据的结构信息及流数据包括的每帧数据的结构参量信息,基于流数据的结构信息及每帧数据的结构参量信息,生成激励流数据;基于预设的数据错误类型对应的错误配置策略对激励流数据进行错误配置,得到用于校验的校验流数据;将校验流数据通过总线发送至待校验的片上系统,由于预设的数据错误类型可以根据实际需求进行设置,因此,可以通过设置不同的数据错误类型,使校验流数据携带不同类型的错误,如此能够基于片上系统对校验流数据的反馈信息,对片上系统在接收到携带不同错误类型的校验流数据时的数据检错能力进行校验,从而实现了对片上系统处理错误数据的能力的多方面校验,提高了数据校验的准确性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种数据检错能力的校验方法的实现流程图;
图2是本申请实施例提供的一种数据检错能力的校验装置与片上系统之间的交互示意图;
图3是本申请实施例提供的一种数据检错能力的校验方法中S2的具体实现流程图;
图4是本申请另一实施例提供的一种数据检错能力的校验方法的实现流程图;
图5是本申请实施例提供的一种数据检错能力的校验装置的结构框图;
图6是本申请实施例提供的一种终端设备的结构框图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
请参阅图1,图1是本申请实施例提供的一种数据检错能力的校验方法的实现流程图。本实施例中,数据检错能力的校验方法的执行主体为数据检错能力的校验装置,本实施例提供的数据检错能力的校验方法用于对片上系统接收数据时的数据检错能力进行校验,具体的,如图2所示,在对片上系统的数据检错能力进行校验时,将数据检错能力的校验装置通过总线与待校验的片上系统进行通信连接。
如图1所示的数据检错能力的校验方法包括以下步骤:
S1:获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息;所述结构信息用于描述所述流数据包括的数据的帧数及每帧所述数据的结构,所述结构参量信息用于描述所述数据包括的各个结构参量的格式。
本申请实施例中,在需要对片上系统(即系统级芯片,System on Chip,SOC)接收流数据时的数据检错能力进行校验时,开发人员可以预先对用于校验的流数据的结构信息和流数据包括的每帧数据的结构参量信息进行配置。
其中,用于校验的流数据指需要在校验时发送给片上系统的流数据。流数据的结构信息用于描述流数据包括的数据的帧数及每帧数据的结构。流数据包括的数据帧的帧数可以根据实际需求设置,每帧数据的结构可以通过结构参量描述,例如,可以定义某视频数据的结构由视频控制字、视频数据、消隐控制字、消隐数据、音频控制字及音频数据构成,其中,视频控制字、视频数据、消隐控制字、消隐数据、音频控制字及音频数据即为该视频数据包括的结构参量。需要说明的是,不同帧数据包括的结构参量可以相同,也可以不同,具体根据实际需求设置。优选的,为了增加校验的准确性,可以在流数据中配置多种不同结构的数据。
结构参量的格式包括但不限于结构参量的数据长度和数据格式等,每个结构参量的数据长度和数据格式可根据实际需求设置,例如,某视频数据中的“视频数据”这一结构参量的数据长度可以根据视频分辨率确定,视频数据中的“视频数据”这一结构参量的数据格式可以为RGB值格式。
需要说明的是,每帧数据均包括控制字节和内容字节。如上述示例,上述视频数据中的控制字节包括:视频控制字、消隐控制字及音频控制字,上述视频数据中的内容字节包括:视频数据、消隐数据及音频数据。
在实际应用中,开发人员可以将预先配置的流数据的结构信息和流数据包括的每帧数据的结构参量信息进行配置存储在校验装置的存储单元。
本申请实施例中,校验装置在检测到校验指令时,从其存储单元中获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息。在实际应用中,可以在校验装置的交互界面设置预设校验控件,校验人员可以通过触发校验装置的交互界面的预设校验控件来触发校验指令。基于此,校验装置检测到校验指令可以是:检测到校验装置的交互界面的预设校验控件被触发。即校验装置若检测到校验装置的交互界面的预设校验控件被触发,则认为检测到校验指令,此时,校验装置从其存储单元中获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息。
S2:基于所述流数据的所述结构信息及每帧所述数据序列的结构参量信息,生成激励流数据。
本申请实施例中,校验装置获取到流数据的结构信息及所述流数据包括的每帧数据的结构参量信息后,基于流数据的结构信息及流数据包括的每帧数据的结构参量信息,生成激励流数据。
具体的,S2可以通过如图3所示的S21~S23实现,详述如下:
S21:为每帧所述数据定义一数据空队列。
S22:基于每帧所述数据的结构及结构参量信息,在每帧所述数据对应的所述数据空队列中填充数据比特,得到每帧所述数据对应的数据序列。
S23:将所有所述数据序列构成的数据集确定为所述激励流数据。
本实施例中,校验装置可以根据结构信息中包括的数据的帧数,为每帧数据均定义一数据空队列,数据空队列为空的数据,其用于填充数据比特。例如,若结构信息中包括的数据的帧数为n,则校验装置定义n个数据空队列。
校验装置为每帧数据定义了数据空队列后,基于结构信息中包括的每帧数据的结构以及每帧数据包括的各个结构参量的格式,在每帧数据空队列中填充符合要求的数据比特,在每帧数据对应的数据空队列中填充了数据比特后,即得到每帧数据对应的数据序列。校验装置将所有数据序列构成的数据集确定为激励流数据,即激励流数据中包括至少一帧数据序列。
S3:基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据。
由于本申请需要对片上系统接收流数据时的数据检错能力进行校验,即校验片上系统能否对出错的流数据进行正常响应,例如,校验片上系统是否能识别出流数据的错误之处并上报流数据的错误类型,因此,本申请实施例在得到激励流数据后,需要在激励流数据中配置错误之处。
具体的,由于流数据在实际传输过程中,通常会因为各种不可控因素导致流数据出现不同类型的错误,因此,本申请实施例中,为了对流数据在实际传输过程中所出现的不同类型的错误进行模拟,开发人员可以根据实际情况预先设置不同的数据错误类型,并为每种数据错误类型配置相应的错误配置策略。其中,错误配置策略用于描述对激励流数据进行错误配置的方式。
本申请实施例中,校验装置在得到激励流数据后,基于预设的各个数据错误类型各自对应的错误配置策略分别对激励流数据进行错误配置,将配置了错误的激励流数据确定为用于对片上系统的检测能力进行校验的校验流数据。
作为本申请一实施例,由于在流数据的传输过程中某些原因可能导致流数据中包括的数据序列的控制字节部分出错,因此,为了对该类型的错误进行模拟,开发人员预先设置的数据错误类型可以包括控制字节错误型。基于此,步骤S3具体可以包括:
对所述激励流数据包括的至少一帧所述数据序列中的所述控制字节包括的数据比特进行修改,将修改后的所述激励流数据确定为所述校验流数据。
本实施例中,检验装置得到激励流数据后,对激励流数据包括的至少一帧数据序列中的至少一个控制字节包括的数据比特进行修改,示例性的,检验装置可以将激励流数据中的某个数据序列中的某个控制字节包括的数据比特修改为预设的基准码,这样激励流数据中的某数据序列中的某控制字节就会出错。校验装置将修改后的激励流数据确定为校验流数据。
需要说明的是,校验装置还可以对激励流数据中的多帧数据序列中的多个控制字节包括的数据比特均进行修改,从而使激励流数据中存在多处控制字节上的错误,具体根据实际需求修改,此处不做限制。
作为本申请另一实施例,由于在流数据的传输过程中某些原因可能导致流数据中包括的数据序列的内容字节部分出错,因此,为了对该类型的错误进行模拟,开发人员预先设置的数据错误类型中可以包括内容字节错误型。基于此,步骤S3具体还可以包括:
对所述激励流数据包括的至少一帧所述数据序列中的所述内容字节包括的数据比特进行修改,将修改后的所述激励流数据确定为所述校验流数据。
本实施例中,检验装置得到激励流数据后,对激励流数据包括的至少一帧数据序列中的至少一个内容字节包括的数据比特进行修改,示例性的,检验装置可以将激励流数据中的某个数据序列中的某个内容字节包括的数据比特修改为预设的基准码,这样激励流数据中的某数据序列中的某内容字节就会出错。校验装置将修改后的激励流数据确定为校验流数据。
需要说明的是,校验装置还可以对激励流数据中的多帧数据序列中的多个内容字节包括的数据比特均进行修改,从而使激励流数据存在多处内容字节上的错误,具体根据实际需求修改,此处不做限制。
需要说明的是,作为本申请再一实施例,校验装置还可以同时对激励流数据中包括的至少一帧数据序列中的控制字节和内容字节包括的数据比特均进行修改,从而使激励流数据中既存在控制字节上的错误又存在内容字节上的错误。
S4:将所述校验流数据通过总线发送至待校验的片上系统。
本申请实施例中,校验装置得到校验流数据后,将校验流数据通过总线发送至待校验的片上系统。
需要说明的是,本实施例中,校验装置与待校验的片上系统之间的总线的数据时延为0,这样可以对片上系统检测接收控制字节错误型和内容字节错误型的错误流数据时的数据检错能力进行准确校验。其中,数据时延指总线传输数据时的时延。
S5:基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验。
本申请实施例中,由于校验流数据中存在错误,因此,校验装置将检验流数据发送至待校验的片上系统后,可以通过片上系统接收到校验流数据后针对校验流数据的反馈信息对片上系统的数据检错能力进行校验。
具体的,若片上系统再接收到校验流数据后,能够发现校验流数据中的错误之处并识别出校验流数据中错误之处的数据错误类型,且将该数据错误类型上报给校验数据,则说明片上系统的数据检错能力正常,即说明片上系统能够对流数据进行正确处理;若片上系统在接收到校验流数据后无法识别出校验流数据中的错误之处,则说明片上系统的数据检错能力异常,即说明片上系统无法对流数据进行正确处理。
基于此,本申请实施例中,检验装置将检验流数据发送至待校验的片上系统后,获取片上系统针对校验流数据的反馈信息,并基于该反馈信息对片上系统的数据检错能力进行校验。
具体的,作为本申请一实施例,S5具体可以包括以下步骤:
若接收到所述片上系统基于所述校验流数据反馈的错误中断,且所述错误中断的类型与所述数据错误类型匹配,则判定所述片上系统的数据检错能力正常。
本实施例中,校验装置将校验流数据发送至片上系统后,若接收到片上系统基于校验流数据反馈的错误中断,即片上系统对校验流数据的反馈信息为错误中断,则校验装置检测片上系统反馈的错误中断的类型是否与校验流数据的数据错误类型匹配。在实际应用中,当错误中断的类型与校验流数据的数据错误类型一致时,表示错误中断的类型是与校验流数据的数据错误类型匹配;当当错误中断的类型与校验流数据的数据错误类型不一致时,表示错误中断的类型是与校验流数据的数据错误类型不匹配。
校验装置若检测到片上系统反馈的错误中断与检验流数据的数据错误类型匹配,则判定片上系统的数据检错能力正常。校验装置若检测到片上系统反馈的错误中断与检验流数据的数据错误类型不匹配,则判定片上系统的数据检错能力异常。
作为本申请另一实施例,S5具体还可以包括以下步骤:
若未接收到所述片上系统基于所述校验流数据反馈的错误中断,则判定所述片上系统的数据检错能力异常。
本实施例中,校验装置将校验流数据发送至片上系统后,若未接收到片上系统基于校验流数据反馈的错误中断,即片上系统对校验流数据的反馈信息为无反馈,则说明片上系统无法识别出校验流数据中的错误之处,此时,校验装置判定片上系统的数据检错能力异常。
以上可以看出,本申请实施例提供的数据检错能力的校验方法,通过获取预先配置的流数据的结构信息及流数据包括的每帧数据序列的结构参量信息,基于流数据的结构信息及每帧数据序列的结构参量信息,生成激励流数据;基于预设的数据错误类型对应的错误配置策略对激励流数据进行错误配置,得到用于校验的校验流数据;将校验流数据通过总线发送至待校验的片上系统,由于预设的数据错误类型可以根据实际需求进行设置,因此,可以通过设置不同的数据错误类型,使校验流数据携带不同类型的错误,如此能够基于片上系统对校验流数据的反馈信息,对片上系统在接收到携带不同错误类型的校验流数据时的数据检错能力进行校验,从而实现了对片上系统处理错误数据的能力的多方面校验,提高了数据校验的准确性。
由于片上系统向校验装置反馈的错误中断类型能够准确反映片上系统对流数据的检错能力,因此,本实施例通过片上系统在接收到检验流数据后向校验装置反馈的错误中断类型对片上系统的数据检错能力进行校验,进而能够实现对片上系统的数据检错能力的快速校验,提高了数据校验效率。
请参阅图4,图4是本申请另一实施例提供的一种数据检错能力的校验方法的实现流程图。如图4所示,相对于图1对应的实施例,本实施例中的数据错误类型为总线时延型,基于此,本实施例提供的一种数据检错能力的校验方法中S3具体包括S31,详述如下:
S31:将所述激励流数据确定为所述校验流数据,并基于预设数据时延对与片上系统连接的总线的数据时延进行配置。
在实际应用中,在向片上系统发送流数据时,若传输数据的总线存在数据时延,则片上系统可能接收不到完整的流数据,即总线的数据时延会导致片上系统接收到的流数据出现错误,因此,为了对该类型的错误进行模拟,开发人员预先设置的数据错误类型中可以包括总线时延型,且开发人员可以预先为总线时延型数据错误类型配置具体的数据时延,该数据时延大于0。
本实施例中,校验装置得到激励流数据后,不对该激励流数据进行任何修改,直接将该激励流数据确定为用于对片上系统的数据检错能力进行校验的校验流数据,同时,校验系统基于预设数据时延对与片上系统连接的总线的数据时延进行配置,即,将与片上系统连接的总线的数据时延设置为预设数据时延从而使总线在传输数据时的数据时延大于0。
基于此,本实施例中的S4具体包括S41,详述如下:
S41:将所述校验流数据通过配置时延后的所述总线发送至待校验的片上系统。
本实施例中,校验装置对与片上系统连接的总线的数据时延进行配置后,将检验流数据通过配置时延后的总线发送至片上系统。
由于通过数据时延大于0的总线向待校验的片上系统发送校验流数据,因此,片上系统接收到的流数据通常会丢帧。此种情况下,校验装置若接收到片上系统针对校验流数据反馈的错误中断,且该错误中断的类型为总线时延型,则校验装置判定片上系统的数据检错能力正常;校验装置若未接收到片上系统针对校验流数据反馈的错误中断,则校验装置判定片上系统的数据检错能力异常。
以上可以看出,本实施例提供的一种数据检错能力的校验方法,实现了在与片上系统连接的总线存在数据时延时,对片上系统的数据检错能力的校验,从而进一步提高了数据校验的准确性。
请参阅图5,图5是本申请实施例提供的一种数据检错能力的校验装置的结构框图。该数据检错能力的校验装置包括的各单元用于执行图1、图3及图4对应的实施例中的各步骤。具体请参阅图1、图3及图4对应的实施例中的相关描述,为了便于说明,仅示出了与本实施例相关的部分。需要说明的是,如图2所示,在对片上系统的数据检错能力进行校验时,需将本实施例中的数据检错能力的校验装置通过总线与待校验的片上系统进行通信连接。
参见图5,数据检错能力的校验装置500包括:第一获取单元51、第一获取单元52、第二数据生成单元53、发送单元54及校验单元55。其中:
第一获取单元51用于获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息;所述结构信息用于描述所述流数据包括的数据的帧数及每帧所述数据的结构,所述结构参量信息用于描述所述数据包括的各个结构参量的格式。
第一数据生成单元52用于基于所述流数据的所述结构信息及每帧所述数据的结构参量信息,生成激励流数据。
第二数据生成单元53基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据。
发送单元54用于将所述校验流数据通过总线发送至待校验的片上系统。
校验单元55用于基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验。
作为本申请一实施例,第一数据生成单元52具体包括:定义单元、数据填充单元及第一确定单元。其中:
定义单元用于为每帧所述数据定义一数据空队列。
数据填充单元用于基于每帧所述数据的结构及结构参量信息,在每帧所述数据对应的所述数据空队列中填充数据比特,得到每帧所述数据对应的数据序列。
第一确定单元用于将所有所述数据序列构成的数据集确定为所述激励流数据。
作为本申请一实施例,所述数据序列包括至少一个控制字节和至少一个内容字节;所述数据错误类型包括控制字节错误型;
第二数据生成单元53具体用于:对所述激励流数据包括的至少一帧所述数据序列中的所述控制字节包括的数据比特进行修改,将修改后的所述激励流数据确定为所述校验流数据。
作为本申请一实施例,所述数据序列包括至少一个控制字节和至少一个内容字节;所述数据错误类型包括内容字节错误型;
第二数据生成单元53具体用于:对所述激励流数据包括的至少一帧所述数据序列中的所述内容字节包括的数据比特进行修改,将修改后的所述激励流数据确定为所述校验流数据。
作为本申请一实施例,所述数据错误类型包括总线时延型;
第二数据生成单元53具体用于:将所述激励流数据确定为所述校验流数据,并基于预设数据时延对与片上系统连接的总线的数据时延进行配置;
发送单元54具体用于:将所述校验流数据通过配置时延后的所述总线发送至待校验的片上系统。
作为本申请一实施例,校验单元55具体用于:
若接收到所述片上系统基于所述校验流数据反馈的错误中断,且所述错误中断的类型与所述数据错误类型匹配,则判定所述片上系统的数据检错能力正常。
作为本申请一实施例,校验单元55具体用于:
若未接收到所述片上系统基于所述校验流数据反馈的错误中断,则判定所述片上系统的数据检错能力异常。
以上可以看出,本实施例提供的数据检错能力的校验装置,通过获取预先配置的流数据的结构信息及流数据包括的每帧数据序列的结构参量信息,基于流数据的结构信息及每帧数据序列的结构参量信息,生成激励流数据;基于预设的数据错误类型对应的错误配置策略对激励流数据进行错误配置,得到用于校验的校验流数据;将校验流数据通过总线发送至待校验的片上系统,由于预设的数据错误类型可以根据实际需求进行设置,因此,可以通过设置不同的数据错误类型,使校验流数据携带不同类型的错误,如此能够基于片上系统对校验流数据的反馈信息,对片上系统在接收到携带不同错误类型的校验流数据时的数据检错能力进行校验,从而实现了对片上系统处理错误数据的能力的多方面校验,提高了数据校验的准确性。
由于片上系统向校验装置反馈的错误中断类型能够准确反映片上系统对流数据的检错能力,因此,本实施例通过片上系统在接收到检验流数据后向校验装置反馈的错误中断类型对片上系统的数据检错能力进行校验,进而能够实现对片上系统的数据检错能力的快速校验,提高了数据校验效率。
图6是本申请实施例提供的一种终端设备的结构框图。如图6所示,该实施例的终端设备6包括:处理器60、存储器61以及存储在所述存储器61中并可在所述处理器60上运行的计算机程序62,例如数据检错能力的校验方法的程序。处理器60执行所述计算机程序62时实现上述各个数据检错能力的校验方法各实施例中的步骤,例如图1所示的S1至S5。或者,所述处理器60执行所述计算机程序62时实现上述图5对应的实施例中各单元的功能,例如,图5所示的单元51至55的功能,具体请参阅图5对应的实施例中的相关描述,此处不赘述。
示例性的,所述计算机程序62可以被分割成一个或多个单元,所述一个或者多个单元被存储在所述存储器61中,并由所述处理器60执行,以完成本申请。所述一个或多个单元可以是能够完成特定功能的一系列计算机程序指令段,该指令段用于描述所述计算机程序62在所述终端设备6中的执行过程。例如,所述计算机程序62可以被分割成第一获取单元、第一获取单元、第二数据生成单元、发送单元及校验单元,各单元具体功能如上所述。
所述终端设备可包括,但不仅限于,处理器60、存储器61。本领域技术人员可以理解,图6仅仅是终端设备6的示例,并不构成对终端设备6的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件,例如所述终端设备还可以包括输入输出设备、网络接入设备、总线等。
所称处理器60可以是中央处理单元(Central Processing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器61可以是所述终端设备6的内部存储单元,例如终端设备6的硬盘或内存。所述存储器61也可以是所述终端设备6的外部存储设备,例如所述终端设备6上配备的插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。进一步地,所述存储器61还可以既包括所述终端设备6的内部存储单元也包括外部存储设备。所述存储器61用于存储所述计算机程序以及所述终端设备所需的其他程序和数据。所述存储器61还可以用于暂时地存储已经输出或者将要输出的数据。
需要说明的是,上述装置/单元之间的信息交互、执行过程等内容,由于与本申请方法实施例基于同一构思,其具体功能及带来的技术效果,具体可参见方法实施例部分,此处不再赘述。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
本申请实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现可实现上述各个方法实施例中的步骤。
本申请实施例还提供了一种计算机程序产品,当计算机程序产品在移动终端上运行时,使得移动终端执行时实现可实现上述各个方法实施例中的步骤。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质至少可以包括:能够将计算机程序代码携带到拍照装置/终端设备的任何实体或装置、记录介质、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,RandomAccess Memory)、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区,根据立法和专利实践,计算机可读介质不可以是电载波信号和电信信号。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的装置/网络设备和方法,可以通过其它的方式实现。例如,以上所描述的装置/网络设备实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分别到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包括在本申请的保护范围之内。
Claims (10)
1.一种数据检错能力的校验方法,其特征在于,包括:
获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息;所述结构信息用于描述所述流数据包括的数据的帧数及每帧所述数据的结构,所述结构参量信息用于描述所述数据包括的各个结构参量的格式;
基于所述流数据的所述结构信息及每帧所述数据的结构参量信息,生成激励流数据;
基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据;
将所述校验流数据通过总线发送至待校验的片上系统;
基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验。
2.根据权利要求1所述的校验方法,其特征在于,所述基于所述流数据的所述结构信息及每帧所述数据的结构参量信息,生成激励流数据,包括:
为每帧所述数据定义一数据空队列;
基于每帧所述数据的结构及结构参量信息,在每帧所述数据对应的所述数据空队列中填充数据比特,得到每帧所述数据对应的数据序列;
将所有所述数据序列构成的数据集确定为所述激励流数据。
3.根据权利要求2所述的校验方法,其特征在于,所述数据序列包括至少一个控制字节和至少一个内容字节;所述数据错误类型包括控制字节错误型;
所述基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据,包括:
对所述激励流数据包括的至少一帧所述数据序列中的所述控制字节包括的数据比特进行修改,将修改后的所述激励流数据确定为所述校验流数据。
4.根据权利要求2所述的校验方法,其特征在于,所述数据序列包括至少一个控制字节和至少一个内容字节;所述数据错误类型包括内容字节错误型;
所述基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据,包括:
对所述激励流数据包括的至少一帧所述数据序列中的所述内容字节包括的数据比特进行修改,将修改后的所述激励流数据确定为所述校验流数据。
5.根据权利要求1所述的校验方法,其特征在于,所述数据错误类型包括总线时延型;
所述基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据,包括:
将所述激励流数据确定为所述校验流数据,并基于预设数据时延对与片上系统连接的总线的数据时延进行配置;
所述将所述校验流数据通过总线发送至待校验的片上系统,包括:
将所述校验流数据通过配置时延后的所述总线发送至待校验的片上系统。
6.根据权利要求1所述的校验方法,其特征在于,所述基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验,包括:
若接收到所述片上系统基于所述校验流数据反馈的错误中断,且所述错误中断的类型与所述数据错误类型匹配,则判定所述片上系统的数据检错能力正常。
7.根据权利要求1至6任一项所述的校验方法,其特征在于,所述基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验,包括:
若未接收到所述片上系统基于所述校验流数据反馈的错误中断,则判定所述片上系统的数据检错能力异常。
8.一种数据检错能力的校验装置,其特征在于,包括:
第一获取单元,用于获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息;所述结构信息用于描述所述流数据包括的数据的帧数及每帧所述数据的结构,所述结构参量信息用于描述所述数据包括的各个结构参量的格式;
第一数据生成单元,用于基于所述流数据的所述结构信息及每帧所述数据的结构参量信息,生成激励流数据;
第二数据生成单元,基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据;
发送单元,用于将所述校验流数据通过总线发送至待校验的片上系统;
校验单元,用于基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验。
9.一种终端设备,其特征在于,所述终端设备包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911197976.1A CN111026579B (zh) | 2019-11-29 | 2019-11-29 | 一种数据检错能力的校验方法、装置、终端设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911197976.1A CN111026579B (zh) | 2019-11-29 | 2019-11-29 | 一种数据检错能力的校验方法、装置、终端设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111026579A true CN111026579A (zh) | 2020-04-17 |
CN111026579B CN111026579B (zh) | 2023-10-13 |
Family
ID=70207046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911197976.1A Active CN111026579B (zh) | 2019-11-29 | 2019-11-29 | 一种数据检错能力的校验方法、装置、终端设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111026579B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114374883A (zh) * | 2021-12-01 | 2022-04-19 | 慷智集成电路(上海)有限公司 | 一种数据传输的校验方法、装置、系统及车辆 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102759724A (zh) * | 2012-07-19 | 2012-10-31 | 浙江省电力公司电力科学研究院 | 一种智能电能表的通信可靠性测试方法及系统 |
CN106354575A (zh) * | 2016-08-12 | 2017-01-25 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种基于堆栈追溯的故障排查装置和方法 |
CN107707428A (zh) * | 2017-09-29 | 2018-02-16 | 北京润科通用技术有限公司 | 一种fc‑ae‑1553总线的故障注入方法及装置 |
-
2019
- 2019-11-29 CN CN201911197976.1A patent/CN111026579B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102759724A (zh) * | 2012-07-19 | 2012-10-31 | 浙江省电力公司电力科学研究院 | 一种智能电能表的通信可靠性测试方法及系统 |
CN106354575A (zh) * | 2016-08-12 | 2017-01-25 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种基于堆栈追溯的故障排查装置和方法 |
CN107707428A (zh) * | 2017-09-29 | 2018-02-16 | 北京润科通用技术有限公司 | 一种fc‑ae‑1553总线的故障注入方法及装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114374883A (zh) * | 2021-12-01 | 2022-04-19 | 慷智集成电路(上海)有限公司 | 一种数据传输的校验方法、装置、系统及车辆 |
CN114374883B (zh) * | 2021-12-01 | 2023-08-15 | 慷智集成电路(上海)有限公司 | 一种数据传输的校验方法、装置及车辆 |
Also Published As
Publication number | Publication date |
---|---|
CN111026579B (zh) | 2023-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109240924B (zh) | 一种应用程序的测试方法及设备 | |
US10481905B2 (en) | Method, apparatus and system for verifying code integrity on clients | |
CN109491905A (zh) | 前端测试方法、装置及电子设备 | |
CN110032535B (zh) | 一种串口数据解析方法及装置 | |
CN107097646B (zh) | 对报警显示进行处理的方法 | |
CN110489983B (zh) | 芯片访问方法、装置、芯片及终端 | |
CN112380046B (zh) | 计算结果校验方法、系统、装置、设备及存储介质 | |
CN108200387A (zh) | 一种文件的传输方法、系统及相机 | |
WO2021134418A1 (zh) | 一种数据校验方法及装置 | |
CN111026579B (zh) | 一种数据检错能力的校验方法、装置、终端设备及介质 | |
US11677495B2 (en) | Safety communication device, safety communication system, safety communication method, and computer readable medium | |
CN111176685A (zh) | 一种升级方法及装置 | |
CN109995548B (zh) | 设备管理方法、系统和数据传输方法、系统及终端设备 | |
CN111949470A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
CN110297926B (zh) | 星载图像处理装置在轨配置方法 | |
US9791509B2 (en) | Monitoring microprocessor interface information for a preset service using an address based filter | |
CN113498597A (zh) | 一种基于PCIe的数据传输方法及装置 | |
CN113630404B (zh) | 一种协议报文的传输方法、装置、存储介质及终端 | |
CN111913743A (zh) | 数据处理方法及装置 | |
CN115202949A (zh) | 一种芯片信号的监测装置、方法、计算机设备及存储介质 | |
CN110989333B (zh) | 基于多计算核的冗余控制方法、计算核及冗余控制系统 | |
CN110597712B (zh) | 一种组件属性校验方法、装置、终端及存储介质 | |
CN112131127B (zh) | 接口测试方法、装置、系统及电子设备 | |
CN114139479A (zh) | 仿真验证方法、装置及计算设备 | |
CN113177014A (zh) | 基于检验方式的串口通讯方法和串口芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |