CN110489983B - 芯片访问方法、装置、芯片及终端 - Google Patents
芯片访问方法、装置、芯片及终端 Download PDFInfo
- Publication number
- CN110489983B CN110489983B CN201910754448.5A CN201910754448A CN110489983B CN 110489983 B CN110489983 B CN 110489983B CN 201910754448 A CN201910754448 A CN 201910754448A CN 110489983 B CN110489983 B CN 110489983B
- Authority
- CN
- China
- Prior art keywords
- chip
- check value
- address
- check
- access request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/606—Protecting data by securing the transmission between two devices or processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
Abstract
本申请实施例公开了一种芯片访问方法、装置、芯片及终端，属于芯片安全领域。所述方法包括：当第二芯片向第一芯片执行访问时，第二芯片首先根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，然后通过总线向第一芯片发送第一校验值；当第一芯片通过总线接收第二芯片发送的访问请求时，根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在第一校验值与第二校验值一致时响应访问请求。通过对总线两端的发送芯片方地址以及接收芯片方地址进行校验，并在两端的校验值相同时响应访问请求，可以避免芯片访问过程中，因地址被篡改导致的重要数据的泄露，从而提高了芯片间数据访问的安全性。
Description
技术领域
本申请实施例涉及芯片安全领域，特别涉及一种芯片访问方法、装置、芯片及终端。
背景技术
在计算机系统内部或计算机系统之间，芯片之间进行数据传输都是通过总线进行的。
由于总线并不具有保护传输数据的功能，当芯片A向总线发送访问芯片B的请求指令，该指令包括芯片A的地址以及芯片B的地址，当该指令在总线的传输过程中，芯片B的地址可能被篡改，就会引导芯片A往篡改后的地址执行访问，或芯片A的地址可能会被篡改，使得芯片B将数据传输到被篡改后的地址，这两种情况都有可能会造成芯片内容的泄露。
发明内容
本申请实施例提供了一种芯片访问方法、装置、芯片及终端。所述技术方案如下：
一方面，本申请实施例提供了一种芯片访问方法，所述方法用于第一芯片，所述方法包括：
通过总线接收第二芯片发送的第一校验值，所述第一校验值根据所述第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成，所述第二芯片是请求访问所述第一芯片的芯片；
通过所述总线接收所述第二芯片发送的访问请求；
根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值；
若所述第一校验值与所述第二校验值一致，则响应所述访问请求。
另一方面，本申请实施例提供了一种芯片访问方法，所述方法用于第二芯片，所述方法包括：
根据第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成第一校验值，所述第一芯片为所述第二芯片请求访问的芯片；
通过总线向所述第一芯片发送所述第一校验值；
通过所述总线向所述第一芯片发送访问请求，所述第一芯片用于根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在所述第一校验值和所述第二校验值一致时响应所述访问请求。
另一方面，本申请实施例提供了一种芯片访问方法，所述方法用于芯片，所述芯片包含第一芯片组件和第二芯片组件，所述方法包括：
所述第一芯片组件通过总线接收所述第二芯片组件发送的第一校验值，所述第一校验值根据所述第一芯片组件的第一芯片组件地址和所述第二芯片组件的第二芯片组件地址生成，所述第二芯片组件是请求访问所述第一芯片组件的芯片组件；
所述第一芯片组件通过所述总线接收所述第二芯片组件发送的访问请求；
所述第一芯片组件根据所述访问请求中包含的发送方地址和接收方地址生成第二校验值；
若所述第一校验值与所述第二校验值一致，所述第一芯片组件则响应所述访问请求。
另一方面，本申请实施例提供了一种芯片访问装置，所述装置用于第一芯片，所述装置包括：
第一接收模块，用于通过总线接收第二芯片发送的第一校验值，所述第一校验值根据所述第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成，所述第二芯片是请求访问所述第一芯片的芯片；
第二接收模块，用于通过所述总线接收所述第二芯片发送的访问请求；
第一处理模块，用于根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值；
响应模块，用于若所述第一校验值与所述第二校验值一致，则响应所述访问请求。
另一方面，本申请实施例提供了一种芯片访问装置，所述装置用于第二芯片，所述装置包括：
第二处理模块，用于根据第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成第一校验值，所述第一芯片为所述第二芯片请求访问的芯片；
第一发送模块，用于通过总线向所述第一芯片发送所述第一校验值；
第二发送模块，用于通过所述总线向所述第一芯片发送访问请求，所述第一芯片用于根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在所述第一校验值和所述第二校验值一致时响应所述访问请求。
另一方面，本申请实施例提供了一种芯片，所述芯片包括可编程逻辑电路和/或程序指令，当所述芯片运行时用于实现如上述方面所述的芯片访问方法
另一方面，本申请实施例提供了一种终端，所述终端包括第一芯片和第二芯片，所述第一芯片与所述第二芯片通过总线相连；所述第一芯片运行时用于实现第一芯片侧的芯片访问方法，所述第二芯片运行时用于实现第二芯片侧的芯片访问方法。
另一方面，本申请实施例提供了一种芯片，所述芯片包括可编程逻辑电路和/或程序指令，当所述芯片运行时用于实现如上述方面所述的芯片访问方法。
另一方面，本申请实施例提供了一种终端，所述终端包括芯片，所述芯片运行时用于实现如上述方面所述的芯片访问方法。
采用本申请实施例提供的芯片访问方法，当第二芯片向第一芯片执行访问时，第二芯片首先根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，然后通过总线向第一芯片发送第一校验值；当第一芯片通过总线接收第二芯片发送的访问请求时，根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在第一校验值与第二校验值一致时响应访问请求。通过对总线两端的发送芯片方地址以及接收芯片方地址进行校验，并在两端的校验值相同时响应访问请求，可以避免芯片访问过程中，因地址被篡改导致的重要数据的泄露，从而提高了芯片间数据访问的安全性。
附图说明
图1示出了本申请一个示例性实施例示出的实施环境的示意图；
图2示出了本申请实施例提供的芯片访问方法的原理示意图；
图3示出了本申请一个示例性实施例示出的芯片访问方法的流程图；
图4示出了本申请另一个示例性实施例示出的芯片访问方法的流程图；
图5示出了本申请一个示例性实施例示出的第一芯片和第二芯片交互过程的示意图；
图6示出了本申请另一个示例性实施例示出的芯片访问方法的流程图；
图7示出了本申请另一个示例性实施例示出的实施环境的示意图；
图8示出了本申请另一个示例性实施例示出的芯片访问方法的流程图；
图9示出了本申请另一个示例性实施例示出的第一芯片组件和第二芯片组件交互过程的示意图；
图10示出了本申请一个实施例提供的芯片访问装置的结构框图；
图11示出了本申请另一个实施例提供的芯片访问装置的结构框图；
图12示出了本申请一个示例性实施例提供的终端的结构方框图；
图13示出了本申请另一个示例性实施例提供的终端的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
请参考图1，其示出了本申请一个示例性实施例示出的实施环境的示意图，该实施环境中包括第一芯片110和第二芯片120。
第一芯片110和第二芯片120均是具有访问功能的芯片，如图1所示，第一芯片110和第二芯片120可以是终端内部的任意两个需要进行访问的芯片。
在一种可能的应用场景下，第二芯片120需要访问第一芯片110时，第二芯片120通过总线向第一芯片110发送访问请求，该访问请求中包括第一芯片110的地址、第二芯片120的地址以及控制指令，第一芯片110通过总线接收第二芯片120发送的访问请求，确认后，第一芯片110将准备好的数据根据第二芯片120的地址通过总线发送给第二芯片120。
需要说明的是，上述实施例中仅以第二芯片120访问第一芯片110为例进行说明，在其他可能的实施方式中，也可以由第一芯片110访问第二芯片120，相应的，由第二芯片120进行校验值比较以确定是否响应第一芯片110的访问请求，本实施对此不做限定。
可选的，第一芯片110和第二芯片120可以是具有数据处理功能的芯片，比如处理器，可以包括一个或者多个处理核心。处理器利用各种接口和线路连接整个电子设备内的各个部分，通过运行或执行存储在存储器内的指令、程序、代码集或指令集，以及调用存储在存储器内的数据，执行电子设备的各种功能和处理数据。可选地，处理器可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－ProgrammableGate Array，FPGA)、可编程逻辑阵列(Programmable Logic Array，PLA)中的至少一种硬件形式来实现。处理器可集成中央处理器(Central Processing Unit，CPU)、图像处理器(Graphics Processing Unit，GPU)、神经网络处理器(Neural-network Processing Unit，NPU)和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责触摸显示屏所需要显示的内容的渲染和绘制；NPU用于实现人工智能(Artificial Intelligence，AI)功能；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器中，单独通过一块芯片进行实现。
相关技术中，第二芯片120访问第一芯片110时，第二芯片120通过总线向第一芯片110发送访问请求，该访问请求中包括第一芯片110的地址、第二芯片120的地址以及控制指令，第一芯片110通过总线接收第二芯片120发送的访问请求，确认后，第一芯片110将准备好的数据根据第二芯片120的地址通过总线发送给第二芯片120。
显然，采用相关技术提供的芯片访问方法，由于总线并不具有保护数据的功能，当访问请求在总线上传输时，可能会有两种被篡改的情况：第一芯片110的地址被篡改或第二芯片120的地址被篡改。
第一芯片110的地址被篡改：会使得第二芯片120向被篡改之后的地址执行访问，可能会暴露第二芯片120的相关信息。
第二芯片120的地址被篡改：会使得第一芯片110接收到的访问请求后，将准备好的数据发送给被篡改之后的地址，可能导致第一芯片110的数据泄露。
这两种情况都会破坏第一芯片110和第二芯片120之间的安全访问，可能造成重要数据的泄露。
为了解决相关技术中存在的问题，本申请实施例提供的方法中，对原有的芯片访问流程进行了改进，得到改进后的流程图如图2所示。该流程下，采用地址校验的方式，当第二芯片向第一芯片执行访问时，第二芯片根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，然后通过总线向第一芯片发送第一校验值；当第一芯片通过总线接收第二芯片发送的访问请求时，根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并检测第一校验值与第二校验值是否一致，并在两者一致时，响应访问请求。通过对总线两端的发送芯片方地址以及接收芯片方地址进行校验，若两端的校验值相同，则响应访问请求，可以避免芯片访问过程中，因地址被篡改导致的重要数据的泄露，从而提高了芯片间数据访问的安全性。
请参考图3，其示出了本申请一个示例性实施例示出的芯片访问方法的流程图。本实施例以该方法应用于图1所示的实施环境来举例说明。该方法包括：
步骤301，第二芯片根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，第一芯片为第二芯片请求访问的芯片。
不同于相关技术中第二芯片直接向第一芯片发送访问请求，本申请实施例中，在发送访问请求之前，第二芯片首先根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，以便后续第二芯片基于第一校验值确定访问请求是否被篡改。其中，生成校验值的过程可以由位于第二芯片中的校验器完成。
可选的，第一校验值可以包括两部分，一部分是校验器根据第二芯片的第二芯片地址生成的校验值A1，另一部分是校验器根据第一芯片的第一芯片地址生成的校验值A2。
步骤302，第二芯片通过总线向第一芯片发送第一校验值。
在一种可能的实施方式中，第二芯片根据第一芯片的地址，将第一校验值通过总线发送给第一芯片。比如，第二芯片通过总线向第一芯片发送的指令中包括第一芯片的地址、第二芯片的地址以及第一校验值。
步骤303，第一芯片通过总线接收第二芯片发送的第一校验值，第一校验值根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成，第二芯片是请求访问第一芯片的芯片。
在一种可能的实施方式中，当第二芯片通过总线发送的指令到达第一芯片时，第一芯片根据该指令中的第二芯片的地址确定该指令的发送方为第二芯片，并将该指令中的第一校验值存储至预设区域，其中，预设区域可以是专门用来存储校验值的区域，比如，可以是第一芯片内部的存储器。
步骤304，第二芯片通过总线向第一芯片发送访问请求，第一芯片用于根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在第一校验值和第二校验值一致时响应访问请求。
其中，访问请求中包括第一芯片的地址以及第二芯片的地址。
进一步的，当第二芯片通过总线将第一校验值发送给第一芯片之后，第二芯片就可以通过总线向第一芯片发送访问请求，其中，该访问请求可以是包括读或写等类似的读取数据或写入数据的控制指令，也可以是获取第三方地址等不涉及数据交互的指令。本申请实施例并不对访问请求的具体类型进行限定。
步骤305，第一芯片通过总线接收第二芯片发送的访问请求。
在一种可能的实施方式中，第一芯片根据访问请求中接收方的地址确定该指令的接收方为第一芯片，从而接收该访问请求。
步骤306，第一芯片根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值。
由于该访问请求在总线上传输的过程中，发送方芯片地址(或接收方芯片地址)可能被篡改，所以当第一芯片接收到该访问请求时，并不会立即按照访问请求中的指令进行相关操作，其中相关操作可以是准备数据。
在一种可能的实施方式中，第一芯片在执行访问请求中的指令之前，首先根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值。
其中，生成校验值的过程可以由位于第一芯片中的校验器完成。可选的，第二校验值可以包括两部分：一部分是校验器根据发送方芯片地址生成的校验值B1，另一部分是校验器根据接收方芯片地址生成的校验值B2。
步骤307，若第一校验值与第二校验值一致，则第一芯片响应访问请求。
在一种可能的实施方式中，在执行芯片访问的周期内，第一芯片对接收到的第一校验值与本芯片生成是第二校验值进行比较，当确定第一校验值与第二校验值完全一致时，进而执行该访问请求；当确定第一校验值与第二校验值不一致时，确定访问请求在传输过程中被篡改。
综上所述，本申请实施例中，采用地址校验的方式，当第二芯片向第一芯片执行访问时，第二芯片首先根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，然后通过总线向第一芯片发送第一校验值；当第一芯片通过总线接收第二芯片发送的访问请求时，根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在第一校验值与第二校验值一致时响应访问请求。通过对总线两端的发送芯片方地址以及接收芯片方地址进行校验，并在两端的校验值相同时响应访问请求，可以避免芯片访问过程中，因地址被篡改导致的重要数据的泄露，从而提高了芯片间数据访问的安全性。
在一种可能的实施方式中，第一芯片中设置条件比较器，条件比较器用来比较第一校验值与第二校验值是否相同，并根据比较结果输出相应的信号，以此触发第一芯片执行相应的操作。
请参考图4，其示出了本申请另一个示例性实施例示出的芯片访问方法的流程图。本实施例以该方法应用于图1所示的实施环境来举例说明。该方法包括：
步骤401，第二芯片根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，第一芯片为第二芯片请求访问的芯片。
其中，生成第一校验值时所采用的校验方式包括奇偶校验、CRC、异或校验或自定义校验中的至少一种。
在一种可能的实施方式中，生成第一校验值通过奇偶校验器完成，例如：第一芯片的第一芯片地址为1000110，通过奇校验之后为(0)1000110，其中括号内的是校验位，第二芯片的第二芯片地址为0010111，通过奇校验之后为(1)0010111，则此时的第一校验值即为(0)1000110+(1)0010111；第一芯片的第一芯片地址为1000110，通过偶校验之后为(1)1000110；第二芯片的第二芯片地址为0010111，通过偶校验之后为(0)0010111，则此时的第一校验值即为(1)1000110+(0)0010111。奇偶校验器可以默认选择使用奇校验或偶校验，也可以自定义设置。
可选的，运用其他检验方式的校验器生成第一校验值的过程类似于上述奇偶校验过程，本实施例在此不做赘述。
步骤402，第二芯片通过总线向第一芯片发送第一校验值。
本步骤的实施方式可以参考上述步骤302，本实施例在此不再赘述。
步骤403，第一芯片通过总线接收第一校验值，并将第一校验值输入条件比较器。
其中，条件比较器设置在第一芯片中，用来比较校验值是否相同。
示意性的，如图5所示，第二芯片502中的校验器生成第一校验值后，通过总线向第一芯片501发送第一校验值，第一芯片501接收到第一校验值后，并其输入到位于第一芯片501中的条件比较器。
步骤404，第二芯片通过总线向第一芯片发送访问请求，第一芯片用于根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在第一校验值和第二校验值一致时响应访问请求。
本步骤的实施方式可以参考上述步骤304，本实施例在此不再赘述。
步骤405，第一芯片通过总线接收第二芯片发送的访问请求。
步骤406，第一芯片根据访问请求中的发送方芯片地址和接收方芯片地址生成第二校验值，并将第二校验值输入条件比较器。
其中，在同一个访问周期内，生成第二校验值时所采用的校验方式应该与生成第一校验值所采用的方式相同，即生成第一校验值时采用奇校验，在同一个访问周期内，生成第二校验值时也应采用奇校验。生成第二校验值的过程可以参考步骤401，本实施例在此不做赘述。
示意性的，如图5所示，第一芯片501中的校验器根据访问请求中的发送方芯片地址和接收方芯片地址生成第二校验值，并将第二校验值输入第一芯片中501中的条件比较器。
步骤407，若第一校验值与第二校验值一致，则第一芯片根据条件比较器输出的第一信号响应访问请求。
当条件比较器接收到第一校验值和第二校验值之后，立即进行比较，比较的方式可以参考步骤307，本实施例在此不做赘述。若第一校验值与第二校验值一致，则条件比较器输出第一信号，当第一芯片接收到第一信号时，即响应该访问请求。
步骤408，若第一校验值与所述第二校验值不一致，且访问请求为目标访问请求，则第一芯片根据条件比较器输出的第二信号执行预定操作，目标访问请求包括读请求和/或写请求，预定操作包括复位、数据清除和自毁中的至少一种。
由于条件比较器可以实时进行比较，当比较出第一校验值与第二校验值不同，则第一芯片根据条件比较器输出的第二信号执行预定操作，可能会带来不必要的操作。比如，该访问请求中只包含了发起方芯片的地址以及接收方芯片的地址，并不需要第一芯片进行数据的传输，且不会改变或窃取第一芯片中存储的数据，此时条件比较器无需输出第二信号。
在一种可能的实施方式中，当条件比较器比较出第一校验值与第二校验值不同时，进一步判断访问请求是否包括读请求和/或写请求(即是否为目标访问请求)，当访问请求包括读请求和/或写请求时，条件比较器则生成第二信号，以便第一芯片根据第二信号执行预定操作。
比如，当访问请求是CPU向内存储器读取数据时，内存储器需要根据该访问请求将数据传送给CPU，这一访问请求涉及到数据的交互，此时条件比较器输出第二信号，当第一芯片接收到第二信号时，第一芯片根据该第二信号执行预定操作，预定操作包括复位、数据清除和自毁中的至少一种。其中，第一芯片执行复位操作，可以是该第一芯片恢复至未接收到指令的状态。第一芯片执行数据清除操作可以是第一芯片清除从总线上接收到的数据或已准备的数据。第一芯片执行自毁操作可以是第一芯片破坏自身的存储数据部分。
本实施例中，条件比较器根据两个校验值的比较结果，输出不同的信号，从而触发第一芯片根据不同的信号执行相应的操作，可以保证校验值正确时继续执行访问请求，并避免校验值错误时因地址被篡改导致的重要数据的泄露，提高了芯片间数据访问的安全性。
在一种可能的实施方式中，第二芯片可以仅向第一芯片发送一次第一校验值，相应的，第一芯片将接收到的第一校验值输入条件比较器。然而，由于第一校验值也是需要通过总线进行传输的，在总线上传输的过程中，第一校验值也是可以被篡改的，被篡改之后的第一校验值在后续的操作中并不具有比较的价值，所以第二芯片可以通过总线向第一芯片发送多次第一校验值。
在图4的基础上，如图6所示，步骤402和步骤403可以被替换为步骤409、步骤410和步骤411。
步骤409，第二芯片通过总线向第一芯片发送n次第一校验值，n为大于等于2的整数。
由于第二芯片是通过总线向第一芯片发送第一校验值，而发送第一校验值的同时总线不能传输其他的数据，因此为了避免总线被长时间的占用，第二芯片首先需要确定出第一校验值的发送次数。
在一种可能的实施方式中，第二芯片根据访问请求的属性决定通过总线发送第一校验值的次数。示意性的，访问请求的属性与发送第一校验值的次数之间的关系如表一所示：
表一
| 访问请求属性 | 发送第一校验值的次数 |
| 第二芯片请求读取第一芯片中的数据 | 3次 |
| 第二芯片请求在第一芯片中写入数据 | 2次 |
示意性的，当访问请求为第二芯片请求读取第一芯片中的数据，第二芯片从表一所示的对应关系中确定出通过总线向第一芯片发送3次第一校验值。
在其他可能的实施方式中，第二芯片可以根据访问请求的安全需求等级确定发送第一校验值的次数，其中，安全需求等级越高，发送的第一校验值的次数越多。
步骤410，若第一芯片接收到至少两个第一校验值，且各个第一校验值均相同，则确定第一校验值为安全校验值，并将第一校验值输入条件比较器。
当第二芯片向第一芯片发送多次第一校验值时，对多次发送的第一校验值进行篡改的难度较高，因此接收到至少两个第一校验值后，第一芯片检测接收到的各个第一校验值是否相同，若各个第一校验值均相同，则确定第一校验值未被篡改，并将第一校验值输入条件比较器。
在一个示意性的例子中，第一芯片接收到三个第一校验值，分别是A1、A2和A3，如果A1＝A2＝A3，则确定第一校验值为安全校验值，并将任一第一校验值输入条件比较器中。
步骤411，若至少两个第一校验值不同，则确定第一校验值为非安全校验值，并停止将第一校验值输入条件比较器。
在一个示意性的例子中，当第一芯片接收到三个第一校验值，分别是A1、A2和A3，如果检测到A1≠A2≠A3或A1＝A2≠A3或A1≠A2＝A3这些情况，则确定第一校验值为非安全校验值(即在传输过程中被篡改)，并停止将第一校验值输入条件比较器。
由于条件比较器中并未输入第一校验值，因此后续过程中，即使条件比较器接收到第二校验值，也并不会执行比较的操作，即后续操作都为无效操作，相应的，第一芯片不会响应接收到的访问请求，从而保证芯片数据的安全性。
本实施例中，第二芯片根据访问请求的属性决定通过总线向第一芯片发送第一校验值的次数，可以进一步提高后续操作中对校验值进行比较的准确性，加强了对第一芯片的保护力度，进一步提高了芯片间数据访问的安全性。
需要说明的是，上述各个实施例中，以第一芯片为执行主体的步骤可以单独实现成为第一芯片侧的芯片访问方法，以第二芯片为执行主体的步骤可以单独实现成为第二芯片侧的芯片访问方法，本实施例在此不再赘述。
本申请实施例提供的芯片访问方法除了可以用于芯片间访问这一场景外，还可以用于芯片内部芯片组件间访问的场景。
在一种可能的实施方式中，芯片内部可能包括多个芯片组件，且各芯片组件之间通过(片内)总线执行访问。示意性的，如图7所示，该实施环境中，芯片700内部包括第一芯片组件701和第二芯片组件702。
第一芯片组件701和第二芯片组件702均是具有访问功能的芯片组件，第一芯片组件701和第二芯片组件702可以是芯片内部的任意两个需要进行访问的芯片组件。比如，芯片700可以是单片多核处理器，芯片700上包括多个处理器核心(即芯片组件)，处理器核心之间具有相互访问的功能。
在一种可能的应用场景下，当第二芯片组件向第一芯片组件执行访问时，第二芯片组件首先根据第一芯片组件的第一芯片组件地址和第二芯片组件的第二芯片组件地址生成第一校验值，然后通过总线向第一芯片组件发送第一校验值；当第一芯片组件通过总线接收第二芯片组件发送的访问请求时，根据访问请求中包含的发送方地址和接收方地址生成第二校验值，并在第二校验值与第一校验值一致时响应访问请求。
需要说明的是，上述实施例中仅以第二芯片组件访问第一芯片组件为例进行说明，在其他可能的实施方式中，也可以由第一芯片组件访问第二芯片组件，相应的，由第二芯片组件进行校验值比较以确定是否响应第一芯片组件的访问请求，本实施对此不做限定。
本实施例中，采用地址校验的方式，通过对总线两端的发送方芯片组件地址以及接收方芯片组件地址进行校验，并在两端的校验值相同时响应访问请求，可以避免芯片内部各个组件访问过程中，因地址被篡改导致的重要数据的泄露。从而提高了芯片内部数据的安全性。
请参考图8，其示出了本申请另一个示例性实施例示出的芯片访问方法的流程图。本实施例以该方法应用于图7所示的实施环境来举例说明。该方法包括：
步骤801，第二芯片组件根据第一芯片组件的第一芯片组件地址和第二芯片组件的第二芯片组件地址生成第一校验值，第一芯片组件为第二芯片组件请求访问的芯片组件。
具体的实施方式可以参考步骤301，本实施例在此不再赘述。
步骤802，第二芯片组件通过总线向第一芯片组件发送第一校验值。
具体的实施方式可以参考步骤302，本实施例在此不再赘述。其中，本实施例中所涉及的总线指芯片组件之间的片内总线。
步骤803，第一芯片组件通过总线接收第二芯片组件发送的第一校验值，第一校验值根据第一芯片组件的第一芯片组件地址和第二芯片组件的第二芯片组件地址生成，第二芯片组件是请求访问第一芯片组件的芯片组件。
具体的实施方式可以参考步骤303，本实施例在此不再赘述。
步骤804，第二芯片组件通过总线向第一芯片组件发送访问请求，第一芯片组件用于根据访问请求中包含的发送方地址和接收方地址生成第二校验值，并在第一校验值和第二校验值一致时响应访问请求。
具体的实施方式可以参考步骤304，本实施例在此不再赘述。
步骤805，第一芯片组件通过总线接收第二芯片组件发送的访问请求。
具体的实施方式可以参考步骤305，本实施例在此不再赘述。
步骤806，第一芯片组件根据访问请求中包含的发送方地址和接收方地址生成第二校验值。
具体的实施方式可以参考步骤306，本实施例在此不再赘述。
步骤807，若第一校验值与第二校验值一致，则第一芯片组件响应访问请求。
具体的实施方式可以参考步骤307，本实施例在此不再赘述。
本实施例中，采用地址校验的方式，通过对总线两端的发送方芯片组件地址以及接收方芯片组件地址进行校验，并在两端的校验值相同时响应访问请求，可以避免芯片内部各个组件访问过程中，因地址被篡改导致的重要数据的泄露。从而提高了芯片内部数据的安全性
可选的，第一芯片组件中设置有条件比较器，条件比较器用来比较第一校验值与第二校验值是否相同，并根据比较结果输出相应的信号，以此触发第一芯片组件执行相应的操作。
示意性的，如图9所示，第二芯片组件902中的校验器生成第一校验值后，通过总线向第一芯片组件901发送第一校验值，第一芯片组件901接收到第一校验值后，并将其输入到第一芯片组件901中的条件比较器；当第一芯片组件901通过总线接收到第二芯片组件902的访问请求时，根据访问请求中的发送方地址和接收方地址生成第二校验值，并将第二校验值输入第一芯片组件901中的条件比较器；当条件比较器接收到第一校验值和第二校验值之后，立即进行比较；若第一校验值与第二校验值一致，则条件比较器输出第一信号，当第一芯片组件901接收到第一信号时，即响应该访问请求；若第一校验值与第二校验值不一致，且访问请求为目标访问请求，则第一芯片组件901根据条件比较器输出的第二信号执行预定操作，目标访问请求包括读请求和/或写请求，预定操作包括复位、数据清除和自毁中的至少一种。具体的实施方式可以参考步骤401至步骤408，本实施例在此不做赘述。
本实施例中，条件比较器根据两个校验值的比较结果，输出不同的信号，从而触发第一芯片组件根据不同的信号执行相应的操作，可以保证校验值正确时继续执行访问请求，并避免校验值错误时因地址被篡改导致的重要数据的泄露，提高了芯片内部各组件之间数据访问的安全性。
可选的，第二芯片组件可以仅向第一芯片组件发送一次第一校验值，相应的，第一芯片组件将接收到的第一校验值输入条件比较器。然而，由于第一校验值也是需要通过总线进行传输的，在总线上传输的过程中，第一校验值也是可以被篡改的，被篡改之后的第一校验值在后续的操作中并不具有比较的价值，所以第二芯片组件可以通过总线向第一芯片组件发送多次第一校验值。其中，第二芯片组件根据访问请求的属性决定通过总线发送第一校验值的次数。具体的实施方式可以参考步骤409至步骤411，本实施例在此不再赘述。
本实施例中，第二芯片组件根据访问请求的属性决定通过总线向第一芯片组件发送第一校验值的次数，可以进一步提高后续操作中对校验值进行比较的准确性，加强了对芯片内部数据的保护力度，进一步提高了芯片内部各组件数据访问的安全性。
请参考图10，其示出了本申请一个实施例提供的芯片访问装置的结构框图。该装置可以通过软件、硬件或者两者的结合实现成为图1中第一芯片110的全部或一部分。该装置包括：
第一接收模块1001，用于通过总线接收第二芯片发送的第一校验值，所述第一校验值根据所述第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成，所述第二芯片是请求访问所述第一芯片的芯片；
第二接收模块1002，用于通过所述总线接收所述第二芯片发送的访问请求；
第一处理模块1003，用于根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值；
响应模块1004，用于若所述第一校验值与所述第二校验值一致，则响应所述访问请求。
可选的，所述第一芯片中设置有条件比较器；所述第一接收模块701包括：
第一接收单元，用于通过所述总线接收所述第一校验值，并将所述第一校验值输入所述条件比较器；
所述第一处理模块1003包括：
第一处理单元，用于根据所述发送方芯片地址和所述接收方芯片地址生成所述第二校验值，并将所述第二校验值输入所述条件比较器。
可选的，所述第一接收单元还用于：
若接收到一个所述第一校验值，则将所述第一校验值输入所述条件比较器；
若接收到至少两个所述第一校验值，且各个所述第一校验值均相同，则确定所述第一校验值为安全校验值，并将所述第一校验值输入所述条件比较器。
可选的，所述装置还包括：
确定模块，用于若至少两个所述第一校验值不同，则确定所述第一校验值为非安全校验值，并停止将所述第一校验值输入所述条件比较器。
可选的，所述响应模块1004包括：
第一响应单元，用于若所述第一校验值与所述第二校验值一致，则根据所述条件比较器输出的第一信号响应所述访问请求。
可选的，所述装置还包括：
执行模块，用于若所述第一校验值与所述第二校验值不一致，且所述访问请求为目标访问请求，则根据所述条件比较器输出的第二信号执行预定操作，所述目标访问请求包括读请求和/或写请求，所述预定操作包括复位、数据清除和自毁中的至少一种。
可选的，生成所述第一校验值和所述第二校验值时所采用的校验方式相同，且所述校验方式包括奇偶校验、CRC、异或校验或自定义校验中的至少一种。
本实施例中，采用实施例提供的芯片访问装置，当第二芯片向第一芯片执行访问时，第二芯片首先根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，然后通过总线向第一芯片发送第一校验值；当第一芯片通过总线接收第二芯片发送的访问请求时，根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在第一校验值与第二校验值一致时响应访问请求。通过对总线两端的发送芯片方地址以及接收芯片方地址进行校验，并在两端的校验值相同时响应访问请求，可以避免芯片访问过程中，因地址被篡改导致的重要数据的泄露，从而提高了芯片间数据访问的安全性。
请参考图11，其示出了本申请另一个实施例提供的芯片访问装置的结构框图。该装置可以通过软件、硬件或者两者的结合实现成为图1中第二芯片120的全部或一部分。该装置包括：
第二处理模块1101，用于根据第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成第一校验值，所述第一芯片为所述第二芯片请求访问的芯片；
第一发送模块1102，用于通过总线向所述第一芯片发送所述第一校验值；
第二发送模块1103，用于通过所述总线向所述第一芯片发送访问请求，所述第一芯片用于根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在所述第一校验值和所述第二校验值一致时响应所述访问请求。
可选的，所述第一发送模块1102包括：
第一发送单元，用于通过所述总线向所述第一芯片发送一次所述第一校验值；
或者，
第二发送单元，用于通过所述总线向所述第一芯片发送n次所述第一校验值，n为大于等于2的整数，所述第一芯片用于在接收到的n个所述第一校验值均相同时，响应所述访问请求。
可选的，生成所述第一校验值和所述第二校验值时所采用的校验方式相同，且所述校验方式包括奇偶校验、CRC、异或校验或自定义校验中的至少一种。
本实施例中，采用实施例提供的芯片访问装置，当第二芯片向第一芯片执行访问时，第二芯片首先根据第一芯片的第一芯片地址和第二芯片的第二芯片地址生成第一校验值，然后通过总线向第一芯片发送第一校验值；当第一芯片通过总线接收第二芯片发送的访问请求时，根据访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在第一校验值与第二校验值一致时响应访问请求。通过对总线两端的发送芯片方地址以及接收芯片方地址进行校验，并在两端的校验值相同时响应访问请求，可以避免芯片访问过程中，因地址被篡改导致的重要数据的泄露，从而提高了芯片间数据访问的安全性。
请参考图12，其示出了本申请一个示例性实施例提供的终端1200的结构方框图。
终端1200包括第一芯片1201和第二芯片1202，第一芯片1201与第二芯片1202通过总线1203相连；第一芯片1201运行时用于实现如上各个实施例中第一芯片侧的芯片访问方法，第二芯片1202运行时用于实现如上各个实施例中第二芯片侧的芯片访问方法。
请参考图13，其示出了本申请一个示例性实施例提供的终端1300的结构框图。
终端1300包括芯片1304，该芯片1304中包含第一芯片组件1301和第二芯片组件1302，第一芯片组件1301与第二芯片组件1302通过总线1303相连；该芯片1304运行时用于实现如上述图8所示实施例中的芯片访问方法。
除此之外，本领域技术人员可以理解，上述附图所示出的终端1200和终端1300的结构并不构成对终端1200和终端1300的限定，终端可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。比如，终端1200和终端1300中还包括显示屏、射频电路、拍摄组件、传感器、音频电路、无线保真(Wireless Fidelity，WiFi)组件、电源、蓝牙组件等部件，在此不再赘述。
本申请实施例还提供了一种芯片，所述芯片包括可编程逻辑电路和/或程序指令，当所述芯片运行时用于实现如上各个实施例所述的芯片访问方法。
本领域技术人员应该可以意识到，在上述一个或多个示例中，本申请实施例所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (17)
1.一种芯片访问方法，其特征在于，所述方法用于第一芯片，所述方法包括：
通过总线接收第二芯片发送的第一校验值，所述第一校验值根据所述第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成，所述第二芯片是请求访问所述第一芯片的芯片；
通过所述总线接收所述第二芯片发送的访问请求；
根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值；
若所述第一校验值与所述第二校验值一致，则响应所述访问请求。
2.根据权利要求1所述的方法，其特征在于，所述第一芯片中设置有条件比较器；
所述通过总线接收第二芯片发送的第一校验值，包括：
通过所述总线接收所述第一校验值，并将所述第一校验值输入所述条件比较器；
所述根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，包括：
根据所述发送方芯片地址和所述接收方芯片地址生成所述第二校验值，并将所述第二校验值输入所述条件比较器。
3.根据权利要求2所述的方法，其特征在于，所述将所述第一校验值输入所述条件比较器，包括：
若接收到一个所述第一校验值，则将所述第一校验值输入所述条件比较器；
若接收到至少两个所述第一校验值，且各个所述第一校验值均相同，则确定所述第一校验值为安全校验值，并将所述第一校验值输入所述条件比较器。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
若至少两个所述第一校验值不同，则确定所述第一校验值为非安全校验值，并停止将所述第一校验值输入所述条件比较器。
5.根据权利要求2至4任一所述的方法，其特征在于，所述若所述第一校验值与所述第二校验值一致，则响应所述访问请求，包括：
若所述第一校验值与所述第二校验值一致，则根据所述条件比较器输出的第一信号响应所述访问请求。
6.根据权利要求2至4任一所述的方法，其特征在于，所述根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值之后，所述方法还包括：
若所述第一校验值与所述第二校验值不一致，且所述访问请求为目标访问请求，则根据所述条件比较器输出的第二信号执行预定操作，所述目标访问请求包括读请求和/或写请求，所述预定操作包括复位、数据清除和自毁中的至少一种。
7.根据权利要求1至4任一所述的方法，其特征在于，生成所述第一校验值和所述第二校验值时所采用的校验方式相同，且所述校验方式包括奇偶校验、循环冗余校验CRC、异或校验或自定义校验中的至少一种。
8.一种芯片访问方法，其特征在于，所述方法用于第二芯片，所述方法包括：
根据第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成第一校验值，所述第一芯片为所述第二芯片请求访问的芯片；
通过总线向所述第一芯片发送所述第一校验值；
通过所述总线向所述第一芯片发送访问请求，所述第一芯片用于根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在所述第一校验值和所述第二校验值一致时响应所述访问请求。
9.根据权利要求8所述的方法，其特征在于，所述通过所述总线向所述第一芯片发送所述第一校验值，包括：
通过所述总线向所述第一芯片发送一次所述第一校验值；
或者，
通过所述总线向所述第一芯片发送n次所述第一校验值，n为大于等于2的整数，所述第一芯片用于在接收到的n个所述第一校验值均相同时，响应所述访问请求。
10.根据权利要求8或9所述的方法，其特征在于，生成所述第一校验值和所述第二校验值时所采用的校验方式相同，且所述校验方式包括奇偶校验、CRC、异或校验或自定义校验中的至少一种。
11.一种芯片访问方法，其特征在于，所述方法用于芯片，所述芯片包含第一芯片组件和第二芯片组件，所述方法包括：
所述第一芯片组件通过总线接收所述第二芯片组件发送的第一校验值，所述第一校验值根据所述第一芯片组件的第一芯片组件地址和所述第二芯片组件的第二芯片组件地址生成，所述第二芯片组件是请求访问所述第一芯片组件的芯片组件；
所述第一芯片组件通过所述总线接收所述第二芯片组件发送的访问请求；
所述第一芯片组件根据所述访问请求中包含的发送方地址和接收方地址生成第二校验值；
若所述第一校验值与所述第二校验值一致，所述第一芯片组件则响应所述访问请求。
12.一种芯片访问装置，其特征在于，所述装置用于第一芯片，所述装置包括：
第一接收模块，用于通过总线接收第二芯片发送的第一校验值，所述第一校验值根据所述第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成，所述第二芯片是请求访问所述第一芯片的芯片；
第二接收模块，用于通过所述总线接收所述第二芯片发送的访问请求；
第一处理模块，用于根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值；
响应模块，用于若所述第一校验值与所述第二校验值一致，则响应所述访问请求。
13.一种芯片访问装置，其特征在于，所述装置用于第二芯片，所述装置包括：
第二处理模块，用于根据第一芯片的第一芯片地址和所述第二芯片的第二芯片地址生成第一校验值，所述第一芯片为所述第二芯片请求访问的芯片；
第一发送模块，用于通过总线向所述第一芯片发送所述第一校验值；
第二发送模块，用于通过所述总线向所述第一芯片发送访问请求，所述第一芯片用于根据所述访问请求中包含的发送方芯片地址和接收方芯片地址生成第二校验值，并在所述第一校验值和所述第二校验值一致时响应所述访问请求。
14.一种芯片，所述芯片包括可编程逻辑电路和/或程序指令，当所述芯片运行时用于实现如权利要求1至7任一所述的芯片访问方法，或，8至10任一所述的芯片访问方法。
15.一种终端，其特征在于，所述终端包括第一芯片和第二芯片，所述第一芯片与所述第二芯片通过总线相连；所述第一芯片运行时用于实现如权利要求1至7任一所述的芯片访问方法，所述第二芯片运行时用于实现如权利要求8至10任一所述的芯片访问方法。
16.一种芯片，所述芯片包括可编程逻辑电路和/或程序指令，当所述芯片运行时用于实现如权利要求11所述的芯片访问方法。
17.一种终端，其特征在于，所述终端包括芯片，所述芯片运行时用于实现如权利要求11所述的芯片访问方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910754448.5A CN110489983B (zh) | 2019-08-15 | 2019-08-15 | 芯片访问方法、装置、芯片及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910754448.5A CN110489983B (zh) | 2019-08-15 | 2019-08-15 | 芯片访问方法、装置、芯片及终端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110489983A CN110489983A (zh) | 2019-11-22 |
| CN110489983B true CN110489983B (zh) | 2021-05-14 |
Family
ID=68549806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910754448.5A Active CN110489983B (zh) | 2019-08-15 | 2019-08-15 | 芯片访问方法、装置、芯片及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110489983B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114978417B (zh) * | 2022-03-29 | 2023-12-19 | 浙江大学 | 一种基于两路blvds总线的数据通信校验方法及系统 |
| WO2023185764A1 (zh) * | 2022-03-30 | 2023-10-05 | 华为技术有限公司 | 内存访问方法及相关设备 |
| CN115658591B (zh) * | 2022-12-19 | 2023-03-28 | 摩尔线程智能科技(北京)有限责任公司 | 一种芯片访问方法、装置、存储介质及电子设备 |
| CN116069551B (zh) * | 2023-03-06 | 2023-11-21 | 苏州萨沙迈半导体有限公司 | Ahb总线的端到端保护系统和芯片设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8893267B1 (en) * | 2011-08-17 | 2014-11-18 | Applied Micro Circuits Corporation | System and method for partitioning resources in a system-on-chip (SoC) |
| CN105488423A (zh) * | 2015-11-20 | 2016-04-13 | 北京天行网安信息技术有限责任公司 | 一种数据文件的审核校验系统及方法 |
| CN106295376A (zh) * | 2016-08-24 | 2017-01-04 | 杭州旗捷科技有限公司 | 一种应用于打印领域的高效安全通信系统及其操作方法 |
| CN110008169A (zh) * | 2019-04-11 | 2019-07-12 | 北京智芯微电子科技有限公司 | 安全芯片的通信方法 |
-
2019
- 2019-08-15 CN CN201910754448.5A patent/CN110489983B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8893267B1 (en) * | 2011-08-17 | 2014-11-18 | Applied Micro Circuits Corporation | System and method for partitioning resources in a system-on-chip (SoC) |
| CN105488423A (zh) * | 2015-11-20 | 2016-04-13 | 北京天行网安信息技术有限责任公司 | 一种数据文件的审核校验系统及方法 |
| CN106295376A (zh) * | 2016-08-24 | 2017-01-04 | 杭州旗捷科技有限公司 | 一种应用于打印领域的高效安全通信系统及其操作方法 |
| CN110008169A (zh) * | 2019-04-11 | 2019-07-12 | 北京智芯微电子科技有限公司 | 安全芯片的通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110489983A (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110489983B (zh) | 芯片访问方法、装置、芯片及终端 | |
| US10846696B2 (en) | Apparatus and method for trusted execution environment based secure payment transactions | |
| CN109614798B (zh) | 安全启动方法、装置及终端设备 | |
| US11664970B2 (en) | Providing access to a hardware resource based on a canary value | |
| EP4174689A1 (en) | Blockchain-based user information processing method and system | |
| WO2020029254A1 (zh) | 一种SoC芯片及总线访问控制方法 | |
| CN111191214B (zh) | 一种嵌入式处理器及数据保护方法 | |
| CN109145651B (zh) | 一种数据处理方法及装置 | |
| CN115659379A (zh) | 一种总线访问权限控制方法及装置 | |
| CN112825041A (zh) | 一种内存隔离的装置、内存隔离方法和相关设备 | |
| CN113127844A (zh) | 一种变量访问方法、装置、系统、设备和介质 | |
| US20200319969A1 (en) | Method for checking address and control signal integrity in functional safety applications, related products | |
| CN116125853A (zh) | 集成电路的安全控制方法、装置、存储介质及电子设备 | |
| CN108171063A (zh) | 访问安全元件的方法、终端及计算机可读存储介质 | |
| CN104052726A (zh) | 访问控制方法和采用访问控制方法的移动终端 | |
| US9652232B2 (en) | Data processing arrangement and method for data processing | |
| CN114025358A (zh) | 数据脱敏方法、装置、设备及存储介质 | |
| CN114117484B (zh) | 提高主机缓存数据安全的装置和缓存数据读取和写入方法及装置 | |
| CN117112289B (zh) | 内存纠错方法、装置、设备及可读存储介质 | |
| US20230030805A1 (en) | Vehicle control apparatus and control method thereof | |
| CN113706131B (zh) | 一种基于加密卡的区块链交易方法、装置和设备 | |
| CN115904797B (zh) | 基于现场可编程门阵列的cpu内存诊断方法、系统和设备 | |
| US20240176860A1 (en) | Dynamic Command Protection Method and Dynamic Command Protection System by Using Time-Vary Salt Data | |
| US20240169098A1 (en) | Secure Chip-Wide Transmission | |
| CN114003891A (zh) | 用于os级驱动器的系统管理模式信任建立 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |