CN111026214A - 一种有源电感负载的高速缓冲器电路 - Google Patents
一种有源电感负载的高速缓冲器电路 Download PDFInfo
- Publication number
- CN111026214A CN111026214A CN201911119531.1A CN201911119531A CN111026214A CN 111026214 A CN111026214 A CN 111026214A CN 201911119531 A CN201911119531 A CN 201911119531A CN 111026214 A CN111026214 A CN 111026214A
- Authority
- CN
- China
- Prior art keywords
- active
- node
- active inductor
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供的一种有源电感负载的高速缓冲器电路,包括:Mn0的栅极连接输入信号Vinp;Mn0的漏级、电阻R0的第一端和第一有源电感的输出端连接到输出节点Outn;Mn0、Mn1的源级以及电流源的第一端连接到节点Vs;电流源的第二端接地;Mn1的栅极连接输入信号Vinn;Mn1的漏级、电阻R1的第一端和第二有源电感的输出端连接到输出节点Outp;电阻R0、R1的第二端和运算放大器Mopa第一输入端连接到节点Vcm;运算放大器Mopa第二输入端连接参考电压Vref,输出节点和第一有源电感、第二有源电感的第一输入节点都连接到Vcmfb节点;第一有源电感和第二有源电感的第二输入节点都连接电源。本发明既能减小电路的面积,又能固定共模输出电压。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种有源电感负载的高速缓冲器电路。
背景技术
随着深亚微米工艺的逐步推进,工艺所能实现的速度也越来越高。因为器件本身带来的寄生减小了,所以其单位增益频率也变大了。在很多应用如高速接口电路中,需要一个高速时钟同时驱动很多个通道,由此带来的寄生电容和电阻就会很大,因此就需要一个高速缓冲器来解决时钟的传递。此外,在数据发送端口,高速的数据输出需要驱动大的寄生电容如焊盘球,这也需要一个缓冲器来传递质量较好的数据,从而可以得到较好的眼图继而减小误码率。
目前,常见的高速缓冲器电路主要是电流模逻辑结构,这种结构具有较好的共模噪声抑制能力,它的负载由无源电阻实现。但是当工作速度越来越高时,如果要得到一定的输出幅度,负载的RC节点时间常数就会变大,从而使得其输出的沿变的很缓慢,这样就影响了输出信号的质量。此外,还有利用无源电感负载实现的高速缓冲器电路,这样的电路比较可靠并且可以得到较好的数据质量,但是无源电感的面积会比较大,并且为了防止互感的影响,该电感和其它电感需要隔开很大的距离。
因此,有必要提供一种新的电路以解决上述问题。
发明内容
针对现有技术中存在的缺陷,本发明的目的是提供一种有源电感负载的高速缓冲器电路既能减小电路的面积,又能保证工作可靠并且可以固定共模输出电压,可以得到较好的输出信号质量。
为达到以上目的,本发明采用的技术方案是:一种有源电感负载的高速缓冲器电路,包括:晶体管Mn0、Mn1,电阻R0、R1,第一有源电感、第二有源电感以及运算放大器Mopa;
Mn0的栅极连接输入信号Vinp;Mn0的漏级、电阻R0的第一端和第一有源电感的输出端连接到输出节点Outn;Mn0、Mn1的源级以及电流源的第一端连接到节点Vs;电流源的第二端接地;
Mn1的栅极连接输入信号Vinn;Mn1的漏级、电阻R1的第一端和第二有源电感的输出端连接到输出节点Outp;
所述电阻R0、R1的第二端和运算放大器Mopa第一输入端连接到节点Vcm;所述运算放大器Mopa第二输入端连接参考电压Vref,输出节点和第一有源电感、第二有源电感的第一输入节点都连接到Vcmfb节点;第一有源电感和第二有源电感的第二输入节点都连接电源。
进一步的,所述第一有源电感和第二有源电感结构相同,具体包括晶体管Mp0、Mn3,电阻R2和电容C1:
Mp0的栅极、电容C1的第一端、电阻R2的第一端、晶体管Mn3的漏级连接到节点V1;Mp0的漏级和电阻R2的第二端连接到输出节点Out;Mp0的源级和电容C1的第二端连接到电源;Mn3的栅极连接到输入节点In,源级连接地。
进一步的,所述输出共模电压Vcm的值等于参考电压Vref的值。
进一步的,所述晶体管Mn0、Mn1为NMOS晶体管。
进一步的,所述晶体管Mp0为PMOS晶体管,Mn3为NMOS晶体管。
本发明的效果在于,本发明提供的低压差线性稳压电路采用了有源器件实现了一个有源电感负载的高速缓冲器电路,该电路的面积很小、工作可靠并且可以固定共模输出电压,可以得到较好的输出信号质量。
附图说明
图1为本发明所述有源电感负载的高速缓冲器电路的结构示意图;
图2为本发明中所述有源电感的电路结构示意图。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本发明实施例的技术方案作进一步的详细描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本发明保护的范围。
参阅图1,图1为本发明所述的一种有源电感负载的高速缓冲器电路的结构示意图。本发明提供的一种有源电感负载的高速缓冲器电路包括:晶体管Mn0、Mn1,电阻R0、R1,第一有源电感、第二有源电感以及运算放大器Mopa。
Mn0的栅极连接输入信号Vinp;Mn0的漏级、电阻R0的第一端和第一有源电感的输出端连接到输出节点Outn;Mn0、Mn1的源级以及电流源的第一端连接到节点Vs;电流源的第二端接地;
Mn1的栅极连接输入信号Vinn;Mn1的漏级、电阻R1的第一端和第二有源电感的输出端连接到输出节点Outp;
所述电阻R0、R1的第二端和运算放大器Mopa第一输入端连接到节点Vcm;所述运算放大器Mopa第二输入端连接参考电压Vref,输出节点和第一有源电感、第二有源电感的第一输入节点都连接到Vcmfb节点;第一有源电感和第二有源电感的第二输入节点都连接电源。
本发明提供的一种有源电感负载的高速缓冲器电路一种电流模逻辑结构。如图1所示,晶体管Mn0和Mn1为一对差分对管,它对输入信号Vinp和Vinn放大输出后得到差分输出Outn和Outp。高阻值的电阻R0和R1将差分输出的共模电压取出后得到Vcm,该电压与参考电压Vref通过运算放大器Mopa比较后输出电压Vcmfb,该电压用于调整有源电感的电流,直到Vref和Vcm相等。
需要说明的是,所述输出共模电压Vcm的值等于参考电压Vref的值。另外,整个环路是一个负反馈,在设计中需要保证该环路的稳定性。
由差分电路的特性,第一有源电感和第二有源电感电路结构是完全一样的。第一有源电感或第二有源电感包括晶体管Mp0、Mn3,电阻R2和电容C1。具体的连接方式参阅图2:
Mp0的栅极、电容C1的第一端、电阻R2的第一端、晶体管Mn3的漏级连接到节点V1;Mp0的漏级和电阻R2的第二端连接到输出节点Out;Mp0的源级和电容C1的第二端连接到电源;Mn3的栅极连接到输入节点In,源级连接地。
晶体管Mp0,电阻R2和电容C1可以实现一个具有电感特性的阻抗,晶体管Mn3为Mp0提供一个合适的工作点。从频率的角度来分析,从输出节点Out看进去的阻抗在低频的时候阻抗低,而高频的时候阻抗较高,高频的位置由电阻R2和电容C1的值决定,而高频和低频相差的电阻差值由晶体管Mp0的尺寸和直流工作点决定。
还需要指出的是,所述晶体管Mn0、Mn1为NMOS晶体管。所述晶体管Mp0为PMOS晶体管,Mn3为NMOS晶体管。
区别于现有技术,本发明提供的一种有源电感负载的高速缓冲器电路,采用了有源器件实现了一个有源电感负载的高速缓冲器电路,该电路的面积很小、工作可靠并且可以固定共模输出电压,可以得到较好的输出信号质量。
本领域技术人员应该明白,本发明的电路并不限于具体实施方式中所述的实施例,上面的具体描述只是为了解释本发明的目的,并非用于限制本发明。本领域技术人员根据本发明的技术方案得出其他的实施方式,同样属于本发明的技术创新范围,本发明的保护范围由权利要求及其等同物限定。
Claims (5)
1.一种有源电感负载的高速缓冲器电路,其特征在于,所述电路包括:晶体管Mn0、Mn1,电阻R0、R1,第一有源电感、第二有源电感以及运算放大器Mopa;
Mn0的栅极连接输入信号Vinp;Mn0的漏级、电阻R0的第一端和第一有源电感的输出端连接到输出节点Outn;Mn0、Mn1的源级以及电流源的第一端连接到节点Vs;电流源的第二端接地;
Mn1的栅极连接输入信号Vinn;Mn1的漏级、电阻R1的第一端和第二有源电感的输出端连接到输出节点Outp;
所述电阻R0、R1的第二端和运算放大器Mopa第一输入端连接到节点Vcm;所述运算放大器Mopa第二输入端连接参考电压Vref,输出节点和第一有源电感、第二有源电感的第一输入节点都连接到Vcmfb节点;第一有源电感和第二有源电感的第二输入节点都连接电源。
2.根据权利要求1所述的有源电感负载的高速缓冲器电路,其特征在于,所述第一有源电感和第二有源电感结构相同,具体包括晶体管Mp0、Mn3,电阻R2和电容C1:
Mp0的栅极、电容C1的第一端、电阻R2的第一端、晶体管Mn3的漏级连接到节点V1;Mp0的漏级和电阻R2的第二端连接到输出节点Out;Mp0的源级和电容C1的第二端连接到电源;Mn3的栅极连接到输入节点In,源级连接地。
3.根据权利要求1所述的有源电感负载的高速缓冲器电路,其特征在于,所述输出共模电压Vcm的值等于参考电压Vref的值。
4.根据权利要求1所述的有源电感负载的高速缓冲器电路,其特征在于,所述晶体管Mn0、Mn1为NMOS晶体管。
5.根据权利要求2所述的有源电感负载的高速缓冲器电路,其特征在于,所述晶体管Mp0为PMOS晶体管,Mn3为NMOS晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911119531.1A CN111026214A (zh) | 2019-11-15 | 2019-11-15 | 一种有源电感负载的高速缓冲器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911119531.1A CN111026214A (zh) | 2019-11-15 | 2019-11-15 | 一种有源电感负载的高速缓冲器电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111026214A true CN111026214A (zh) | 2020-04-17 |
Family
ID=70200366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911119531.1A Pending CN111026214A (zh) | 2019-11-15 | 2019-11-15 | 一种有源电感负载的高速缓冲器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111026214A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113541640A (zh) * | 2021-07-22 | 2021-10-22 | 上海川土微电子有限公司 | 一种片内集成功率有源电感 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040075502A1 (en) * | 2002-10-16 | 2004-04-22 | Ron Hogervorst | Frequency compensation of common-mode feedback loops for differential amplifiers |
CN104113295A (zh) * | 2014-04-30 | 2014-10-22 | 西安电子科技大学昆山创新研究院 | 一种低压全差分运算放大器电路 |
CN104779930A (zh) * | 2015-04-03 | 2015-07-15 | 成都振芯科技股份有限公司 | 一种应用于高阻抗电流源负载差模放大电路的高增益共模反馈回路 |
CN104821795A (zh) * | 2014-01-31 | 2015-08-05 | 阿尔卑斯电气株式会社 | 放大电路 |
CN105808486A (zh) * | 2014-12-29 | 2016-07-27 | 北京华大九天软件有限公司 | 以有源电感为负载的高速驱动电路的实现 |
CN206004628U (zh) * | 2016-07-13 | 2017-03-08 | 华南理工大学 | 信号接收前端 |
CN108352835A (zh) * | 2015-11-05 | 2018-07-31 | 赛灵思公司 | 用于增加有源电感器工作范围和峰值增益的方法 |
-
2019
- 2019-11-15 CN CN201911119531.1A patent/CN111026214A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040075502A1 (en) * | 2002-10-16 | 2004-04-22 | Ron Hogervorst | Frequency compensation of common-mode feedback loops for differential amplifiers |
CN104821795A (zh) * | 2014-01-31 | 2015-08-05 | 阿尔卑斯电气株式会社 | 放大电路 |
CN104113295A (zh) * | 2014-04-30 | 2014-10-22 | 西安电子科技大学昆山创新研究院 | 一种低压全差分运算放大器电路 |
CN105808486A (zh) * | 2014-12-29 | 2016-07-27 | 北京华大九天软件有限公司 | 以有源电感为负载的高速驱动电路的实现 |
CN104779930A (zh) * | 2015-04-03 | 2015-07-15 | 成都振芯科技股份有限公司 | 一种应用于高阻抗电流源负载差模放大电路的高增益共模反馈回路 |
CN108352835A (zh) * | 2015-11-05 | 2018-07-31 | 赛灵思公司 | 用于增加有源电感器工作范围和峰值增益的方法 |
CN206004628U (zh) * | 2016-07-13 | 2017-03-08 | 华南理工大学 | 信号接收前端 |
Non-Patent Citations (2)
Title |
---|
毕查德•拉扎维: "《模拟CMOS集成电路设计(简编版)》", 30 April 2013, 西安交通大学出版社 * |
王自强: "《CMOS集成放大器设计》", 31 January 2007, 国防工业出版社 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113541640A (zh) * | 2021-07-22 | 2021-10-22 | 上海川土微电子有限公司 | 一种片内集成功率有源电感 |
CN113541640B (zh) * | 2021-07-22 | 2024-05-14 | 上海川土微电子有限公司 | 一种片内集成功率有源电感 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101947663B1 (ko) | 차동 증폭기 | |
US9236841B2 (en) | Current-feedback operational amplifier | |
US11381427B1 (en) | Continuous-time linear equalizer of compact layout and high immunity to common-mode noise | |
CN109951161B (zh) | 一种互补型数字可变增益放大器 | |
TWI713334B (zh) | 高速低電壓串行鏈路接收器及其方法 | |
CN107092295B (zh) | 一种高摆率快速瞬态响应ldo电路 | |
CN114221626B (zh) | 具有全温范围内带宽扩展特性的高速跨阻放大器及带宽扩展方法 | |
CN109546975B (zh) | 运算跨导放大器 | |
CN111162739A (zh) | 一种宽线性输入范围的跨导运算放大器 | |
JP2009212729A (ja) | アクティブインダクタおよび差動アンプ回路 | |
CN109462381B (zh) | 一种适用于深亚微米cmos工艺的运算电流放大器 | |
CN110798203B (zh) | 纳米级cmos工艺下高线性度单位增益电压缓冲器 | |
CN112468104A (zh) | 一种运算放大器 | |
CN111026214A (zh) | 一种有源电感负载的高速缓冲器电路 | |
JP2018110281A (ja) | アクティブインダクタ及び増幅回路 | |
CN111585516B (zh) | 一种带输出箝位功能的运算放大器 | |
CN107592086B (zh) | 一种高增益超高工作速率放大器电路 | |
CN116896705A (zh) | 超级源极跟随器 | |
Akbari et al. | Multi-path class AB operational amplifier with high performance for SC circuits | |
CN111756343B (zh) | 一种高速运放轨到轨输出电路 | |
CN115001408A (zh) | 一种新型三级运放间接频率补偿电路 | |
US6486736B2 (en) | Class AB single-range advanced operational amplifier | |
Dong et al. | A 0.3-V 10-n W rail-to-rail OTA with bulk-driven low-impedance compensation for energy-scavenging IoT sensors | |
KR101915979B1 (ko) | 평형 출력 레일-투-레일 2세대 전류 컨베이어 | |
EP3793086B1 (en) | Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200417 |