CN111025960A - 一种通讯型编码器反馈位置估计方法及系统 - Google Patents
一种通讯型编码器反馈位置估计方法及系统 Download PDFInfo
- Publication number
- CN111025960A CN111025960A CN201911152631.4A CN201911152631A CN111025960A CN 111025960 A CN111025960 A CN 111025960A CN 201911152631 A CN201911152631 A CN 201911152631A CN 111025960 A CN111025960 A CN 111025960A
- Authority
- CN
- China
- Prior art keywords
- encoder
- data
- register
- increment
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
Abstract
本发明公开了一种通讯型编码器反馈位置估计方法，该方法先对上次编码器通讯和本次编码器通讯之间的时间进行高精度的计数，计算上次编码器通讯和本次编码器通讯的编码器位置的增量，在获取到编码器数据时，使用这两个数据计算平均每个单位时间内编码器位置增量的大小，在每个单位时间中，都判断是否有编码器周期通讯完成，如果有，则直接将编码器位置预测值更新为本次周期通讯获得的位置数据；如果没有，则将目前的的编码器位置预测值更新为编码器位置预测值加上单位时间编码器位置增量。在任何时候，控制器要使用编码器位置数据时，直接使用编码器位置预测值即可。本发明可提高通讯型编码器反馈数据的时间密度，以及提高编码器位置数据精度。
Description
技术领域
本发明涉及编码器位置数据处理系统，尤其涉及一种通讯型编码器反馈位置估计方法及系统。
背景技术
目前，很多运动控制场合需要用编码器进行精确的位置测量。目前常用的编码器有增量脉冲、模拟量和通讯三种数据输出方式。其中，增量脉冲输出受到脉冲输出频率的限制，无法达到很高的数据分辨率；模拟量输出需要后端增加信号细分电路，增加成本，还容易受到干扰；通讯输出则是依据某种协议实现控制器和编码器之间的通讯，没有分辨率的限制，一般采用数字接口，成本也不高，因此使用越来越广泛，成为主流选择。
通讯编码器受成本限制，一般采用串行通讯接口。比较常用的有日系的异步串行通讯接口，如多摩川、松下、三菱等厂家都使用2.5Mbps的半双工通讯方式；欧系的同步串行通讯接口，如BISS-C、SSI、EnDAT2.2等，使用一组时钟和一组数据线。在进行通讯时，由控制器发起数据请求，编码器将当前位置数据按照约定的波特率串行发送给控制器。
现有技术主要存在以下问题：请参见图1，控制器和编码器之间的通讯是周期性的，所以控制器获得的编码器位置数据是离散化的，在两次通讯之间，控制器内的编码器位置数据不会变化。在运动控制的应用中，经常会用到对一个精确的位置进行捕捉或者比较的功能，如果编码器反馈位置是离散的，很高概率这个位置在两个通讯周期中间越过了，无法提高比较精度。提高通讯的波特率，缩短通讯周期，可以提高离散位置数据的密度，无法完全解决问题。
发明内容
本发明要解决的技术问题在于，针对现有技术的不足，提供一种可提高通讯型编码器反馈数据的时间密度，使得编码器位置数据的更新不受通讯周期长短的影响，同时可提高编码器位置数据精度的通讯型编码器反馈位置估计方法及系统。
下面结合附图和实施例对本发明作更加详细的描述。
一种通讯型编码器反馈位置估计方法，该方法基于一系统实现，所述系统包括有编码器、FPGA处理器和CPU处理器，所述FPGA处理器包括有编码器通讯模块、周期通讯时间计数器、周期位置增量寄存器、位置预测时钟增量寄存器和位置预测寄存器，所述方法包括如下步骤：步骤S1，所述编码器通讯模块与所述编码器建立通讯，读取每个FPGA周期内的编码器位置数据，并在每次读取编码器位置数据之后，执行：步骤S1.0，将当前读取的编码器位置数据与上一FPGA周期读取的编码器位置数据作差分处理，得出编码器位置增量数据并且写入周期位置增量寄存器；步骤S1.1，发出一个FPGA周期通讯完成信号；步骤S1.2，将当前读取的编码器位置数据更新到所述位置预测寄存器；步骤S2，所述周期通讯时间计数器在每个FPGA时钟周期完成后加1，并且当所述FPGA周期通讯完成信号到来时，锁存当前的周期通讯时间计数器值，然后所述周期通讯时间计数器复位清零并再次开始计数；步骤S3，所述CPU处理器在收到所述FPGA周期通讯完成信号时，读取所述周期通讯时间计数器和所述周期位置增量寄存器的值，将所述编码器位置增量数据除以周期通讯时间计数器值，得出每个FPGA周期内的编码器位置增量数据，将所述编码器位置增量数据写入所述位置预测时钟增量寄存器；步骤S4，所述CPU处理器在处理过程中的每个FPGA周期内，判断本FPGA周期内是否收到所述FPGA周期通讯完成信号，若是，则将当前读取的编码器位置数据写入所述位置预测寄存器；若无，则将所述位置预测时钟增量寄存器内的数据与所述位置预测寄存器内的数据相加后更新到所述位置预测寄存器；步骤S5，所述系统需要编码器位置数据时，直接调用所述位置预测寄存器内的编码器位置预测数据。
优选地，所述位置预测时钟增量寄存器包括有位置预测时钟增量整数部分寄存器和位置预测时钟增量小数部分寄存器，所述步骤S3包括：步骤S3.0，将所述编码器位置增量数据的整数部分写入至所述位置预测时钟增量整数部分寄存器；步骤S3.1，将所述编码器位置增量数据的小数部分写入至所述位置预测时钟增量小数部分寄存器。
一种通讯型编码器反馈位置估计系统，其包括有编码器、FPGA处理器和 CPU处理器，所述FPGA处理器包括有编码器通讯模块、周期通讯时间计数器、周期位置增量寄存器、位置预测时钟增量寄存器和位置预测寄存器，其中：所述编码器通讯模块用于与所述编码器建立通讯，读取每个FPGA周期内的编码器位置数据，并在每次读取编码器位置数据之后：将当前读取的编码器位置数据与上一FPGA周期读取的编码器位置数据作差分处理，得出编码器位置增量数据并且写入周期位置增量寄存器；发出一个FPGA周期通讯完成信号；将当前读取的编码器位置数据更新到所述位置预测寄存器；所述周期通讯时间计数器用于在每个FPGA时钟周期完成后加1，并且当所述FPGA周期通讯完成信号到来时，锁存当前的周期通讯时间计数器值，然后所述周期通讯时间计数器复位清零并再次开始计数；所述CPU处理器用于在收到所述FPGA周期通讯完成信号时，读取所述周期通讯时间计数器和所述周期位置增量寄存器的值，将所述编码器位置增量数据除以周期通讯时间计数器值，得出每个FPGA周期内的编码器位置增量数据，将所述编码器位置增量数据写入所述位置预测时钟增量寄存器；以及，在处理过程中的每个FPGA周期内，判断本FPGA周期内是否收到所述FPGA周期通讯完成信号，若是，则将当前读取的编码器位置数据写入所述位置预测寄存器；若无，则将所述位置预测时钟增量寄存器内的数据与所述位置预测寄存器内的数据相加后更新到所述位置预测寄存器；当所述系统需要编码器位置数据时，直接调用所述位置预测寄存器内的编码器位置预测数据。
优选地，所述位置预测时钟增量寄存器包括有：位置预测时钟增量整数部分寄存器，用于写入所述编码器位置增量数据的整数部分；位置预测时钟增量小数部分寄存器，用于写入所述编码器位置增量数据的小数部分。
本发明公开的通讯型编码器反馈位置估计方法及系统中，先对上次编码器通讯和本次编码器通讯之间的时间进行高精度的计数，计算上次编码器通讯和本次编码器通讯的编码器位置的增量，在获取到编码器数据时，使用这两个数据计算平均每个单位时间内编码器位置增量的大小，在每个单位时间中，都判断是否有编码器周期通讯完成，如果有，则直接将编码器位置预测值更新为本次周期通讯获得的位置数据；如果没有，则将目前的的编码器位置预测值更新为编码器位置预测值加上单位时间编码器位置增量。在任何时候，控制器要使用编码器位置数据时，直接使用编码器位置预测值即可。相比现有技术而言，本发明通过上一周期的编码器数据预测编码器在接下来的一个通讯周期间隔中的位置数据，通讯周期间隔中编码器位置预测值的密度可以达到到高精度计数器的动作节拍级别，不再受编码器周期通讯时间间隔长短的影响，此外，本发明通过在通讯周期内进行位置估计，可以提高编码器位置数据的精度，较好地满足了应用需求。
附图说明
图1为传统通讯型编码器获取位置数据过程的示意图；
图2为本发明对通讯型编码器位置数据进行预测过程的示意图；
图3为本发明通讯型编码器反馈位置估计系统的组成框图；
图4为本发明在CPU处理器接收到编码器通讯完成信号后的算法流程图；
图5为本发明中FPGA处理器每个时钟周期的算法流程图。
具体实施方式
下面结合附图和实施例对本发明作更加详细的描述。
本发明公开了一种通讯型编码器反馈位置估计方法，结合图2至图5所示，该方法基于一系统实现，所述系统包括有编码器1、FPGA处理器2和CPU处理器3，所述FPGA处理器2包括有编码器通讯模块20、周期通讯时间计数器 21、周期位置增量寄存器22、位置预测时钟增量寄存器23和位置预测寄存器 24，所述方法包括如下步骤：
步骤S1，所述编码器通讯模块20与所述编码器1建立通讯，读取每个FPGA 周期内的编码器位置数据，并在每次读取编码器位置数据之后，执行：
步骤S1.0，将当前读取的编码器位置数据与上一FPGA周期读取的编码器位置数据作差分处理，得出编码器位置增量数据并且写入周期位置增量寄存器 22；
步骤S1.1，发出一个FPGA周期通讯完成信号；
步骤S1.2，将当前读取的编码器位置数据更新到所述位置预测寄存器24；
步骤S2，所述周期通讯时间计数器21在每个FPGA时钟周期完成后加1，并且当所述FPGA周期通讯完成信号到来时，锁存当前的周期通讯时间计数器值，然后所述周期通讯时间计数器21复位清零并再次开始计数；
步骤S3，所述CPU处理器3在收到所述FPGA周期通讯完成信号时，读取所述周期通讯时间计数器21和所述周期位置增量寄存器22的值，将所述编码器位置增量数据除以周期通讯时间计数器值，得出每个FPGA周期内的编码器位置增量数据，将所述编码器位置增量数据写入所述位置预测时钟增量寄存器 23；
步骤S4，所述CPU处理器3在处理过程中的每个FPGA周期内，判断本 FPGA周期内是否收到所述FPGA周期通讯完成信号，若是，则将当前读取的编码器位置数据写入所述位置预测寄存器24；若无，则将所述位置预测时钟增量寄存器23内的数据与所述位置预测寄存器24内的数据相加后更新到所述位置预测寄存器24；
步骤S5，所述系统需要编码器位置数据时，直接调用所述位置预测寄存器 24内的编码器位置预测数据。
上述方法在运行过程中，先对上次编码器通讯和本次编码器通讯之间的时间进行高精度的计数，计算上次编码器通讯和本次编码器通讯的编码器位置的增量，在获取到编码器数据时，使用这两个数据计算平均每个单位时间内编码器位置增量的大小，在每个单位时间中，都判断是否有编码器周期通讯完成，如果有，则直接将编码器位置预测值更新为本次周期通讯获得的位置数据；如果没有，则将目前的的编码器位置预测值更新为编码器位置预测值加上单位时间编码器位置增量。在任何时候，控制器要使用编码器位置数据时，直接使用编码器位置预测值即可。相比现有技术而言，本发明通过上一周期的编码器数据预测编码器在接下来的一个通讯周期间隔中的位置数据，通讯周期间隔中编码器位置预测值的密度可以达到到高精度计数器的动作节拍级别，不再受编码器周期通讯时间间隔长短的影响，此外，本发明通过在通讯周期内进行位置估计，可以提高编码器位置数据的精度，较好地满足了应用需求。
作为一种优选方式，所述位置预测时钟增量寄存器23包括有位置预测时钟增量整数部分寄存器230和位置预测时钟增量小数部分寄存器231，所述步骤 S3包括：
步骤S3.0，将所述编码器位置增量数据的整数部分写入至所述位置预测时钟增量整数部分寄存器230；
步骤S3.1，将所述编码器位置增量数据的小数部分写入至所述位置预测时钟增量小数部分寄存器231。
上述过程中，位置预测时钟增量整数部分寄存器用于保持每个FPGA时钟周期编码器预测位置增量的整数部分，每个FPGA时钟周期，加到位置预测寄存器中；位置预测时钟增量小数部分寄存器用于保持每个FPGA时钟周期编码器预测位置增量的小数部分，每个FPGA时钟周期，增加小数部分的值，当这个值大于1时，将1加到位置预测寄存器中。
在此基础上，所述位置预测寄存器在每个FPGA时钟周期判断是否编码器通讯完成，如果是，则将本次编码器通讯获取的编码器位置更新到本寄存器，如果不是，则根据位置预测的计算规则累加位置预测时钟增量。
为了更好地描述本发明的技术方案，本发明还公开了一种通讯型编码器反馈位置估计系统，请参见图3，其包括有编码器1、FPGA处理器2和CPU处理器3，所述FPGA处理器2包括有编码器通讯模块20、周期通讯时间计数器21、周期位置增量寄存器22、位置预测时钟增量寄存器23和位置预测寄存器24，其中：
所述编码器通讯模块20用于与所述编码器1建立通讯，读取每个FPGA周期内的编码器位置数据，并在每次读取编码器位置数据之后：将当前读取的编码器位置数据与上一FPGA周期读取的编码器位置数据作差分处理，得出编码器位置增量数据并且写入周期位置增量寄存器22；发出一个FPGA周期通讯完成信号；将当前读取的编码器位置数据更新到所述位置预测寄存器24；
所述周期通讯时间计数器21用于在每个FPGA时钟周期完成后加1，并且当所述FPGA周期通讯完成信号到来时，锁存当前的周期通讯时间计数器值，然后所述周期通讯时间计数器21复位清零并再次开始计数；
所述CPU处理器3用于在收到所述FPGA周期通讯完成信号时，读取所述周期通讯时间计数器21和所述周期位置增量寄存器22的值，将所述编码器位置增量数据除以周期通讯时间计数器值，得出每个FPGA周期内的编码器位置增量数据，将所述编码器位置增量数据写入所述位置预测时钟增量寄存器23；
以及，在处理过程中的每个FPGA周期内，判断本FPGA周期内是否收到所述FPGA周期通讯完成信号，若是，则将当前读取的编码器位置数据写入所述位置预测寄存器24；若无，则将所述位置预测时钟增量寄存器23内的数据与所述位置预测寄存器24内的数据相加后更新到所述位置预测寄存器24；
当所述系统需要编码器位置数据时，直接调用所述位置预测寄存器24内的编码器位置预测数据。
上述系统中，编码器通讯模块周期性的与编码器进行通讯，获得编码器位置数据，每次获得位置数据时，将本次编码器位置数据和上一次周期通讯的编码器位置数据做差分，结果写入周期位置增量寄存器；每次获得位置数据时，保存周期通讯时间计数器的值，然后将计数器清零并重新启动。之后将周期位置增量除以周期通讯时间，获得每个计数器节拍里编码器位置的增量，将这个增量写入位置预测时钟增量寄存器。在运行过程的每个节拍中，判断本次节拍是否有编码器周期通讯完成，如果有则将本次周期通讯获取的编码器位置数据写入位置预测寄存器；如果没有，则将位置预测时钟增量寄存器加位置预测寄存器的值更新到位置预测寄存器。
对于所述编码器位置增量数据，在本实施例中，所述位置预测时钟增量寄存器23包括有：
位置预测时钟增量整数部分寄存器230，用于写入所述编码器位置增量数据的整数部分；
位置预测时钟增量小数部分寄存器231，用于写入所述编码器位置增量数据的小数部分。
本发明公开的通讯型编码器反馈位置估计方法及系统，其实际应用过程中可参考如下实施例：
实施例一
请参见图3，图3为本发明系统的逻辑框图，主要包括编码器、FPGA处理器和CPU处理器。所述编码器是具备串行通讯接口的编码器。FPGA处理器中包括编码器通讯模块、周期通讯时间计数器、周期位置增量寄存器、位置预测时钟增量整数部分寄存器、位置预测时钟增量小数部分寄存器和位置预测寄存器。结合图3至图5所示，本发明系统中：
编码器通讯模块实现编码器的通讯协议，周期性的发起编码器数据读取，获取到编码器位置数据后，执行以下操作：
a、计算本周期和上周期的编码器位置增量，写入周期位置增量寄存器；
b、发出一个本周期通讯完成信号；
c、将编码器位置数据更新到位置预测寄存器。
周期通讯时间计数器用于在每个FPGA时钟周期完成之后加1，当编码器通讯模块的本周期通讯完成信号到来时，执行以下操作：
d、锁存当前的计数器值；
e、本计数器值复位，并开始计数。
所述CPU处理器主要用来计算每个FPGA时钟周期编码器位置的增量，在收到编码器发出的本周期通讯完成信号后，读取周期通讯时间计数器和周期位置增量寄存器的值，将周期位置增量除以周期通讯时间，获得每个FPGA时钟周期编码器位置的增量，然后将增量拆分为整数部分和小数部分，写入FPGA 中位置预测时钟增量整数寄存器部分和位置预测时钟增量小数部分寄存器。
本发明公开的通讯型编码器反馈位置估计方法及系统，其相比现有技术而言的有益效果在于，本发明可以提高通讯型编码器反馈数据的时间密度，使得编码器位置数据的更新不再受通讯型编码器通讯周期长短的影响，此外，本发明通过在通讯周期间进行位置估计，可以提高编码器位置数据的精度，较好地满足了应用需求。
以上所述只是本发明较佳的实施例，并不用于限制本发明，凡在本发明的技术范围内所做的修改、等同替换或者改进等，均应包含在本发明所保护的范围内。
Claims (4)
1.一种通讯型编码器反馈位置估计方法，其特征在于，该方法基于一系统实现，所述系统包括有编码器(1)、FPGA处理器(2)和CPU处理器(3)，所述FPGA处理器(2)包括有编码器通讯模块(20)、周期通讯时间计数器(21)、周期位置增量寄存器(22)、位置预测时钟增量寄存器(23)和位置预测寄存器(24)，所述方法包括如下步骤：
步骤S1，所述编码器通讯模块(20)与所述编码器(1)建立通讯，读取每个FPGA周期内的编码器位置数据，并在每次读取编码器位置数据之后，执行：
步骤S1.0，将当前读取的编码器位置数据与上一FPGA周期读取的编码器位置数据作差分处理，得出编码器位置增量数据并且写入周期位置增量寄存器(22)；
步骤S1.1，发出一个FPGA周期通讯完成信号；
步骤S1.2，将当前读取的编码器位置数据更新到所述位置预测寄存器(24)；
步骤S2，所述周期通讯时间计数器(21)在每个FPGA时钟周期完成后加1，并且当所述FPGA周期通讯完成信号到来时，锁存当前的周期通讯时间计数器值，然后所述周期通讯时间计数器(21)复位清零并再次开始计数；
步骤S3，所述CPU处理器(3)在收到所述FPGA周期通讯完成信号时，读取所述周期通讯时间计数器(21)和所述周期位置增量寄存器(22)的值，将所述编码器位置增量数据除以周期通讯时间计数器值，得出每个FPGA周期内的编码器位置增量数据，将所述编码器位置增量数据写入所述位置预测时钟增量寄存器(23)；
步骤S4，所述CPU处理器(3)在处理过程中的每个FPGA周期内，判断本FPGA周期内是否收到所述FPGA周期通讯完成信号，若是，则将当前读取的编码器位置数据写入所述位置预测寄存器(24)；若无，则将所述位置预测时钟增量寄存器(23)内的数据与所述位置预测寄存器(24)内的数据相加后更新到所述位置预测寄存器(24)；
步骤S5，所述系统需要编码器位置数据时，直接调用所述位置预测寄存器(24)内的编码器位置预测数据。
2.如权利要求1所述的通讯型编码器反馈位置估计方法，其特征在于，所述位置预测时钟增量寄存器(23)包括有位置预测时钟增量整数部分寄存器(230)和位置预测时钟增量小数部分寄存器(231)，所述步骤S3包括：
步骤S3.0，将所述编码器位置增量数据的整数部分写入至所述位置预测时钟增量整数部分寄存器(230)；
步骤S3.1，将所述编码器位置增量数据的小数部分写入至所述位置预测时钟增量小数部分寄存器(231)。
3.一种通讯型编码器反馈位置估计系统，其特征在于，包括有编码器(1)、FPGA处理器(2)和CPU处理器(3)，所述FPGA处理器(2)包括有编码器通讯模块(20)、周期通讯时间计数器(21)、周期位置增量寄存器(22)、位置预测时钟增量寄存器(23)和位置预测寄存器(24)，其中：
所述编码器通讯模块(20)用于与所述编码器(1)建立通讯，读取每个FPGA周期内的编码器位置数据，并在每次读取编码器位置数据之后：将当前读取的编码器位置数据与上一FPGA周期读取的编码器位置数据作差分处理，得出编码器位置增量数据并且写入周期位置增量寄存器(22)；发出一个FPGA周期通讯完成信号；将当前读取的编码器位置数据更新到所述位置预测寄存器(24)；
所述周期通讯时间计数器(21)用于在每个FPGA时钟周期完成后加1，并且当所述FPGA周期通讯完成信号到来时，锁存当前的周期通讯时间计数器值，然后所述周期通讯时间计数器(21)复位清零并再次开始计数；
所述CPU处理器(3)用于在收到所述FPGA周期通讯完成信号时，读取所述周期通讯时间计数器(21)和所述周期位置增量寄存器(22)的值，将所述编码器位置增量数据除以周期通讯时间计数器值，得出每个FPGA周期内的编码器位置增量数据，将所述编码器位置增量数据写入所述位置预测时钟增量寄存器(23)；
以及，在处理过程中的每个FPGA周期内，判断本FPGA周期内是否收到所述FPGA周期通讯完成信号，若是，则将当前读取的编码器位置数据写入所述位置预测寄存器(24)；若无，则将所述位置预测时钟增量寄存器(23)内的数据与所述位置预测寄存器(24)内的数据相加后更新到所述位置预测寄存器(24)；
当所述系统需要编码器位置数据时，直接调用所述位置预测寄存器(24)内的编码器位置预测数据。
4.如权利要求3所述的通讯型编码器反馈位置估计系统，其特征在于，所述位置预测时钟增量寄存器(23)包括有：
位置预测时钟增量整数部分寄存器(230)，用于写入所述编码器位置增量数据的整数部分；
位置预测时钟增量小数部分寄存器(231)，用于写入所述编码器位置增量数据的小数部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911152631.4A CN111025960A (zh) | 2019-11-22 | 2019-11-22 | 一种通讯型编码器反馈位置估计方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911152631.4A CN111025960A (zh) | 2019-11-22 | 2019-11-22 | 一种通讯型编码器反馈位置估计方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111025960A true CN111025960A (zh) | 2020-04-17 |
Family
ID=70206696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911152631.4A Pending CN111025960A (zh) | 2019-11-22 | 2019-11-22 | 一种通讯型编码器反馈位置估计方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111025960A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112197802A (zh) * | 2020-09-27 | 2021-01-08 | 深圳市微秒控制技术有限公司 | 一种绝对值编码器通讯故障处理方法 |
| WO2022217607A1 (zh) * | 2021-04-16 | 2022-10-20 | 东莞市李群自动化技术有限公司 | 分布式系统中获取编码器位置的方法、控制器及系统 |
-
2019
- 2019-11-22 CN CN201911152631.4A patent/CN111025960A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112197802A (zh) * | 2020-09-27 | 2021-01-08 | 深圳市微秒控制技术有限公司 | 一种绝对值编码器通讯故障处理方法 |
| WO2022217607A1 (zh) * | 2021-04-16 | 2022-10-20 | 东莞市李群自动化技术有限公司 | 分布式系统中获取编码器位置的方法、控制器及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6649517B2 (ja) | センシングシステムおよびタイムスタンプ補正方法 | |
| CN111025960A (zh) | 一种通讯型编码器反馈位置估计方法及系统 | |
| CN111478834B (zh) | 一种基于非实时系统的EtherCAT主站同步方法 | |
| CN110720096A (zh) | 一种多传感器状态估计方法、装置及终端设备 | |
| CN113310505B (zh) | 传感器系统的外参标定方法、装置及电子设备 | |
| CN112838865B (zh) | 直流偏置校准方法、装置和存储介质 | |
| CN111431760B (zh) | 一种交换芯片中端口带宽利用率测量方法 | |
| JP2001280974A (ja) | Ｄｒセンササンプリング機能付きｇｐｓレシーバ | |
| CN114285514B (zh) | 一种时钟同步方法和装置 | |
| CN111721210B (zh) | 变换逻辑光栅分辨率后的初始化方法、装置、设备及介质 | |
| CN115752471A (zh) | 一种传感器数据的处理方法、设备及计算机可读存储介质 | |
| CN105578586B (zh) | 一种同步定时装置及方法 | |
| JP2020053737A (ja) | 情報通信システム | |
| CN111189471A (zh) | 一种校正方法、装置和计算机存储介质 | |
| CN115358693A (zh) | 基于时间轴的事件发布方法和相关设备 | |
| WO2019119228A1 (zh) | 时间更新方法，装置及可移动平台 | |
| CN113271168B (zh) | 一种基于卫星共视的配电网时钟同步实现方法 | |
| RU2742710C2 (ru) | Устройство для измерения частоты | |
| CN109981397B (zh) | 网络性能获取方法及系统 | |
| JPH1028110A (ja) | 位相差測定回路 | |
| CN115642978A (zh) | 一种系统时钟同步方法、装置、设备及存储介质 | |
| JP2015153229A (ja) | 物理量センサ | |
| CN116470982A (zh) | 一种运动平台间高精度时间同步方法 | |
| JP3990331B2 (ja) | 時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム | |
| CN115189793A (zh) | 一种时间触发以太网透传时钟精确测量系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |