CN111010162A - 可减少干扰的交叉开关矩阵 - Google Patents

可减少干扰的交叉开关矩阵 Download PDF

Info

Publication number
CN111010162A
CN111010162A CN201910765922.4A CN201910765922A CN111010162A CN 111010162 A CN111010162 A CN 111010162A CN 201910765922 A CN201910765922 A CN 201910765922A CN 111010162 A CN111010162 A CN 111010162A
Authority
CN
China
Prior art keywords
columns
target
programming
signal
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910765922.4A
Other languages
English (en)
Inventor
葛宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tetramem Inc
Original Assignee
Tetramem Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tetramem Inc filed Critical Tetramem Inc
Publication of CN111010162A publication Critical patent/CN111010162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开说明书披露了可减少干扰的交叉开关矩阵及其编程方法。在一些应用实施方式中，一个装置包括：多行；多个第一列；多个第二列；多个器件。其中每一个器件均连接多行中的一行、多个第一列中的一列和多个第二列中的一列；该器件还包括共享端，位于连接到同一行或同一列中多个器件的多个第一列或多个第二列上，其中共享端接地或保持稳定的电压。在一些应用实施方式中，一个器件包括：RRAM、浮栅器件、相变器件、SRAM、忆阻器或带可调电阻的其他器件。在一些应用实施方式中，稳定电压即恒定直流电压。

Description

可减少干扰的交叉开关矩阵
技术领域
本公开说明书涉及交叉开关矩阵电路，更具体一点，涉及的是可减少干扰的交叉开关矩阵电路。
背景技术
交叉开关矩阵电路可包括多条横行金属线和纵列金属线或相互交叉的电极，在交叉点处形成交叉点器件。交叉开关矩阵可在多种应用中使用，包括非易失性固态存储器、计算、信号处理、控制系统和高速图像处理。
技术挑战仍然存在，例如如何减少诸如静态潜行电流和动态潜行电流等信号干扰。
发明内容
一种装置，包括：多行；多个第一列；多个第二列；多个器件，其中每一个器件均连接多行中的一行、多个第一列中的一列和多个第二列中的一列；共享端，位于连接到同一行或同一列中多个器件的多个第一列或多个第二列上，其中共享端接地或保持稳定的电压。
在一些应用应用实施方式中，多个器件中的一个包括：忆阻器、忆阻系统、脉冲编码调制(PCM)器件、浮栅器件、相变器件、电阻式随机存取存储器(RRAM或ReRAM)、磁阻随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(静态RAM或SRAM)或带可调电阻的其他器件。
在一些应用实施方式中，稳定电压即恒定直流电压。
在一些应用实施方式中，多个器件中的一个器件包括：连接到多行中的一行的第一个RRAM；以及串联连接到第一个RRAM的第一个存取晶体管。第一个存取晶体管连接到多个第一列中的一列和多个第二列中的一列。
在一些应用实施方式中，该装置还包括：信号发生器；连接到信号发生器的解码器、连接到多个第二列的信号输出装置，以及脉冲发生器。多行连接到解码器；多个第一列连接到脉冲发生器。
一种可减少信号干扰的电路编程方法包括：选择由多行中的目标行和多列中的目标列所确定的第一个目标器件；选择目标行；浮动除目标行之外的多行；将目标列接地；准备目标行的编程信号；发送脉冲信号，以启用目标列上的存取晶体管；并发送编程信号，以让其通过第一个目标器件。
在一些应用实施方式中，该方法还包括：在发送脉冲信号通过第一个目标器件之后，选择第二个目标器件。
一种可减少干扰的电路器件编程方法包括：选择多行中的目标行和多列中的目标列上的第一个目标器件；选择目标行；将除目标行之外的多行连接到与编程信号具有相同极性的电压；将目标列接地；准备目标行的编程信号；发送脉冲信号，以启用目标列上的存取晶体管；并发送编程信号，以通过第一个目标器件。
在一些应用实施方式中，电压与编程信号基本相同。
在一些应用实施方式中，该方法还包括：在发送脉冲信号通过第一个目标器件之后，选择第二个目标器件。
附图说明
图1根据一些应用实施，展示了示例性交叉开关矩阵电路。
图2展示了交叉开关矩阵内部的一个交点器件，以及静态潜行电流如何影响交叉开关矩阵中的其他器件。
图3根据一些应用实施，展示了含有交叉开关矩阵的编程电路图示例。
图4根据一些应用实施，展示了交叉开关矩阵的放大视图。
图5A和5B是方框图，根据本公开说明书的一些应用实施，展示了用于减少交叉开关矩阵中动态潜行电流的示例性方法。
图6展示了在如图5A和5B所示的操作期间，流过相同交叉开关矩阵中其他受影响器件的动态潜行电流。
图7根据一些应用实施，展示了1T1R交叉开关矩阵因动态潜行电流而可能发生的示例性干扰。
图8是流程图，根据本公开说明书的一个应用实施实例，展示了用于编程交叉开关矩阵的第一个示例性编程方法。
图9是流程图，根据本公开说明书的一个应用实施实例，展示了用于编程交叉开关矩阵的第二个示例性编程方法。
图10是数据表，根据一些应用实施，展示了用于测试和减少交叉开关矩阵中干扰的示例性实验数据。
本公开说明书所公开的应用实施通过举例而非限制的方式在附图中进行说明。参考数字是指图纸上相应的零件。
具体实施方式
所公开的交叉开关矩阵编程电路设计可减少或最小化信号干扰，包括但不限于以下原因。首先，编程信号不会逐渐释放；相反，编程信号处于准备状态时，与交叉开关矩阵及其器件隔离，并在完全准备好后释放到交叉开关矩阵中。其次，目标列完全接地，以减少动态潜行电流。第三，可为同一列内的器件提供预定电压，以进一步减少因有限线阻引起的潜行电流，即使在目标列完全接地的情况下，潜行电流也会导致不同器件具有不同的非零电压。
图1展示了示例性交叉开关矩阵电路100。如图1所示，交叉开关矩阵电路100可以是拥有一条或多条横行线(例如21、22、23等)和一条或多条纵列线(例如3l、32、33等)的电路结构。横行线和纵列线可以彼此交叉，在交叉点处形成交叉点器件(也称为交点器件)61、62、63、71、72等。可通过对交叉点器件施加足够大的电压/电流信号来调谐其电导。在一些应用实施方式中，交叉点器件可以是RRAM、包括闪存的浮栅器件、包括PC-RAM(相变存储器)的相变器件，或SRAM(静态随机存取存储器)。在一些应用实施方式中，导线是金属线。
此外，交叉开关矩阵电路可用于并联加权电流求和。将输入信号施加于交叉开关横行，运用欧姆定律在每个交叉点器件处通过电导G对输入信号V进行加权，并运用基尔霍夫电流定律对每列线的加权电流进行累加。在一些应用实施方式中，RRAM交叉开关矩阵中的I等于V乘以G，例如，I＝VG。
交叉开关矩阵的物理加权电流求和特征I＝VG,允许将交叉开关矩阵用于向量矩阵乘法Y＝XA，其中X表示输入行向量，A表示矩阵，Y表示输出行向量。要执行向量矩阵乘法，首先需要物理参数与数学变量之间的映射。矩阵A可以包含正值和负值，但器件电导G只能为正值。有多种方法可以解决将I＝VG映射到Y＝XA的技术方案。
在第一种示例性方法中，通过以下方法将输入数据向量X转换为行输入信号向量V：V＝c*X，其中c是标量。
在一些应用实施方式中，可通过以下方法将矩阵A转换为交叉点电导G：使用一个或多个器件及其差异来表示A的正/负值，使得：
Y＝XA＝V/c(a*Godd-a*Geven)。
Godd和Geven表示成对器件的电导矩阵。在一个应用实施实例中，使用一个在奇数行、另一个在偶数行的一对器件；可能需要额外硬件来提供互补输入-Vi，其中Vi为输入电压向量V的第i项，以生成Vi*(gi，奇数-gi，偶数)。在另一个应用实施实例中，如果使用一个在奇数列、另一个在偶数列的一对器件，则可使用差分放大器来感测和减去电流。
在第二种示例性方法中，可通过以下方法将输入数据向量X转换为行输入信号向量V:V＝c*X，其中c是标量。可通过足够大的标量b将矩阵A全部变为正值，因此A+b为正值，并且A+b的每一项均可映射到单个器件，因此G＝aA+b，a和b均为标量。
由于I＝VG＝c*X*(aA+b)＝a*c*XA+c*X*b*J＝a*c*XA+c*b*sum(X)，其中J为全1矩阵，表示J的每一项均为1，因此可根据以下方法推导Y：
Y＝(I-c*b*sum(X))/(a*c)
与第一种示例性方法相比，第二种示例性方法的每个矩阵项仅使用一个器件，并且不需要额外的输入信号或差分放大器。相反，第一种示例性方法可能不需要对每个输入数据X进行额外的数字求和操作。
此外，在本公开说明书的某些应用实施实例中，由于可通过DAC或时间/频率编码轻松将输入数据转换为输入信号，因此编程方法可用于有效地将每个交叉点器件调整到其目标状态G，并且干扰较小。
为了能够精确调谐交叉点器件，可使用1-晶体管-1-电阻器(1T1R)的单元结构作为交叉点器件。晶体管串联连接到RRAM，并且可执行开关功能，用于控制流过电阻器的电流并抑制交叉开关矩阵中的潜行电流。对于浮栅实施来说，可能不需要另一个晶体管，因为浮栅的电导可通过在栅极处进行不同电荷量的充电来调谐。
在包含1T1R结构的实施中，RRAM可为基于电阻开关效应的双端非易失性存储器。示例性器件可包括RRAM、STT-MRAM、ReRAM或任何带可调电阻的交叉点器件。在某些实施方案中，晶体管可为半导体器件，其配置可放大或开关电子信号及电力。晶体管可配有至少三个用于连接到外部电路的端子。本公开说明书应用实施实例中的晶体管包括双极结型晶体管(BJT)、场效应晶体管(FET)、高电子迁移率晶体管(HEMT)、TaOx器件、TiOx器件、HfDx器件、FeOx器件和任何开关材料不同的器件。
图2展示了交叉开关矩阵内的交叉器件200，以及静态潜行电流如何影响交叉开关矩阵200中的其他器件。如图2所示，目标器件61位于交叉开关矩阵的第一行和第一列的交叉点处。可将Vprog施加在到第一行的一侧，而第一行的另一侧可接地或连接到低于Vprog的电压上，反之亦然，从而在目标器件202上产生电压差。使编程电流204流过目标器件202可改变目标器件202的状态。然而，如图2所示，静态潜行电流206可流过受影响器件71、72和62，从而导致受影响器件71、72和62的状态改变。因此，由静态潜行电流206引起的干扰可能导致受影响器件意外编程。
图3根据一些实施展示了示例性编程电路300。如图3所示，编程电路300包括信号发生器302、解码器304、交叉开关矩阵100、脉冲发生器306和信号输出器件308。
信号发生器302可以是数模转换器(DAC)、脉冲发生器、尖峰神经元电路、斜坡信号发生器，或任何可配置生成足够强的电压/电流信号以编程RRAM状态的电路。信号发生器101可用于生成编程信号，该编程信号可提供给交叉开关矩阵100和交叉开关矩阵100中的器件。
在一个应用实施实例中，解码器304是用于进行行选择的M到I解码器。在某些应用实施实例中，未选择的行是浮动的，提前放电到接地装置；在其他一些应用实施实例中，为了进一步减少干扰，未选择的行可以是浮动的，但是预充电到与编程信号具有相同极性的一个或多个预定信号，使得存取晶体管一侧的剩余电荷可以抵消晶体管导通时的动态潜行电流。这与将未选择的行连接到源极不同，在这种情况下可形成电流路径。至少要参考图9讨论这一特征。
图4根据本公开说明书的一些实施，展示了交叉开关矩阵100的放大视图600。如图4所示，交叉开关矩阵100包括多行(例如行201、202和203)、多个第一列(例如第一列301、302和303)，多个第二列(例如第二列401、402、403)、多个器件(例如器件610、620和630)。
多个器件中的每一个(例如器件610、器件620和器件630)均连接多行中的一行、多个第一列中的一列和多个第二列中的一列。共享端(例如连接到同一行或同一列中多个器件的多个第二列上的共享端613、623、633或多个第一列上的共享端614、624、634。共享端可以接地或保持预定电压。
此外，如图4所示，行201、202和203直接或间接连接到解码器304。第一列301、302和303直接或间接连接脉冲发生器306。行201上的第一个器件610包括第一个RRAM 611和串联连接到第一个RRAM 611的第一个存取晶体管612；行202上的第二个器件620包括第二个RRAM 621和串联连接到第一个RRAM 621的第二个存取晶体管622；行203上的第三个器件630包括第三个RRAM 631和串联连接到第一个RRAM 631的第三个存取晶体管632；同一列中的每个存取晶体管通过一端(例如栅极)连接到第二列401，并通过一端(例如漏极)连接到第一列301。
在本公开说明书的一个应用实施实例中，每个器件均可编程，以拥有多个可区分电组或电平中的一个。
在本公开说明书的一个应用实施实例中，存取晶体管是启用或开关待编程器件可访问性的晶体管。通过图4中的存取晶体管，首先，相邻行或列可视为独立；因此，当编程时，可减少或消除1T1R交叉开关矩阵中的静态潜行电流。其次，当在其栅极(通过访问控制线)上施加不同水平的接入电压时，存取晶体管用作分压器。对于更受电压控制的RRAM来说，此设计可实现更细粒度的控制。第三，存取晶体管还可作为电流编译器使用，其极上有不同水平的接入电压。对于更受电流控制的RRAM来说，此设计也可实现更细粒度的控制。存取晶体管可对交叉开关矩阵器件或带有一个或多个无源矩阵的器件进行模拟精调。
在本公开说明书的一个应用实施实例中，编程电路100能够以并联模式操作。脉冲发生器300可以同时选择一个脉冲并将其发送到多个存取晶体管控制线，从而可以并行编程多个目标器件。然而，随着并行编程的器件越来越多，更多潜行电流可能会因相关的列和行而影响交叉开关矩阵。因此，需要控制并行化水平，以减少潜行电流及其产生的干扰。
在编程之前或过程中，可将目标器件的漏极接地，以防止或减少在第二列401、402、403等的共享端上累积电荷，目标器件所在列接地，其余列可保持浮动或者同样接地。
当编程时，M：1解码器304选择目标器件(例如第三个器件630)行，并且将编程信号应用于所选行203。在一些应用实施方式中，直到编程信号完全准备好之后(例如变得稳定并一直保持)，编程信号才会释放到交叉开关矩阵100中并应用于所选行203。除了将目标器件的共享端接地之外，这些技术还可以进一步减少动态潜行电流。
在一些应用实施方式中，脉冲发生器306选择存取晶体管(例如第三个存取晶体管632)控制目标器件630的列。可将脉冲发送到第三个存取晶体管632，使目标器件630的第三个存取晶体管632在脉冲持续期间导通，从而使电压/电流尖峰通过，以编程目标器件630。由于其他存取晶体管在此期间并未导通，因此会减少或消除静态潜行电流和动态潜行电流；编程干扰也是如此。
然而，在一些应用实施方式中，上述技术可能无法完全消除干扰。例如，当RRAM对电压/电流尖峰较为敏感时。此外，当交叉开关矩阵的规模超过预定义值(例如2000x 2000)时，尽管动态潜行电流可能会显著减小，但仍将产生影响。
图5A和5B是方框图，根据本公开说明书的一些实施，展示了用于减少交叉开关矩阵中动态潜行电流的示例性方法。
如图5A所示，编程信号Vprog从行203发送通过所选行。当第三个存取晶体管632启用时，编程电流流过目标器件630，到达列301的接地端，从而修改目标器件630的状态。
然而，由于线阻有限，对于远离列接地端的器件(例如第二个器件620)来说，其尾列401的共享端上可能存在非零电位。共享端电压与编程信号具有相同极性，并且离接地点的距离越远，电压越高。由于每列共享存取晶体管，因此可能会有动态潜行电流流过受影响器件(也称为非目标器件)，例如第二个器件620。动态潜行电流可对受影响器件进行编程，从而导致意外的编程结果。
如图5B所示，编程信号Vprog从尾列401发送通过所选行。当第三个存取晶体管632启用时，编程电流流过目标器件630，到达该列的接地端，从而修改目标器件630的状态。同样，由于线阻有限，对于远离列接地端的器件(例如第二个器件620)来说，其首列301的共享端上可能存在非零电位。共享端电压与编程信号具有相同极性，并且离接地点的距离越远，电压越高。由于每列共享存取晶体管，因此可能会有动态潜行电流流过受影响器件(或称为非目标器件)，例如第二个器件620。动态潜行电流可对受影响器件进行编程，从而导致意外结果。
尽管该动态潜行电流的水平比没有基本无扰编程方案的水平低几个数量级，但是当交叉开关矩阵的规模超过预定义值(例如2000x 2000)或当线阻超过预定量时，所产生的干扰仍可能产生显著影响。由此产生的干扰可能会影响交叉开关矩阵的性能。
图6展示了在如图5A和5B所示的操作期间，流过相同交叉开关矩阵中受影响器件的动态潜行电流。
如图6所示，当发送Vprog时，由于电容较低，可能会因列电压的突然变化而出现电流尖峰，并且可能改变受影响器件的状态。可将电流尖峰视为动态潜行电流，因为当受影响器件的浮动端向Vprog完全充电时，电流尖峰会消失。可通过以下方法计算浮动端电压Vf(t)：
Vf(t)＝Vprog(1-exp(-t/RC))
其中R是从共享列端到浮动端的总电阻，由RRAM和存取晶体管的电阻决定。
可通过以下方法计算动态潜行电流：
Id(t)＝(Vprog(t)-Vf(t))/R＝Vprog(t)*exp(-t/RC)/R
如上所示，可以看出Id(t)取决于三个因素：R、C和Vprog(t)，其中只有Vprog(t)可在电路制造完成后进行修改。如果Vprog(t)是矩形脉冲，则上升时间和幅度可能会对动态潜行电流产生重大影响。
图7展示了1T1R交叉开关矩阵因动态潜行电流而发生的示例性干扰700。
图8是流程图800，根据本公开说明书的一个应用实施实例，展示了用于编程交叉开关矩阵的示例性编程方法。
如图8所示，在第802步，解码器在目标行i和目标列j上选择第一个目标器件，例如第3行第1列上的第三个器件630。
在第804步，解码器200根据输入的编程信号选择目标行i和目标列j。除目标行i之外的行被视为未选择且可以浮动；并且目标列j可以接地。应注意的是，目标器件所在列需接地以减少干扰，而未选择的列可以接地或浮动。
在第806步，编程信号完全准备好(或就绪)并被释放到目标行i上。在一个应用实施实例中，当编程信号在所选行上变得稳定时，即认为编程信号已完全准备好。
在第808步，脉冲发生器300选择目标器件的目标存取晶体管(例如第三个存取晶体管632)，控制目标器件630所在列。可将脉冲发送到目标存取晶体管，使得目标器件的目标存取晶体管在脉冲持续期间导通，从而使电压/电流尖峰通过目标器件，以对其进行编程。
在第810步，使编程信号通过处于导通状态的目标器件并发送到信号输出模块308。
在第812步，解码器304可选择第二个目标器件，并对第二个目标器件使用方法800。
图9是流程图900，根据本公开说明书的一个应用实施实例，展示了用于编程交叉开关矩阵的第二个示例性编程方法。
如图9所示，在第902步，解码器200将在目标行i和目标列j上选择第一个目标器件，例如第3行第1列上的第三个器件630。
在第904步，解码器(例如解码器304)选择目标行i和目标列j。未选择的行(例如，除目标行i之外的所有行)可以浮动；但需预充电到由Vprog提供的与编程信号具有相同极性的预定电压。
除电压Vprog之外，目标列j可以接地。目标器件所在列需接地以减少干扰，而未选择的列可以接地或浮动。
在第906步，编程信号已准备好并提供给目标行i。在一个应用实施实例中，当编程信号在所选行上变得稳定时，即认为编程信号已准备好。
在第908步，脉冲发生器选择目标器件的目标存取晶体管(例如第三个存取晶体管632)，控制目标器件630所在列。然后将脉冲发送到目标存取晶体管，使得目标器件的目标存取晶体管在脉冲持续期间导通，从而使电压/电流尖峰通过目标器件，以对其进行编程。
接下来，在第910步，使编程信号通过处于导通状态的目标器件并发送到信号输出模块400。
在第912步，解码器可选择第二个目标器件，并对第二个目标器件使用方法900。
示例性编程方法900(可以称为高级编程方法)和示例性编程方法800(可以称为基本编程方法)之间的示例性差异可能包括以下方面。首先，提供额外电压Vcomp，以补偿可能影响图5A和5B中所示共享端的非零电压。额外电压源Vcomp与编程信号Vprog具有相同极性，并且其保持略高于零(接地)的电压幅度。其次，所有未选择的行，或者至少远离接地点的未选择的行(例如远离接地点预定行数的行)是浮动的，但是通过额外电压源Vcomp预充电。通过这些方法，启用同一列上的存取晶体管，由线阻引起的非零电压可通过Vcomp提供的预充电电压进行补偿，从而进一步减少动态潜行电流。
在本公开说明书的一个应用实施实例中，为实现低成本实施，将补偿电压源Vcomp设置为恒定直流电压，基于共享端上非零电压的估值来计算直流电压的幅度。在另一个应用实施实例中，可使用更为复杂的硬件来产生与共享端电压基本相同的电压。应注意，在一些应用实施方式中，“基本相同”意味着电压差存在+0.5V的容差，或者电压差足够小，可避免器件干扰。在一些应用实施方式中，电压差是一种即使在读取操作期间也能够引起器件状态改变的电压，具体取决于器件性能。
应注意的是，方法800和900参考了图3-5所示的特征进行说明，图3-5仅做演示之用，因此，方法800和900的实施方法可能与图中所示的结构不同。
在本公开说明书的应用实施实例中，由于存在流过非目标晶体管的潜行电流尖峰，因此如果未能妥善解决，则1T1R交叉开关矩阵中仍会发生编程干扰。因此，使用缓慢上升脉冲方法来最大限度减少干扰。在一个应用实施实例中，当±10V电压脉冲的上升时间大于10μs时，可减少干扰。
在以上讨论的一些应用实施方式中，共享端位于列上，因为存取晶体管控制由列共享。在本公开说明书的一些其他实施中，存取晶体管控制由行共享；因此，共享端位于行上，并且可相应地修改以上讨论的系统和方法，以实现类似的技术结果。
图10是数据表，根据一些应用实施，展示了用于测试和减少交叉开关矩阵中示例性干扰的实验数据。
可为本公开说明书中描述为单个应用实例的组件、操作或结构提供多个实例。最后，在某种程度上来说，各种组件、操作和数据存储之间的边界稍显随意，并且在特定说明性配置的上下文中对特定操作进行了说明。其他功能分配可预见，并可能属于应用实施范围。通常情况下，在示例性配置中作为单独组件呈现的结构和功能可以作为组合结构或组件实施。同样，作为单个组件呈现的结构和功能也可以作为单独组件实施。这些和其他变更、修改、添加和改进均属于应用实施范围。
还应该理解的是，尽管本公开说明书使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开来。例如，可将第一列被为第二列，同样，也可将第二列称为第一列，而不会改变描述的含义，只要将出现的所有“第一列”进行一致地重命名，并且出现的所有“第二列”也进行一致地重命名。第一列和第二列仍然是原来的两列，但每一列与原来的列不同。
本公开说明书中使用的术语仅用于描述特定应用实施，并非旨在限制权利要求书。正如在对各种所述应用实施方案中的描述和所附权利要求书中所使用的那样，除非上下文另有明确说明，否则单数形式“一个”和“该”同样也涵盖复数形式。还应理解的是，本公开说明书所用的术语“和/或”包括一个或多个相关的所列项目的任何和所有组合。此外，还应进一步理解，本公开说明书中使用的术语“包括”和/或“包含”指定所述特征、整数、步骤、操作、要素和/或部件的存在，但不排除其中一个或多个其他特征、整数、步骤、操作、要素、部件和/或集合的存在或添加。
正如本公开说明书中所使用的那样，术语“如果”可以依据上下文被解释为所陈述的先决条件为真的“当……时”或“一旦”或“响应于确定”或“根据确定”或“响应于检测到”。类似地，短语“如果确定(所陈述的先决条件为真)”或“如果(所陈述的先决条件为真)”或“当……时(所陈述的先决条件为真)”可以依据上下文被解释为所陈述的先决条件为真的“一旦确定”或“响应于确定”或“根据确定”或“一旦检测到”或“响应于检测到”。
以上描述包括体现本公开说明书的说明性应用实施实例的示例性系统、方法、技术、指令序列和计算机器程序。出于说明目的，按顺序阐述了众多具体细节，以提供对本发明专利技术主题各种应用实施方式的理解。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本发明主题。通常情况下，众所周知的指令实例、协议、结构和技术不一定详细示出。
出于说明目的，已经参考具体应用实施方式对以上说明进行了描述。然而，以上说明性讨论并非旨在穷举或将应用实施实例限制于所公开的精确形式。鉴于上述教导，许多修改和变化都是可能的。所选择和阐述的应用实施方式是为了最好地解释本发明的原理和其实践应用，从而使本领域的其他技术人员能够最佳地利用适合于所设想特定用途的应用实施方式和各种修改。

Claims (10)

1.一种装置，包括：
多行；
多个第一列；
多个第二列；
多个器件，其中每一个器件均连接多行中的一行、多个第一列中的一列和多个第二列中的一列；以及
共享端，位于连接到同一行或同一列中多个器件的多个第一列或多个第二列上，其中共享端接地或保持稳定的电压。
2.如权利要求1中所述装置，其中多个器件中的一个包括：忆阻器、忆阻系统、脉冲编码调制(PCM)器件、浮栅器件、相变器件、电阻式随机存取存储器(RRAM或ReRAM)、磁阻随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(静态RAM或SRAM)或带可调电阻的其他器件。
3.如权利要求1中所述装置，其中稳定电压是恒定直流电压。
4.如权利要求1中所述装置，其中多个器件中的一个包括：连接到多行中的一行的第一个RRAM；以及
串联连接到第一个RRAM的第一个存取晶体管，其中第一个存取晶体管连接到多个第一列中的一列和多个第二列中的一列。
5.如权利要求1中所述装置，其中还包括：信号发生器；
连接到信号发生器的解码器，其中多行连接到解码器；
脉冲发生器，其中多个第一列连接到脉冲发生器；以及
连接到多个第二列的信号输出。
6.一种可减少信号干扰的电路编程方法包括：
选择由多行中的目标行和多列中的目标列所确定的第一个目标器件；
选择目标行；
浮动除目标行之外的多行；
将目标列接地；
准备目标行的编程信号；
发送脉冲信号，以启用目标列上的存取晶体管；并发送编程信号，以通过第一个目标器件。
7.如权利要求6中所述，可减少信号干扰的电路器件编程方法还包括：在发送脉冲信号通过第一个目标器件之后，选择第二个目标器件。
8.一种可减少信号干扰的电路器件编程方法包括：
选择多行中的目标行和多列中的目标列上的第一个目标器件；
选择目标行；
将除目标行之外的多行连接到与编程信号
具有相同极性的电压；
将目标列接地；
准备目标行的编程信号；
发送脉冲信号，以启用目标列上的存取晶体管；并发送编程信号，以通过第一个目标器件。
9.如权利要求8中所述，可减少信号干扰的电路器件编程方法中的电压与编程信号基本相同。
10.如权利要求8中所述，可减少信号干扰的电路器件编程方法还包括：在发送脉冲信号通过第一个目标器件之后，选择第二个目标器件。
CN201910765922.4A 2018-08-17 2019-08-19 可减少干扰的交叉开关矩阵 Pending CN111010162A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/999,140 US11538523B2 (en) 2018-08-17 2018-08-17 Crossbar array with reduced disturbance
US15/999,140 2018-08-17

Publications (1)

Publication Number Publication Date
CN111010162A true CN111010162A (zh) 2020-04-14

Family

ID=69523324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910765922.4A Pending CN111010162A (zh) 2018-08-17 2019-08-19 可减少干扰的交叉开关矩阵

Country Status (2)

Country Link
US (2) US11538523B2 (zh)
CN (1) CN111010162A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022057222A1 (zh) 2020-09-15 2022-03-24 深圳市九天睿芯科技有限公司 一种基于电流积分的存内脉冲神经网络

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230079888A (ko) 2021-11-29 2023-06-07 삼성전자주식회사 메모리 어레이의 프로그램 방법 및 이를 수행하는 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469383A (zh) * 2002-07-18 2004-01-21 ������������ʽ���� 数据读出精度高的薄膜磁性体存储器
US20050041465A1 (en) * 2003-03-28 2005-02-24 Nantero, Inc. Nram bit selectable two-device nanotube array
US20050211978A1 (en) * 2004-03-24 2005-09-29 Lujia Bu Memory devices based on electric field programmable films
US20090273971A1 (en) * 2008-04-30 2009-11-05 Cavendish Kinetics Inc. Continuously driving non-volatile memory element
EP2626903A1 (en) * 2012-02-09 2013-08-14 Macronix International Co., Ltd. Thermally Assisted Flash Memory With Segmented Word Lines
JP2017182848A (ja) * 2016-03-28 2017-10-05 日本電気株式会社 相補型スイッチユニットのプログラム方法、および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469383A (zh) * 2002-07-18 2004-01-21 ������������ʽ���� 数据读出精度高的薄膜磁性体存储器
US20050041465A1 (en) * 2003-03-28 2005-02-24 Nantero, Inc. Nram bit selectable two-device nanotube array
US20050211978A1 (en) * 2004-03-24 2005-09-29 Lujia Bu Memory devices based on electric field programmable films
US20090273971A1 (en) * 2008-04-30 2009-11-05 Cavendish Kinetics Inc. Continuously driving non-volatile memory element
EP2626903A1 (en) * 2012-02-09 2013-08-14 Macronix International Co., Ltd. Thermally Assisted Flash Memory With Segmented Word Lines
JP2017182848A (ja) * 2016-03-28 2017-10-05 日本電気株式会社 相補型スイッチユニットのプログラム方法、および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022057222A1 (zh) 2020-09-15 2022-03-24 深圳市九天睿芯科技有限公司 一种基于电流积分的存内脉冲神经网络

Also Published As

Publication number Publication date
US11538523B2 (en) 2022-12-27
US20230102234A1 (en) 2023-03-30
US20200058352A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
US10534840B1 (en) Multiplication using non-volatile memory cells
US11024378B2 (en) Memory systems and memory programming methods
US20230102234A1 (en) Crossbar array with reduced disturbance
EP3370145A1 (en) Analog multiplier-accumulators
US10770143B2 (en) Memory systems and memory programming methods
US10262733B2 (en) Memristive dot product engine for vector processing
US8416604B2 (en) Method of implementing memristor-based multilevel memory using reference resistor array
US8467253B2 (en) Reading memory elements within a crossbar array
CN111722830A (zh) 快闪存储器的非易失性计算方法
US11735256B2 (en) Reducing disturbance in crossbar array circuits
US20170229175A1 (en) Memory Systems and Memory Programming Methods
US10748613B2 (en) Memory sense amplifiers and memory verification methods
US11062204B2 (en) Voltage controlled highly linear resistive elements
US11556616B2 (en) Methods to tolerate programming and retention errors of crossbar memory arrays
TWI641989B (zh) 類神經計算裝置
US10847219B2 (en) Row switch resistance error reduction for RRAM crossbar array circuit
US9025365B2 (en) Reading memory elements within a crossbar array
WO2024119839A1 (en) Fixed asymmetry compensation for multiply and accumulate operations
Ma et al. Effect of OTS selector reliabilities on NVM crossbar-based neuromorphic training
GB2619654A (en) Resistive memory device for matrix-vector multiplications
CN113921059A (zh) 纵横式数组装置及其写入方法
KR20210083599A (ko) 멀티 비트 특성을 갖는 뉴로모픽 시냅스 소자 및 이의 동작 방법
CN114067883A (zh) 阵列装置及其写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination