CN110998727A - 减少存储器裸片中的线间电容耦合 - Google Patents

减少存储器裸片中的线间电容耦合 Download PDF

Info

Publication number
CN110998727A
CN110998727A CN201880049536.9A CN201880049536A CN110998727A CN 110998727 A CN110998727 A CN 110998727A CN 201880049536 A CN201880049536 A CN 201880049536A CN 110998727 A CN110998727 A CN 110998727A
Authority
CN
China
Prior art keywords
data
memory
data line
command
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880049536.9A
Other languages
English (en)
Other versions
CN110998727B (zh
Inventor
M·V·霍
S·E·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110998727A publication Critical patent/CN110998727A/zh
Application granted granted Critical
Publication of CN110998727B publication Critical patent/CN110998727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

描述用于减少存储器裸片中的线间电容耦合的方法、系统和装置。一种装置可包含经配置以驱动锁存的数据并且还进行读取和写入操作的多个驱动器。举例来说，存储器装置可含有独立地经由两个数据线耦合到两个驱动器的两个或更多个存储器阵列。可强力驱动一个数据线以遮蔽对应存储器阵列免受与数据线电容耦合相关联的效应的影响。可用关于相对数据线耦合到的所述存储器阵列的存取操作的数据驱动所述相对数据线。可与另一数据线同时或在小时间差内驱动所述相对数据线。

Description

减少存储器裸片中的线间电容耦合
交叉参考
本专利申请案主张霍(Ho)等人于2017年8月25日申请且转让给本受让人的标题为“减少存储器裸片中的线间电容耦合(Mitigating Line-to-Line Capacitive Couplingin a Memory Die)”的第15/686,996号美国专利申请案的优先权，所述美国专利申请案以引用的方式明确并入本文中。
背景技术
下文大体上涉及存储器阵列，且更具体来说，涉及减少存储器裸片中的线间电容耦合。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，通常表示为逻辑“1”或逻辑“0”。在其它系统中，可存储两个以上状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储的状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置除非被外部电源定期刷新，否则可能随时间丢失其存储的状态。FeRAM可使用与易失性存储器类似的装置架构，但归因于使用铁电电容器作为存储装置而可具有非易失性性质。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可具有改进的性能。
改进存储器装置通常可包含增加存储器单元密度、减小存储器裸片大小、增加读取/写入速度、增加可靠性、增加数据保持、减小功率消耗或减小制造成本等其它度量标准。然而，随着存储器裸片大小减小，数据线之间的电容耦合效应的可能性增加。
附图说明
图1说明根据本公开的实例的支持减少存储器裸片中的线间电容耦合的示范性存储器装置。
图2说明根据本公开的实例的支持减少存储器裸片中的线间电容耦合的示范性存储器装置。
图3说明根据本公开的实例的支持减少存储器裸片中的线间电容耦合的示范性存储器装置。
图4说明根据本公开的实例的支持减少存储器裸片中的线间电容耦合的示范性存储器装置。
图5说明根据本公开的实例用于操作支持减少存储器裸片中的线间电容耦合的存储器装置的时序图。
图6说明根据本公开的实例的用于操作支持减少存储器裸片中的线间电容耦合的存储器装置的时序图。
图7说明根据本公开的实例的支持减少存储器裸片中的线间电容耦合的示范性存储器装置。
图8说明根据本公开的实例的支持减少存储器裸片中的线间电容耦合的示范性存储器装置。
图9是说明根据本公开的实例的用于减少存储器裸片中的线间电容耦合的一或多种方法的流程图。
具体实施方式
支持单中心架构的存储器裸片可提供减小的裸片大小、数据线之间的最小或减小的电容耦合效应，以及可受益于布局效率的存储器应用中的降低的功率消耗。举例来说，一种装置可采用两个存储器阵列，其各自耦合到位于同一平面中并且彼此电隔离的数据线。一个数据线可进行读取或写入操作，而相对的数据线经强力驱动以屏蔽相对数据线免受与线的长度相关联的电容耦合效应的影响。经强力驱动的线可为用存储到锁存电路的前一数据状态进行驱动的。
借助于实例，所述存储器装置可含有两个存储器阵列，其各自经由数据线耦合到驱动器。所述驱动器可进一步耦合到单独锁存电路。可用来自一个存储器阵列中的至少一个存储器单元的数据驱动第一数据线。举例来说，可用写入到存储器单元或从存储器单元读取的数据驱动数据线。可用存储于耦合到第二数据线的锁存电路中的数据同时驱动所述线。所述数据可为先前存储的数据状态并且可屏蔽相对数据线免受由所述架构产生的任何电容耦合效应的影响。
在一些实例中，可响应于第一命令驱动第一数据线和第二数据线两者。所述第一命令可指示对第一阵列中的一或多个存储器单元的读取a写入操作。在进行读取或写入操作之后，此数据可存储到耦合到所述阵列的第二锁存电路。随后可发出将第二命令以将所述操作反向，即经由第二数据线进行读取或写入操作并且经由第一数据线驱动锁存的数据。与第一命令类似，第二命令可指示对第二阵列中的一或多个存储器单元的读取或写入操作。在不考虑发出命令的次序的情况下，所述命令可在时间上偏移以确保发生恰当的屏蔽。
下文在存储器阵列和对应的支持电路系统的上下文中进一步描述上文引入的本公开的特征。接着最大图2-8在存储器阵列和对应支持电路系统、时序图和流程图的上下文中描述具体实例。参考涉及减少存储器裸片中的线间电容耦合的设备图、时序图和流程图进一步说明和描述本公开的这些和其它特征。
图1说明根据本公开的各种实例的实例存储器装置100。存储器装置100可以被称作电子存储器设备并且可含有存储器阵列145。存储器阵列145可为支持减少存储器裸片中的线间电容耦合的一或多个存储器阵列的实例。存储器阵列145可包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储两个状态，标示为逻辑0和逻辑1。在一些情况下，存储器单元105经配置以存储多于两个逻辑状态。存储器单元105可在电容器中存储表示可编程状态的电荷；例如带电和不带电电容器可分别表示两个逻辑状态。DRAM架构可使用这类设计，且所用的电容器可包含具有线性或顺电性电极化性质的介电材料作为绝缘体。或者在一些实例中，铁电存储器单元可包含具有铁电体作为绝缘材料的电容器。
可通过启动或选择存取线110和数字线115来对存储器单元105执行例如读取和写入等操作。存取线110还可称为字线110，且位线115还可称为数字线115。对字线和位线或其类似物的引用可互换，且不影响理解或操作。启动或选择字线110或数字线115可包含将电压施加到相应线。字线110和数字线115可由例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)等)的导电材料、金属合金、碳、导电掺杂的半导体，或其它导电材料、合金、化合物等制成。
根据图1的实例，每一行的存储器单元105可连接到单个字线110，且每一列的存储器单元105连接到单个数字线115。通过启动一个字线110和一个数字线115(例如，将电压施加到字线110或数字线115)，可在其相交点存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。
存储器阵列145可为二维(2D)存储器阵列或三维(3D)存储器阵列。3D存储器阵列可包含彼此上下地形成的二维(2D)存储器阵列。与2D阵列相比，这可以增加可放置或创建于单个裸片或衬底上的存储器单元的数目，这又可以降低生产成本或提高存储器阵列的性能，或这两者。存储器阵列145可包含任何数目的层级。每一层级可经对准或定位以使得存储器单元105可跨越每一层级彼此近似对准。
每一行的存储器单元105可连接到单个字线110，且每一列的存储器单元105可连接到单个数字线115。在图1中所描绘的实例中，存储器阵列145包含一个层级的存储器单元105且因此可被视为二维存储器阵列；然而，层级的数目不受限制。通过启动一个字线110和一个数字线115(例如，将电压施加到字线110或数字线115)，可在其相交点存取单个存储器单元105。另外，举例来说，在3D存储器阵列中，一行中的每一层级可具有共同导电线以使得每一层级可共享字线110或数字线115或者含有单独字线110或数字线115。因此，在3D配置中，可启动同一层级的一个字线110和一个数字线115以存取在其相交点处的单个存储器单元105。在2D或3D配置中，字线110和数字线115的相交点可称为存储器单元的地址。
在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择组件与数字线电隔离。字线110可连接到选择组件且可控制选择组件。举例来说，选择组件可为晶体管，且字线110可连接到晶体管的栅极。启动字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。随后可存取数字线以读取或写入存储器单元105。
可通过行解码器120和列解码器130控制存取存储器单元105。举例来说，行解码器120可从存储器控制器140接收行地址且基于所接收的行地址启动适当的字线110。类似地，列解码器130从存储器控制器140接收列地址且启动适当的数字线115。举例来说，存储器阵列145可包含标记为WL_1到WL_M的多个字线110，以及标记为DL_1到DL_N的多个数字线115，其中M和N取决于阵列大小。因此，通过启动字线110和数字线115，例如WL_2和DL_3，可存取其相交点处的存储器单元105。在一些实例中，存储器阵列145可耦合到数据线(未说明)。数据线可耦合到驱动器并且可驱动来往于存储器阵列145中的至少一个存储器单元105的数据。在一些实例中，数据线可耦合到驱动器以响应于指示对存储器阵列145的存取的命令而驱动来往于存储器阵列145中的至少一个存储器单元105的数据。驱动器可以经配置以响应于所述命令而用从至少一个存储器单元105读取或写入到至少一个存储器单元105的数据驱动数据线。
在存取存储器单元105后，可即刻通过感测组件125读取或感测存储器单元105以确定存储器单元105的所存储的状态。举例来说，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应的数字线115上。使铁电电容器放电可由对铁电电容器施加偏压或施加电压所引起。放电可引起数字线115的电压的变化，感测组件125可将所述电压与参考电压(未示出)进行比较以便确定存储器单元105的所存储的状态。举例来说，如果数字线115具有比参考电压更高的电压，那么感测组件125可确定存储器单元105中的所存储的状态是逻辑1，且反之亦然。感测组件125可包含各种晶体管或放大器以便检测和放大信号差异(可以被称作锁存)。存储器单元105的所检测的逻辑状态随后可作为输出135经由列解码器130输出。在一些情况下，感测组件125可以是列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。
可通过类似地启动相关字线110与数字线115来设置或写入存储器单元105，即可将逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据，例如输入/输出135。
存储器控制器140可通过例如行解码器120、列解码器130和感测组件125等各种组件来控制存储器单元105的操作(例如，读取、写入、重新写入、刷新、放电等)。在一些情况下，行解码器120、列解码器130和感测组件125中的一或多个可与存储器控制器140处于相同位置。存储器控制器140可产生行和列地址信号，以便启动所要字线110和数字线115。存储器控制器140还可产生或控制在存储器装置100的操作期间使用的各种电压或电流。
在一些实例中，可在存取一或多个存储器单元105之后将放电电压施加到字线110或数字线115。一般来说，本文中论述的所施加电压或电流的幅度、形状或持续时间可调整或改变且对于在操作存储器装置100中论述的各种操作可不同。举例来说，存储器控制器140可用从至少一个存储器单元105读取的数据驱动耦合到存储器阵列145的数据线。在一些实例中，数据可写入到存储器单元105。可通过存储器控制器140响应于指示对存储器阵列145的存取的命令而进行此操作。另外或替代地，举例来说，存储器控制器140可以是可操作的以响应于指示对存储器阵列145的存取的命令而用存储于第一锁存电路(未说明)中的数据驱动数据线。此外，可同时存取存储器阵列145内的一个、多个或全部存储器单元105；例如可在重置操作期间同时存取存储器阵列145的多个或全部单元，在所述操作中，全部存储器单元105或一群存储器单元105被设置为单个逻辑状态。
图2说明根据本发明的各种实例的实例存储器装置200。存储器装置200可包含存储器阵列145-a、存储器阵列145-b、数据线205、数据线210、驱动器215、驱动器220、锁存电路225和锁存电路230。存储器阵列145-a和145-b可为支持减少存储器裸片中的线间电容耦合的一或多个存储器阵列的实例。在一些实例中，存储器阵列145-a和145-b可以分别被称作第一存储器阵列和第二存储器阵列，并且可为参考图1所描述的存储器阵列145的实例。
在一些实例中，第一数据线205可耦合到第一存储器阵列145-a和第一驱动器215，且第二数据线210可耦合到第二存储器阵列145-b和第二驱动器220。数据线205和210可在同一平面中延伸并且可以分别被称作第一数据线和第二数据线，并且可为参考图1所描述的数据线的实例。类似地，驱动器215和220可以分别被称作第一驱动器和第二驱动器，并且可为参考图1所描述的驱动器的实例。在一些实例中，数据线205和210中的每一个可表示多个数据线。举例来说，数据线205和250中的每一个可含有总计144个数据线。举例来说，144个数据线中的72个可以经配置以通过读取或写入操作被启动(例如，驱动)且144个数据线中的其余72个可以经配置以驱动锁存的数据。
第一驱动器215可耦合到第二锁存电路230且第二驱动器220可耦合到第一锁存电路225。锁存电路225和230可以分别被称作第一锁存电路和第二锁存电路，并且可为参考图1所描述的锁存电路的实例。第一数据线205和第二数据线210两者都可经配置以使得其在同一平面中延伸并且彼此电隔离。举例来说，第一数据线205可与第二存储器阵列145-b电隔离且第二数据线210可与第一存储器阵列145-a电隔离。
第一驱动器215可以经配置以用可从第一存储器阵列145-a中的至少一个存储器单元(例如，参考图1所描述的存储器单元105)读取的第一数据驱动第一数据线205。在一些实例中，第一数据可写入到第一存储器阵列145-a中的至少一个存储器单元。另外或替代地，举例来说，第二驱动器220可以经配置以响应于可指示对第一存储器阵列145-a的存取的第一命令，驱动来自第二存储器阵列145-b中的至少一个存储器单元(例如，参考图1所描述的存储器单元105)的第二数据。在一些实例中，第一驱动器215可以经配置以响应于第一命令而用第一数据驱动第一数据线205。所述第一命令可以是例如从第一存储器阵列145-a中的至少一个存储器单元读取或写入到第一存储器阵列145-a中的至少一个存储器单元的命令。
在一些实例中，第二驱动器220可以经配置以用从第二存储器阵列145-b中的至少一个存储器单元读取或写入到第二存储器阵列145-b中的至少一个存储器单元的第二数据所述第二数据线210。在其它实例中，第二驱动器220可以经配置以至少部分地基于第一命令和第二命令之间的时序差异而用第二数据驱动第二数据线210。
在任一情况下，第二驱动器220可响应于第二命令而驱动第二数据，所述第二命令可以是例如从第二存储器阵列145-b中的至少一个存储器单元读取或写入到第二存储器阵列145-b中的至少一个存储器单元的命令。在一些实例中，第二命令可在时间上从第一命令偏移。举例来说，所述命令可偏移至少2.5ns以将一个存储器阵列(例如，存储器阵列145-a)的开关噪声定相到另一存储器阵列(例如，存储器阵列145-b)。
如上文所描述，第一锁存电路225可耦合到第二驱动器220且第二锁存电路230可耦合到第一驱动器215。第一锁存电路225可以经配置以响应于第二命令而存储第二数据。另外或替代地，举例来说，第二锁存电路230可以经配置以响应于第一命令而存储第一数据。举例来说，第一命令可指示对第一存储器阵列145-a的存取。这可引起第一驱动器215用从第一存储器阵列145-a中的至少一个存储器单元读取或写入到第一存储器阵列145-a中的至少一个存储器单元的第一数据驱动第一数据线205。第一命令可进一步引起第二驱动器220用存储于第一锁存电路225中的第二数据驱动第二数据线210。换句话说，一个数据线(例如，数据线205)可通过读取或写入循环被启动(例如，驱动)，而另一数据线(例如，数据线210)可通过锁存前一数据状态被强力驱动。此过程可被称为“屏蔽”。
可在时间上从第一命令偏移的第二命令可引起第二驱动器220用从第二存储器阵列145-b中的至少一个存储器单元读取或写入到第二存储器阵列145-b中的至少一个存储器单元的第二数据驱动第二数据线210。此第二数据可存储到第一锁存电路225。在一些情况下，从第一存储器阵列145-a中的至少一个存储器单元读取或写入到第一存储器阵列145-a中的至少一个存储器单元的第一数据可存储到第二锁存电路230。如上文所描述，数据可存储到锁存电路，在所述锁存电路中，随后可强力驱动所述数据以“屏蔽”一或多个数据线。
在一些实例中，第一命令可指示从第一存储器阵列145-a中的至少一个存储器单元的读取操作或到第一存储器阵列145-a中的至少一个存储器单元的写入操作。在其它实例中，第二命令可指示从第二存储器阵列145-b中的至少一个存储器单元的读取操作或到第二存储器阵列145-b中的至少一个存储器单元的写入操作。第二命令还可指示从第二存储器阵列145-b中的多个存储器单元的读取操作或到第二存储器阵列145-b中的多个存储器单元的写入操作。另外或替代地，举例来说，可在时间上从第一命令和第二命令两者偏移的第三命令可引起第二驱动器220用从第二存储器阵列145-b中的至少一个额外存储器单元(例如，参考图1所描述的存储器单元105)读取或写入到第二存储器阵列145-b中的至少一个额外存储器单元的第三数据驱动第二数据线210。第一命令、第二命令和第三命令中的每一个可在时间上偏移。如上文所论述，所述命令中的每一个可偏移至少2.5ns以将一个存储器阵列(例如，存储器阵列145-a)的开关噪声定相到另一存储器阵列(例如，存储器阵列145-b)。
图3说明根据本公开的各种实例的实例存储器装置300。存储器装置300可包含存储器单元库315、存储器单元库320、存储器单元库325和存储器单元库330。在一些实例中，存储器单元库315、320、325和330中的每一个可包含支持减少存储器裸片中的线间电容耦合的一或多个存储器阵列(例如，参考图2所描述的存储器阵列145-b)。在一些实例中，包含在存储器单元库315、320、325和330中的一或多个存储器阵列中的每一个可为参考图2所描述的存储器阵列145-a或存储器阵列145-b的实例。存储器装置300可包含数据线205-a和数据线210-a以及数据总线耦合区域335和数据总线耦合区域340。数据线205-a和数据线210-a可分别为参考图2所描述的数据线205和210的实例。在一些实例中，存储器装置300可还包含电路区345、驱动器350和驱动器355。在一些实例中，电路区345可以被称作外围电路区345且驱动器350和355中的每一个可以被称作双向驱动器350和355。
存储器单元库315、320、325和330中的每一个可包含一个或多个存储器单元阵列(例如，参考图2所描述的存储器阵列145-a或存储器阵列145-b)并且可各自耦合到数据线205-a或数据线210-a中的至少一个。电路区345可控制与存储器单元库315、320、325和330中的每一个电子通信的一或多个电路(未说明)。在一些实例中，电路区345可含有驱动器350和驱动器355。驱动器350可包含逻辑区351和逻辑区353且驱动器355可包含逻辑区357和逻辑区359。举例来说，存储器单元库315可经由数据总线耦合区域335耦合到数据线210-a且存储器单元库320可经由数据总线耦合区域335耦合到数据线205-a。在一些实例中，逻辑区353可耦合到第一数据线(例如，数据线205-a)并且可以经配置以驱动来往于第一存储器阵列(例如，存储器单元库320)中的至少一个存储器单元的第一数据。在一些实例中，逻辑区351可耦合到第二数据线(例如，数据线210-a)并且可以经配置以响应于指示对第一存储器阵列(例如，存储器单元库320)的存取的第一命令，驱动来往于第二存储器阵列(例如，存储器单元库315)中的至少一个存储器单元的第二数据。在一些实例中，逻辑区351可驱动来往于第一存储器阵列中的至少一个存储器单元的第一数据，且逻辑区353响应于指示对第一存储器阵列的存取的第一命令，驱动来往于第二存储器阵列中的至少一个存储器单元的第二数据。在其它实例中，存储器单元库315和320可经由数据总线耦合区域335耦合到数据线210-a。在一些实例中，数据总线耦合区域335可包含第一驱动器(例如，参考图2所描述的驱动器215)，且数据总线耦合区域340可包含第二驱动器(例如，参考图2所描述的驱动器220)。
数据线205-a可以经配置以驱动来往于其耦合到的库中的至少一个存储器单元的第一数据。举例来说，数据线205-a可耦合到存储器单元库315和320并且可驱动来往于存储器单元库315或存储器单元库320中的至少一个存储器单元的第一数据。数据线210-a接着可经配置以驱动其耦合到的库中的至少一个存储器单元的第二数据。包含于驱动器350或驱动器355内的逻辑区(例如，逻辑区351)可指示驱动来往于哪个存储器单元库的数据，正在驱动来自哪个存储器单元库的锁存的数据。举例来说，数据线210-a可耦合到存储器单元库325和330并且可驱动来往于存储器单元库325或存储器单元库330中的至少一个存储器单元的第二数据。在一些实例中，数据线210-a接着可响应于指示对存储器单元库315或320的存取的第一命令而驱动第二数据。在其它实例中，数据线205-a可以经配置以响应于第一命令而驱动从存储器单元库315或320读取或写入到存储器单元库315或320的第一数据。
数据总线耦合区域335和数据总线耦合区域340可各自含有锁存电路(例如，参考图2所描述的锁存电路225或锁存电路230)。举例来说，数据总线耦合区域340可含有经配置以响应于第二命令而存储第二数据的锁存电路。在一些实例中，数据总线耦合区域335可含有经配置以响应于第一命令而存储第一数据的锁存电路。可发出指示对位于存储器单元库315或存储器单元库320中的至少一个存储器单元的存取的第一命令。数据线205-a随后可驱动从存储器单元库315或存储器单元库320中的至少一个存储器单元读取或写入到存储器单元库315或存储器单元库320中的至少一个存储器单元的数据。数据线210-a可同时驱动存储于数据总线耦合区域340中所含的锁存电路中的数据。这可引起对数据线205-a的屏蔽。
在第一命令之后，举例来说，可发出第二命令，所述第二命令可引起数据线210-a驱动从存储器单元库325或存储器单元库330中的至少一个存储器单元读取或写入到存储器单元库325或存储器单元库330中的至少一个存储器单元的数据。此数据可存储到数据总线耦合区域340中所含的锁存电路。如上文所描述，最后可强力驱动存储到锁存电路(例如，存储于数据总线耦合区域340中)的数据以便遮蔽一或多个数据线(例如，数据线205-a)。另外或替代地，举例来说，第二命令可引起数据线205-a将从存储器单元库315或存储器单元库320中的至少一个存储器单元读取的数据存储到数据总线耦合区域335中所含的锁存电路。
第一命令和第二命令中的每一个可在时间上偏移。举例来说，第一命令可指示从存储器单元库315或存储器单元库320中的至少一个存储器单元的读取操作或到存储器单元库315或存储器单元库320中的至少一个存储器单元的写入操作。在一些实例中，第二命令可指示从存储器单元库325或存储器单元库330中的至少一个存储器单元的读取操作或到存储器单元库325或存储器单元库330中的至少一个存储器单元的写入操作。
图4说明根据本公开的各种实例的实例存储器装置400。存储器装置400可包含支持减少存储器裸片中的线间电容耦合的读取驱动器425、读取驱动器430、读取驱动器435和读取驱动器440。在一些实例中，读取驱动器425和435可为相同的读取驱动器且读取驱动器430和440可为相同的读取驱动器，不过在其它实例中，这些读取驱动器中的至少一些可各自为彼此不同的。存储器装置可包含写入驱动器445、写入驱动器450、写入驱动器455和写入驱动器460。在一些实例中，写入驱动器445和455可为相同的写入驱动器且写入驱动器450和460可为相同的写入驱动器，不过在其它实例中，这些写入驱动器中的至少一些可各自为彼此不同的。在其它实例中，存储器装置400可包含数据线405、数据线410、数据线415和数据线420以及锁存电路465、锁存电路470、锁存电路475和锁存电路480。在一些实例中，数据线405和415可为相同的数据线且数据线410和420可为相同的数据线。在其它实例中，锁存电路465和475可为相同的锁存电路且锁存电路470和480可为相同的锁存电路。
在一些实例中，数据线405和415可耦合到第一存储器单元库(例如，参考图3所描述的存储器单元库315)且数据线410和420可耦合到第二存储器单元库(例如，参考图3所描述的存储器单元库320)。存储器单元库中的每一个可包含一个或多个存储器单元阵列(例如，参考图2所描述的存储器阵列145-a或存储器阵列145-b)。
数据线405、410、415和420中的每一个可以经配置以驱动来往于其耦合到的库中的至少一个存储器单元的第一数据。举例来说，数据线405和415中的每一个可耦合到第一存储器单元库(例如，参考图3所描述的存储器单元库315)并且可驱动来往于所述存储器单元库中的至少一个存储器单元的第一数据。数据线410和420中的每一个接着可经配置以驱动其耦合到的库中的至少一个存储器单元的第二数据。举例来说，可启动写入驱动器445和455以分别响应于指示对第一存储器阵列的存取的第一命令而经由数据线405和415驱动来往于第一存储器阵列中的至少一个存储器单元的第一数据。此时，举例来说，可启动读取驱动器430和440或写入驱动器450或460以分别固定数据线410和420的电势电平。
在一些实例中，数据线405、410、415和420可分别驱动存储于锁存电路465、470、475和480中的数据。在一些实例中，数据线405和415中的每一个可分别与锁存电路465和锁存电路475耦合，并且可以经配置以响应于第一命令而驱动存储于锁存电路中的每一个中的第二数据。
举例来说，可启动写入驱动器445和455以响应于指示对第一存储器阵列的存取的第一命令，分别经由数据线405和415驱动来往于第一存储器阵列中的至少一个存储器单元的第一数据。接着可启动读取驱动器430和440或写入驱动器450和460以响应于指示对第二存储器阵列的存取的第二命令，分别经由数据线410和420驱动来往于第二存储器阵列中的至少一个存储器单元的第二数据。此第二数据可分别存储到锁存电路470和480。随后，读取驱动器430和440或写入驱动器450和460可响应于第一命令而驱动存储到锁存电路470和480的第二数据。第一命令可在时间上从第二命令偏移。
图5说明用于操作支持减少存储器裸片中的线间耦合的存储器装置的时序图500的实例。时序图可包含写入启用信号505、读取启用信号510、取样信号515、数据信号520、写入启用信号525、读取启用信号530、取样信号535和数据信号540。写入启用信号505、读取启用信号510、取样信号515和数据信号520可表示对第一存储器单元库(例如，参考图3所描述的存储器单元库315)执行的读取和写入操作。写入启用信号525、读取启用信号530、取样信号535和数据信号540可表示对第二存储器单元库(例如，参考图3所描述的存储器单元库320)执行的读取和写入操作。时序图500可由操作参考图2所描述的存储器装置200产生，且以下论述是在根据本公开的各个方面的图1到图3中所描绘的组件和其它方面当中的上下文中进行。
如上文所论述，可启动(例如，用从第一存储器阵列中的至少一个存储器单元读取或写入到第一存储器阵列中的至少一个存储器单元的第一数据驱动)第一数据线。在一些实例中，这可响应于指示对第一存储器阵列的存取的第一命令而发生。可启动(例如，用存储于第一锁存电路中的第二数据驱动)第二数据线。在一些实例中，这可响应于第一命令而发生且为第二数据线屏蔽第一数据线的实例。前述操作可为启动(例如，驱动)与一或多个存储器单元库(例如，参考图3所描述的存储器单元库315、320、325和330)电子通信的第一数据线和第二数据线的实例。
在时间间隔545处，可对第一存储器单元库(例如，参考图3所描述的存储器单元库315)执行写入操作。这可对应于写入启用信号505中的增加的电压。在写入操作起始处，数据信号520可开始将数据写入到第一存储器单元库中的至少一个存储器单元(例如，参考图1所描述的存储器单元150)。举例来说，当取样信号515的电压增加时，可启动(例如，用从第一存储器阵列中的至少一个存储器单元读取或写入到第一存储器阵列中的至少一个存储器单元的第一数据驱动)数据，如由数据信号520的增加的电压所指示。在此写入操作期间，在时间间隔545处，与写入启用信号505相比，读取启用信号510可保持在恒定的较低电压下。
另外或替代地，举例来说，将写入操作从第一存储器单元库转变到第二存储器单元库可在与第一存储器单元库和第二存储器单元库通信的数据线之间引起寄生电容(例如，电容耦合)。在一些实例中，可通过使用次级线的写入驱动器保持对应数据线的值，使电容耦合降到最低。举例来说，时间575可表示对第一存储器单元库的存取且时间560可表示对第二存储器单元库的存取。在时间575处，可驱动第二数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。在其它实例中，在时间560处，可驱动第一数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。
在时间间隔点550处(例如，在一些情况下，在时间间隔550的开始处)，举例来说，写入操作可从第一存储器单元库(例如，参考图3所描述的存储器单元库315)转变到第二存储器单元库(例如，参考图3所描述的存储器单元库320)，从第二存储器单元库转变回到第一存储器单元库，以及从第一存储器单元库转变回到第二存储器单元库。在写入操作的起始处，数据信号540可开始将数据写入到第二存储器单元库中的至少一个存储器单元(例如，参考图1所描述的存储器单元150)。举例来说，当取样信号535的电压增加时，可驱动数据，如由数据信号540的增加的电压所指示。这可表示对第二存储器单元库的写入操作。
另外或替代地，举例来说，当取样信号515的电压增加时，可在相反方向上驱动数据，如由数据信号520的减小的电压所指示。在此写入操作期间，在时间间隔550处，与写入启用信号505相比，读取启用信号510可保持在恒定的较低电压下。这可表示写入操作从第二存储器单元库转变到第一存储器单元库。在其它实例中，当取样信号535的电压在时间间隔550期间在第二时间内增加时，可在相反方向上再次驱动数据，如由数据信号540的减小的电压所指示。在此写入操作期间，与写入启用信号525相比，读取启用信号530可保持在恒定的较低电压下。这可表示写入操作从第一存储器单元库转变回到第二存储器单元库。
如上文所论述，在一些实例中，可通过使用写入驱动器保持对应数据线的值，使第一数据线和第二数据线之间的电容耦合降到最低。另外或替代地，举例来说，在时间580处，写入操作可从第二存储器单元库转变到第一存储器单元库。在时间580处，可驱动第二数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。在其它实例中，在时间565处，写入操作可从第一存储器单元库转变到第二存储器单元库。在时间565处，可驱动第一数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合降到最低。
在时间间隔555的起始处，举例来说，写入操作可再次从第二存储器单元库(例如，参考图3所描述的存储器单元库320)转变回到第一存储器单元库(例如，参考图3所描述的存储器单元库315)。举例来说，可对第一存储器单元库执行写入操作。在写入操作起始处，数据信号520可开始将数据写入到第一存储器单元库中的至少一个存储器单元(例如，参考图1所描述的存储器单元150)。在一些实例中，时间585可表示对第一存储器单元库的存取，且时间570可表示对第二存储器单元库的存取。在时间585处，可驱动第二数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。
举例来说，当取样信号515的电压增加时，可驱动数据，如由数据信号520的增加的电压所指示。另外或替代地，举例来说，当取样信号535的电压增加时，可在相反方向上驱动数据，如由数据信号540的增加的电压所指示。在此写入操作期间，在时间间隔555处，与写入启用信号505相比，读取启用信号510可保持在恒定的较低电压下。如上文所论述，在一些实例中，可通过使用写入驱动器保持对应数据线的值，使第一数据线和第二数据之间的电容耦合噪声降到最低。在这些实例中的每一个中，可在每一数据线之间存在寄生电容。可通过使用相对线的写入驱动器维持电压，使其间的电容耦合噪声降到最低。
图6说明用于操作支持减少存储器裸片中的线间电容耦合的存储器装置的时序图600的实例。时序图可包含写入启用信号605、读取启用信号610、取样信号615、数据信号620、写入启用信号625、读取启用信号630、取样信号635和数据信号640。写入启用信号605、读取启用信号610、取样信号615和数据信号620可表示对第一存储器单元库(例如，参考图3所描述的存储器单元库315)执行的读取和写入操作。写入启用信号625、读取启用信号630、取样信号635和数据信号640可表示对第二存储器单元库(例如，参考图3所描述的存储器单元库320)执行的读取和写入操作。时序图600可由操作参考图2所描述的存储器装置200产生，且以下论述是在根据本公开的各个方面的图1到图3中所描绘的组件和其它方面当中的上下文中进行。
在时间间隔645处，可对第一存储器单元库(例如，参考图3所描述的存储器单元库315)执行读取操作。这可对应于读取启用信号610中的增加的电压和写入启用信号605中的减小的电压。在读取操作起始处，可从第一存储器单元库中的至少一个存储器单元(例如，参考图1所描述的存储器单元150)读出数据信号620。举例来说，当读取启用信号610的电压增加时，可驱动数据。在此读取操作期间，在时间间隔645处，与读取启用信号610相比，取样信号615可保持在恒定的较低电压下。在此操作期间，举例来说，当从第一存储器单元库读取时，用于第二存储器单元库的写入驱动器可强力驱动数据以便使第一数据线和第二数据线之间的电容耦合噪声降到最低。在一些实例中，通过第二数据线驱动的数据不写入到第二存储器单元库。在一些实例中，可通过使用次级线的写入驱动器保持对应数据线的值，使电容耦合噪声降到最低。举例来说，时间675可表示驱动第二数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。在其它实例中，时间660可表示对第二存储器单元库执行的读取操作。在时间660处，可驱动第一数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。
在时间间隔650的起始处，读取操作可从第一存储器单元库(例如，参考图3所描述的存储器单元库315)转变到第二存储器单元库(例如，参考图3所描述的存储器单元库320)。此可由读取启用信号630中的增加的电压、写入启用信号605中的增加的电压和写入启用信号625中的减小的电压指示。在读取操作起始处，可从第二存储器单元库中的至少一个存储器单元(例如，参考图1所描述的存储器单元150)读出数据信号640。在此读取操作期间，在时间间隔650处，与读取启用信号630相比，取样信号635可保持在恒定的较低电压下。在此操作期间，举例来说，当从第二存储器单元库读取时，用于第一存储器单元库的写入驱动器可强力驱动数据以便使第一数据线和第二数据线之间的电容耦合降到最低。
如上文所论述，在一些实例中，可通过使用次级线的写入驱动器保持对应数据线的值，使第一数据线和第二数据之间的电容耦合降到最低。举例来说，时间680可表示正在对第一存储器单元库执行的读取操作。在时间680处，可驱动第二数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。在其它实例中，时间665可表示在时间665处对第二存储器单元库执行的读取操作。在时间665处，可驱动第一数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。
类似地，举例来说，在时间间隔655的起始处，读取操作可从第二存储器单元库(例如，参考图3所描述的存储器单元库320)转变回到第一存储器单元库(例如，参考图3所描述的存储器单元库315)。这可由数据信号620中的增加的电压和数据信号640中的减小的电压指示。在读取操作起始处，可从第一存储器单元库中的至少一个存储器单元(例如，参考图1所描述的存储器单元150)读出数据信号620。这可在例如时间670处发生。在此读取操作期间，在时间间隔655处，与读取启用信号610相比，取样信号615可保持在恒定的较低电压下。如上文所论述，在一些实例中，可通过使用次级线的写入驱动器保持对应数据线的值，使第一数据线和第二数据之间的电容耦合噪声降到最低。举例来说，时间685可表示对第一存储器单元库执行的读取操作。在时间685处，可驱动第二数据线以使与第一存储器单元库(例如，参考图3所描述的存储器单元库315)通信的第一数据线和与第二存储器单元库(例如，参考图3所描述的存储器单元库320)通信的第二数据线之间的电容耦合噪声降到最低。在这些实例中的每一个中，可在每一数据线之间存在寄生电容。可通过使用相对线的写入驱动器维持电压，使其间的电容耦合噪声降到最低。
图7示出根据本公开的实例的支持减少存储器裸片中的线间电容耦合的存储器控制器715的框图700。存储器控制器715可以是参考图1所描述的存储器控制器140的方面的实例。存储器控制器715可包含偏压组件720、时序组件725、驱动器组件730、命令组件735和存储组件740。这些模块中的每一个可彼此直接或间接(例如，经由一或多个总线)通信。
驱动器组件730可启动驱动器(例如，参考图2所描述的驱动器215或驱动器220)以用数据驱动一或多个数据线(例如，参考图2所描述的数据线205或数据线210)。举例来说，驱动器组件730可启动第一驱动器(例如，参考图2所描述的驱动器215)以响应于指示对第一存储器阵列的存取的第一命令，用从第一存储器阵列(例如，参考图2所描述的存储器阵列145-a)中的至少一个存储器单元读取的第一数据驱动第一数据线(例如，参考图2所描述的数据线205)。在其它实例中，驱动器组件730可启动第二驱动器(例如，参考图2所描述的驱动器220)以响应于第一命令，用存储于第一锁存电路(例如，参考图2所描述的锁存电路225)中的第二数据驱动第二数据线(例如，参考图2所描述的数据线210)。
驱动器组件730可启动驱动器(例如，参考图2所描述的驱动器220)以响应于第二命令，用从第二存储器阵列(例如，参考图2所描述的存储器阵列145-b)中的至少一个存储器单元读取的第二数据驱动第二数据线(例如，参考图2所描述的数据线210)。驱动器组件730可启动驱动器将第二数据存储到第一锁存电路(例如，参考图2所描述的锁存电路225)。
在一些实例中，驱动器组件730可启动驱动器(例如，参考图2所描述的驱动器220)以响应于第三命令，用从第二存储器阵列(例如，参考图2所描述的存储器阵列145-b)中的至少一个额外存储器单元读取的第三数据驱动第二数据线(例如，参考图2所描述的数据线210)。驱动器组件730可响应于第三命令而用存储于第二锁存电路(例如，参考图2所描述的锁存电路230)中的第一数据驱动第一数据线(例如，参考图2所描述的数据线205)。
如参考驱动器组件730所描述，命令组件735可发出第一命令、第二命令或第三命令中的每一个。举例来说，命令组件735可发出可指示对第一存储器阵列(例如，参考图2所描述的存储器阵列145-a)的存取的第一命令。命令组件735发出的第一命令可例如由驱动器组件730驱动来往于第一存储器阵列中的至少一个存储器单元的第一数据产生。在一些实例中，命令组件735发出的第一命令可由驱动器组件730驱动来往于第二存储器阵列(例如，参考图2所描述的存储器阵列145-b)中的至少一个存储器单元的第二数据产生。
在一些实例中，命令组件735可发出第二命令，所述第二命令可由驱动器组件730用从第二存储器阵列(例如，参考图2所描述的存储器阵列145-b)中的至少一个存储器单元读取或写入到第二存储器阵列(例如，参考图2所描述的存储器阵列145-b)中的至少一个存储器单元的第二数据驱动第二数据线(例如，参考图2所描述的数据线210)产生。在一些实例中，命令组件735发出的第二命令可由第二数据存储到第一锁存电路(例如，参考图2所描述的锁存电路230)产生。
在一些实例中，命令组件735可发出第三命令，所述第三命令可由驱动器组件730用从第二存储器阵列中的至少一个额外存储器单元读取或写入到第二存储器阵列中的至少一个额外存储器单元的第三数据驱动第二数据线产生。在其它实例中，命令组件735发出的第三命令可由驱动器组件730用存储于第二锁存电路中的第一数据驱动第一数据线产生。
命令组件735发出的第一命令、第二命令和第三命令中的每一个可在时间上偏移。在一些实例中，第一命令可指示从第一存储器阵列中的至少一个存储器单元的读取操作或到第一存储器阵列中的至少一个存储器单元的写入操作。在其它实例中，第二命令可指示从第二存储器阵列中的至少一个存储器单元的读取操作或到第二存储器阵列中的至少一个存储器单元的写入操作。另外或替代地，举例来说，第三命令可指示从第二存储器阵列中的至少一个额外存储器单元的读取操作或到第二存储器阵列中的至少一个额外存储器单元的写入操作。
图8示出根据本公开的实例的包含支持减少存储器裸片中的线间电容耦合的装置805的系统800的图式。装置805可为如上文例如参考图2所描述的存储器装置200的组件的实例或包含所述组件。装置805可包含用于双向语音和数据通信的组件，包含用于发射和接收通信的组件，包含存储器控制器存储器控制器815、存储器阵列145-e、存储器阵列145-f、基本输入/输出系统(BIOS)组件825、处理器830、I/O控制器835和外围组件840。这些组件可经由一或多个总线(例如，总线810)电子通信。
存储器阵列145-e和145-f可分别为参考图2所描述的存储器阵列145-a和145-b的实例。举例来说，存储器阵列145-e和145-f中的每一个可耦合到数据线(例如，参考图2所描述的数据线205和数据线210)，以及驱动器(例如，参考图2所描述的驱动器215和驱动器220)。驱动器中的每一个可耦合到锁存电路(例如，参考图2所描述的锁存电路225和锁存电路230)。
BIOS组件825为包含操作为固件的BIOS的软件组件，其可初始化和运行各种硬件组件。BIOS组件825还可管理处理器与各种其它组件(例如，外围组件、输入/输出控制组件等)之间的数据流。BIOS组件825可包含存储在只读存储器(ROM)、闪存存储器或任何其它非易失性存储器中的程序或软件。
处理器830可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件、或其任何组合)。在一些情况下，处理器830可以经配置以使用存储器控制器操作存储器阵列。在其它情况下，存储器控制器可集成到处理器830中。处理器830可以经配置以执行存储于存储器中以执行各种功能(例如，支持减少存储器裸片中的线间电容耦合的功能或任务)的计算机可读指令。
I/O控制器835可管理装置805的输入和输出信号。I/O控制器835可管理未集成到装置805中的外围装置。在一些情况下，I/O控制器835可表示到外部外围装置的物理连接或端口。在一些情况下，I/O控制器835可使用例如
Figure BDA0002378256580000181
Figure BDA0002378256580000182
的操作系统，或另一已知操作系统。在其它情况下，I/O控制器835可表示调制解调器、键盘、鼠标、触摸屏或类似装置，或与调制解调器、键盘、鼠标、触摸屏或类似装置交互。在一些情况下，I/O控制器835可实施为处理器的部分。在一些情况下，用户可经由I/O控制器835或经由受I/O控制器835控制的硬件组件与装置805交互。
外围组件840可包含任何输入或输出装置，或用于这类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。
输入845可表示在装置805外部的装置或信号，其将输入提供到装置805或其组件。这可以包含用户接口或与其它装置的接口或在其它装置之间的接口。在一些情况下，输入845可由I/O控制器835管理，且可经由外围组件840与装置805交互。
输出850还可表示在装置805外部的装置或信号，其经配置以从装置805或任何其组件接收输出。输出850的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在某些情况下，输出850可以是经由外围组件840与装置805介接的外围元件。在一些情况下，输出850可由I/O控制器835管理。
装置805的组件可包含经设计以进行其功能的电路。此可包含经配置以执行本文中所描述的功能的各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。装置805可为计算机、服务器、手提计算机、笔记本计算机、平板计算机、移动电话、可佩戴电子装置、个人电子装置等。或者，装置805可为这类装置的部分或方面。
图9示出说明根据本公开的实例的用于减少存储器裸片中的线间电容耦合的方法的方法900的流程图。方法900的操作可由如本文中所描述的存储器控制器(例如，参考图7所描述的存储器控制器715)或其组件实施。在一些实例中，存储器控制器可执行代码的集合以控制装置的功能元件执行下文所描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。
在框905处，存储器控制器可响应于第一命令而用从第一存储器阵列中的至少一个存储器单元读取或写入到第一存储器阵列中的至少一个存储器单元的第一数据驱动第一数据线。第一命令可指示对第一存储器阵列的存取且可经由第一驱动器驱动第一数据线。在一些实例中，第一数据线可耦合到第一存储器阵列且可与第二存储器阵列电隔离。可根据本文中所描述的方法执行框905的操作。在某些实例中，框905的操作的方面可由参考图7所描述的存储器控制器715执行。
在框910处，存储器控制器可响应于第一命令而用存储于第一锁存电路中的第二数据驱动第二数据线。可经由耦合到第一锁存电路的第二驱动器驱动第二数据线，且第二数据线可耦合到第二存储器阵列并且与第一存储器阵列电隔离。可根据本文中所描述的方法执行框910的操作。在某些实例中，框910的操作的方面可由参考图7所描述的存储器控制器715执行。
在额外实例中，第一命令可指示从第一存储器阵列中的至少一个存储器单元的读取操作或到第一存储器阵列中的至少一个存储器单元的写入操作。另外或替代地，举例来说，第二命令可指示从第二存储器阵列中的至少一个存储器单元的读取操作或到第二存储器阵列中的至少一个存储器单元的写入操作。在一些实例中，所述方法可包含将从第一存储器阵列中的至少一个存储器单元读取或写入到第一存储器阵列中的至少一个存储器单元的第一数据存储到与第一驱动器耦合的第二锁存电路。
在其它实例中，所述方法可包含响应于第三命令，用从第二存储器阵列中的至少一个额外存储器单元读取或写入到第二存储器阵列中的至少一个额外存储器单元的第三数据驱动第二数据线。另外或替代地，所述方法可包含响应于第三命令，用存储于第二锁存电路中的第一数据驱动第一数据线。在一些实例中，第一命令、第二命令和第三命令中的每一个可在时间上偏移。
描述一种设备。在一些实例中，所述设备可包含用于响应于指示对第一存储器阵列的存取的第一命令，用从所述第一存储器阵列中的至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的第一数据驱动第一数据线的装置，其中经由第一驱动器驱动所述第一数据线，且其中所述第一数据线耦合到所述第一存储器阵列并且与第二存储器阵列电隔离；和用于响应于所述第一命令，用存储于第一锁存电路中的第二数据驱动第二数据线的装置，其中经由耦合到所述第一锁存电路的第二驱动器驱动所述第二数据线，且其中所述第二数据线耦合到所述第二存储器阵列并且与所述第一存储器阵列电隔离。
在一些实例中，所述设备可包含用于响应于第二命令，用从所述第二存储器阵列中的至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的第二数据驱动所述第二数据线的装置；和用于将所述第二数据存储到所述第一锁存电路的装置。在一些实例中，所述第一命令指示从所述第一存储器阵列中的所述至少一个存储器单元的读取操作或到所述第一存储器阵列中的所述至少一个存储器单元的写入操作，且所述第二命令指示从所述第二存储器阵列中的所述至少一个存储器单元的读取操作或到所述第二存储器阵列中的所述至少一个存储器单元的写入操作。
在一些实例中，所述设备可包含用于将从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据存储到与所述第一驱动器耦合的第二锁存电路的装置。在一些实例中，所述设备可包含用于响应于第三命令，用从所述第二存储器阵列中的至少一个额外存储器单元读取或写入到所述第二存储器阵列中的所述至少一个额外存储器单元的第三数据驱动所述第二数据线的装置；和用于响应于所述第三命令，用存储于所述第二锁存电路中的所述第一数据驱动所述第一数据线的装置。在一些实例中，所述第一命令、所述第二命令和所述第三命令中的每一个在时间上偏移。
描述一种设备。在一些实例中，所述设备可包含第一存储器阵列；第二存储器阵列；第一数据线，其耦合到所述第一存储器阵列并且与所述第二存储器阵列电隔离；第二数据线，其与所述第一数据线在同一平面中延伸，其中所述第二数据线耦合到所述第二存储器阵列并且与所述第一存储器阵列电隔离；第一驱动器，其耦合到所述第一数据线；第二驱动器，其耦合到所述第二数据线；第一锁存电路，其耦合到所述第二驱动器；第二锁存电路，其耦合到所述第一驱动器；用于响应于指示对所述第一存储器阵列的存取的第一命令，用从所述第一存储器阵列中的至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的第一数据驱动所述第一数据线的装置；和用于响应于所述第一命令，用存储于所述第一锁存电路中的第二数据驱动所述第二数据线的装置。
在一些实例中，所述设备可包含用于响应于第二命令，用从所述第二存储器阵列中的至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的第二数据驱动所述第二数据线的装置，其中所述第二命令在时间上从所述第一命令偏移；和用于将所述第二数据存储到所述第一锁存电路的装置。在一些实例中，所述设备可包含用于响应于所述第一命令，用存储于所述第一锁存电路中的所述第二数据驱动所述第二数据线的装置。
在一些实例中，所述设备可包含用于响应于所述第一命令，用从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据驱动所述第一数据线的装置；和用于将所述第一数据存储到所述第二锁存电路的装置。在一些实例中，所述设备可包含用于用从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据驱动所述第一数据线的装置；或用于至少部分地基于所述第一命令和所述第二命令在时序上的差异，用从所述第二存储器阵列中的所述至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的所述第二数据驱动所述第二数据线的装置。在一些实例中，所述设备可包含用于响应于第三命令，用从所述第二存储器阵列中的至少一个额外存储器单元读取或写入到所述第二存储器阵列中的所述至少一个额外存储器单元的第三数据驱动所述第二数据线的装置；和用于响应于所述第三命令，用存储于所述第二锁存电路中的所述第一数据驱动所述第一数据线的装置。
应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两者或更多者的实例。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子通信”和“耦合”是指支持组件之间的电子流的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动地交换电子或信号(例如，在通电电路中)或可不主动地交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在电路通电后即刻交换电子或信号。借助于实例，经由开关(例如，晶体管)物理上连接的两个组件电子通信或可耦合而与开关的状态(即，断开或闭合)无关。
如本文中所使用，术语“基本上”是指经修饰特性(例如由术语基本上修饰的动词或形容词)不必绝对但足够接近以便获得所述特性的优点。
如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包含迹线、导线、导电线、导电层等，其提供存储器装置100的元件或组件之间的导电路径。
术语“隔离”是指其中电子当前不能够在组件之间流动的所述组件之间的关系；如果组件之间存在断开电路，那么所述组件彼此隔离。举例来说，通过开关物理连接的两个组件可在开关断开时彼此隔离。
如本文中所使用，术语“短接”是指其中在组件之间经由启动所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可在两个组件之间的开关闭合时与第二组件交换电子。因此，短接可以是实现电子通信的组件(或线路)之间的电荷流动的动态操作。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。在一些实例中，所述衬底可为由例如ABF或BT的材料形成的有机物积层衬底。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文中所论述的晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极与漏极可由轻掺杂半导体区或沟道分离。如果沟道是n型(即，大部分载流子是电子)，那么FET可被称作n型FET。如果沟道是p型(即，大部分载流子是电洞)，那么FET可被称作p型FET。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图的形式展示众所周知的结构和装置以便避免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。若在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心结合，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中所使用，包含在权利要求书中，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文中所使用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性储存媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，恰当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文描述以使得所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将易于了解对本公开的各种修改，且本文中界定的一般原理可应用于其它变体而不脱离本公开的范围。因此，本发明不限于本文所述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。

Claims (32)

1.一种设备，其包括：
第一存储器阵列；
第二存储器阵列；
第一数据线，其耦合到所述第一存储器阵列并且与所述第二存储器阵列电隔离；
第二数据线，其与所述第一数据线在同一平面中延伸，其中所述第二数据线耦合到所述第二存储器阵列并且与所述第一存储器阵列电隔离；
第一驱动器，其耦合到所述第一数据线并且经配置以驱动来往于所述第一存储器阵列中的至少一个存储器单元的第一数据；和
第二驱动器，其耦合到所述第二数据线并且经配置以响应于指示对所述第一存储器阵列的存取的第一命令而驱动来往于所述第二存储器阵列中的至少一个存储器单元的第二数据。
2.根据权利要求1所述的设备，其中所述第一驱动器经配置以响应于所述第一命令，用从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的第一数据驱动所述第一数据线。
3.根据权利要求2所述的设备，其另外包括：
第一锁存电路，其耦合到所述第二驱动器，其中所述第二驱动器经配置以响应于第二命令，用从所述第二存储器阵列中的所述至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的第二数据驱动所述第二数据线。
4.根据权利要求3所述的设备，其中所述第一锁存电路经配置以响应于所述第二命令而存储所述第二数据。
5.根据权利要求4所述的设备，其中所述第二驱动器经配置以响应于所述第一命令而用存储于所述第一锁存电路中的所述第二数据驱动所述第二数据线，其中所述第二命令在时间上从所述第一命令偏移。
6.根据权利要求3所述的设备，其另外包括：
第二锁存电路，其耦合到所述第一驱动器，其中所述第二锁存电路经配置以响应于所述第一命令而存储所述第一数据。
7.根据权利要求6所述的设备，其中所述第二驱动器经配置以响应于第三命令，用从所述第二存储器阵列中的至少一个额外存储器单元读取写入到所述第二存储器阵列中的所述至少一个额外存储器单元的第三数据驱动所述第二数据线。
8.根据权利要求7所述的设备，其中所述第一驱动器经配置以响应于所述第三命令，用存储于所述第二锁存电路中的所述第一数据驱动所述第一数据线。
9.一种方法，其包括：
响应于指示对第一存储器阵列的存取的第一命令，用从所述第一存储器阵列中的至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的第一数据驱动第一数据线，其中经由第一驱动器驱动所述第一数据线，且其中所述第一数据线耦合到所述第一存储器阵列并且与第二存储器阵列电隔离；和
响应于所述第一命令，用存储于第一锁存电路中的第二数据驱动第二数据线，其中经由耦合到所述第一锁存电路的第二驱动器驱动所述第二数据线，且其中所述第二数据线耦合到所述第二存储器阵列并且与所述第一存储器阵列电隔离。
10.根据权利要求9所述的方法，其另外包括：
响应于第二命令，用从所述第二存储器阵列中的至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的第二数据驱动所述第二数据线；和
将所述第二数据存储到所述第一锁存电路。
11.根据权利要求10所述的方法，其中：
所述第一命令指示从所述第一存储器阵列中的所述至少一个存储器单元的读取操作或到所述第一存储器阵列中的所述至少一个存储器单元的写入操作；且
所述第二命令指示从所述第二存储器阵列中的所述至少一个存储器单元的读取操作或到所述第二存储器阵列中的所述至少一个存储器单元的写入操作。
12.根据权利要求10所述的方法，其另外包括：
将从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据存储到与所述第一驱动器耦合的第二锁存电路。
13.根据权利要求12所述的方法，其另外包括：
响应于第三命令，用从所述第二存储器阵列中的至少一个额外存储器单元读取或写入到所述第二存储器阵列中的所述至少一个额外存储器单元的第三数据驱动所述第二数据线；和
响应于所述第三命令，用存储于所述第二锁存电路中的所述第一数据驱动所述第一数据线。
14.根据权利要求13所述的方法，其中所述第一命令、所述第二命令和所述第三命令中的每一个在时间上偏移。
15.一种设备，其包括：
第一存储器阵列；
第二存储器阵列；
第一数据线，其耦合到所述第一存储器阵列并且与所述第二存储器阵列电隔离；
第二数据线，其与所述第一数据线在同一平面中延伸，其中所述第二数据线耦合到所述第二存储器阵列并且与所述第一存储器阵列电隔离；
第一驱动器，其耦合到所述第一数据线；
第二驱动器，其耦合到所述第二数据线；
第一锁存电路，其耦合到所述第二驱动器；
第二锁存电路，其耦合到所述第一驱动器；和
存储器控制器，其与所述第一存储器阵列和所述第二存储器阵列电子通信，其中所述存储器控制器可操作以：
响应于指示对所述第一存储器阵列的存取的第一命令，用从所述第一存储器阵列中的至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的第一数据驱动所述第一数据线；和
响应于所述第一命令，用存储于所述第一锁存电路中的第二数据驱动所述第二数据线。
16.根据权利要求15所述的设备，其中所述存储器控制器可进一步操作以：
响应于第二命令，用从所述第二存储器阵列中的至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的第二数据驱动所述第二数据线，其中所述第二命令在时间上从所述第一命令偏移；和
将所述第二数据存储到所述第一锁存电路。
17.根据权利要求16所述的设备，其中所述存储器控制器可进一步操作以：
响应于所述第一命令，用存储于所述第一锁存电路中的所述第二数据驱动所述第二数据线。
18.根据权利要求17所述的设备，其中所述存储器控制器可进一步操作以：
响应于所述第一命令，用从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据驱动所述第一数据线；和
将所述第一数据存储到所述第二锁存电路。
19.根据权利要求18所述的设备，其中所述存储器控制器可进一步操作以：
用从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据驱动所述第一数据线；或
至少部分地基于所述第一命令和所述第二命令在时序上的差异，用从所述第二存储器阵列中的所述至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的所述第二数据驱动所述第二数据线。
20.根据权利要求18所述的设备，其中所述存储器控制器可进一步操作以：
响应于第三命令，用从所述第二存储器阵列中的至少一个额外存储器单元读取或写入到所述第二存储器阵列中的所述至少一个额外存储器单元的第三数据驱动所述第二数据线；和
响应于所述第三命令，用存储于所述第二锁存电路中的所述第一数据驱动所述第一数据线。
21.一种设备，其包括：
用于响应于指示对第一存储器阵列的存取的第一命令，用从所述第一存储器阵列中的至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的第一数据驱动第一数据线的装置，其中经由第一驱动器驱动所述第一数据线，且其中所述第一数据线耦合到所述第一存储器阵列并且与第二存储器阵列电隔离；和
用于响应于所述第一命令，用存储于第一锁存电路中的第二数据驱动第二数据线的装置，其中经由耦合到所述第一锁存电路的第二驱动器驱动所述第二数据线，且其中所述第二数据线耦合到所述第二存储器阵列并且与所述第一存储器阵列电隔离。
22.根据权利要求21所述的设备，其另外包括：
用于响应于第二命令，用从所述第二存储器阵列中的至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的第二数据驱动所述第二数据线的装置；和
用于将所述第二数据存储到所述第一锁存电路的装置。
23.根据权利要求22所述的设备，其中：
所述第一命令指示从所述第一存储器阵列中的所述至少一个存储器单元的读取操作或到所述第一存储器阵列中的所述至少一个存储器单元的写入操作；且
所述第二命令指示从所述第二存储器阵列中的所述至少一个存储器单元的读取操作或到所述第二存储器阵列中的所述至少一个存储器单元的写入操作。
24.根据权利要求22所述的设备，其另外包括：
用于将从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据存储到与所述第一驱动器耦合的第二锁存电路的装置。
25.根据权利要求24所述的设备，其另外包括：
用于响应于第三命令，用从所述第二存储器阵列中的至少一个额外存储器单元读取或写入到所述第二存储器阵列中的所述至少一个额外存储器单元的第三数据驱动所述第二数据线的装置；和
用于响应于所述第三命令，用存储于所述第二锁存电路中的所述第一数据驱动所述第一数据线的装置。
26.根据权利要求25所述的设备，其中所述第一命令、所述第二命令和所述第三命令中的每一个在时间上偏移。
27.一种设备，其包括：
第一存储器阵列；
第二存储器阵列；
第一数据线，其耦合到所述第一存储器阵列并且与所述第二存储器阵列电隔离；
第二数据线，其与所述第一数据线在同一平面中延伸，其中所述第二数据线耦合到所述第二存储器阵列并且与所述第一存储器阵列电隔离；
第一驱动器，其耦合到所述第一数据线；
第二驱动器，其耦合到所述第二数据线；
第一锁存电路，其耦合到所述第二驱动器；
第二锁存电路，其耦合到所述第一驱动器；
用于响应于指示对所述第一存储器阵列的存取的第一命令，用从所述第一存储器阵列中的至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的第一数据驱动所述第一数据线的装置；和
用于响应于所述第一命令，用存储于所述第一锁存电路中的第二数据驱动所述第二数据线的装置。
28.根据权利要求27所述的设备，其另外包括：
用于响应于第二命令，用从所述第二存储器阵列中的至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的第二数据驱动所述第二数据线的装置，其中所述第二命令在时间上从所述第一命令偏移；和
用于将所述第二数据存储到所述第一锁存电路的装置。
29.根据权利要求28所述的设备，其另外包括：
用于响应于所述第一命令，用存储于所述第一锁存电路中的所述第二数据驱动所述第二数据线的装置。
30.根据权利要求29所述的设备，其另外包括：
用于响应于所述第一命令，用从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据驱动所述第一数据线的装置；和
用于将所述第一数据存储到所述第二锁存电路的装置。
31.根据权利要求30所述的设备，其另外包括：
用于用从所述第一存储器阵列中的所述至少一个存储器单元读取或写入到所述第一存储器阵列中的所述至少一个存储器单元的所述第一数据驱动所述第一数据线的装置；或
用于至少部分地基于所述第一命令和所述第二命令在时序上的差异，用从所述第二存储器阵列中的所述至少一个存储器单元读取或写入到所述第二存储器阵列中的所述至少一个存储器单元的所述第二数据驱动所述第二数据线的装置。
32.根据权利要求30所述的设备，其另外包括：
用于响应于第三命令，用从所述第二存储器阵列中的至少一个额外存储器单元读取或写入到所述第二存储器阵列中的所述至少一个额外存储器单元的第三数据驱动所述第二数据线的装置；和
用于响应于所述第三命令，用存储于所述第二锁存电路中的所述第一数据驱动所述第一数据线的装置。
CN201880049536.9A 2017-08-25 2018-08-21 减少存储器裸片中的线间电容耦合 Active CN110998727B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/686,996 2017-08-25
US15/686,996 US10157661B1 (en) 2017-08-25 2017-08-25 Mitigating line-to-line capacitive coupling in a memory die
PCT/US2018/047335 WO2019040501A1 (en) 2017-08-25 2018-08-21 MITIGATION OF A LINE CAPACITIVE COUPLING IN A MEMORY CHIP

Publications (2)

Publication Number Publication Date
CN110998727A true CN110998727A (zh) 2020-04-10
CN110998727B CN110998727B (zh) 2023-10-27

Family

ID=64604804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880049536.9A Active CN110998727B (zh) 2017-08-25 2018-08-21 减少存储器裸片中的线间电容耦合

Country Status (3)

Country Link
US (2) US10157661B1 (zh)
CN (1) CN110998727B (zh)
WO (1) WO2019040501A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157661B1 (en) * 2017-08-25 2018-12-18 Micron Technology, Inc. Mitigating line-to-line capacitive coupling in a memory die

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681671A (zh) * 2007-05-18 2010-03-24 高通股份有限公司 用于在存储器阵列中减少泄漏电流的方法及设备
US20100322003A1 (en) * 2006-12-20 2010-12-23 Micron Technology, Inc. Interleaved memory program and verify method, device and system
CN101983378A (zh) * 2008-04-07 2011-03-02 美光科技公司 固态存储器装置中的模拟读取与写入路径
US20150310904A1 (en) * 2014-04-28 2015-10-29 Qualcomm Incorporated System and method of concurrent read/write magneto-resistive memory
CN105027212A (zh) * 2013-03-04 2015-11-04 美光科技公司 用于使用感测电路执行逻辑运算的设备及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252057B1 (ko) * 1997-12-30 2000-05-01 윤종용 단일 및 이중 데이터 율 겸용 반도체 메모리 장치
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
KR100659159B1 (ko) * 2005-12-07 2006-12-19 삼성전자주식회사 메모리 모듈
FR2976115B1 (fr) * 2011-05-30 2013-07-05 St Microelectronics Rousset Memoire non volatile a compensation de couplage capacitif entre lignes de bit
JP2015176632A (ja) 2014-03-18 2015-10-05 マイクロン テクノロジー， インク． 半導体装置
US10157661B1 (en) * 2017-08-25 2018-12-18 Micron Technology, Inc. Mitigating line-to-line capacitive coupling in a memory die

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100322003A1 (en) * 2006-12-20 2010-12-23 Micron Technology, Inc. Interleaved memory program and verify method, device and system
CN101681671A (zh) * 2007-05-18 2010-03-24 高通股份有限公司 用于在存储器阵列中减少泄漏电流的方法及设备
CN101983378A (zh) * 2008-04-07 2011-03-02 美光科技公司 固态存储器装置中的模拟读取与写入路径
CN105027212A (zh) * 2013-03-04 2015-11-04 美光科技公司 用于使用感测电路执行逻辑运算的设备及方法
US20150310904A1 (en) * 2014-04-28 2015-10-29 Qualcomm Incorporated System and method of concurrent read/write magneto-resistive memory

Also Published As

Publication number Publication date
CN110998727B (zh) 2023-10-27
US20190108869A1 (en) 2019-04-11
WO2019040501A1 (en) 2019-02-28
US10157661B1 (en) 2018-12-18
US10699774B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
CN111052242B (zh) 外围填充和局部电容
US11699475B2 (en) Ferroelectric memory plate power reduction
US11315617B2 (en) Access line management for an array of memory cells
US11900989B2 (en) Memory array with multiplexed digit lines
US11360848B2 (en) Error correction code scrub scheme
CN111033618A (zh) 具有虚拟页面大小的存储器
CN110998727B (zh) 减少存储器裸片中的线间电容耦合
CN112088405B (zh) 用于存储器单元阵列的存取线管理的方法和设备
WO2023278947A1 (en) Apparatus for differential memory cells
CN112951292A (zh) 存储器单元阵列的存取线管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant