CN110993625A - 阵列基板及其制备方法、显示面板、显示装置 - Google Patents

阵列基板及其制备方法、显示面板、显示装置 Download PDF

Info

Publication number
CN110993625A
CN110993625A CN201911327443.0A CN201911327443A CN110993625A CN 110993625 A CN110993625 A CN 110993625A CN 201911327443 A CN201911327443 A CN 201911327443A CN 110993625 A CN110993625 A CN 110993625A
Authority
CN
China
Prior art keywords
electrode
substrate
layer
electrode layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911327443.0A
Other languages
English (en)
Other versions
CN110993625B (zh
Inventor
马涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911327443.0A priority Critical patent/CN110993625B/zh
Publication of CN110993625A publication Critical patent/CN110993625A/zh
Application granted granted Critical
Publication of CN110993625B publication Critical patent/CN110993625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及显示技术领域，提出一种阵列基板及其制备方法、显示面板、显示装置。该阵列基板的制备方法包括提供一基板；在基板之上形成第一电极层；在第一电极层的背离基板的一面形成导体层；对导体层进行图案化处理形成导体图案；对第一电极层进行图案化处理形成第一电极。形成导体图案之前，第一电极层仍保持全面覆盖，排除因对第一电极层进行图案化处理产生的应力释放点固定造成的应力不均；在形成导体层之前，没有对第一电极层进行任何处理，避免带入异物，使第一电极层和导体层之间没有异物，因此消除异物对导体层的影响。

Description

阵列基板及其制备方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及阵列基板的制备方法、安装有该阵列基板的显示面板、安装有该显示面板的显示装置。
背景技术
现有的阵列基板中，为了降低能耗，在公共电极往往采取搭配金属层来降低公共电极的电阻，以满足成品的低功耗要求。
但是，目前的工艺流程生产的金属层容易发生鼓包，严重时还会发生金属层的膜层脱落，无法保证产品品质。
因此，有必要研究一种新的阵列基板及阵列基板的制备方法、安装有该阵列基板的显示面板、安装有该显示面板的显示装置。
所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于克服上述现有技术的容易鼓包的不足，提供一种不容易鼓包的阵列基板及阵列基板的制备方法、安装有该阵列基板的显示面板、安装有该显示面板的显示装置。
本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。
根据本公开的一个方面，提供一种阵列基板的制备方法，包括：
提供一基板；
在所述基板之上形成第一电极层；
在所述第一电极层的背离所述基板的一面形成导体层；
对所述导体层进行图案化处理形成导体图案；
对所述第一电极层进行图案化处理形成第一电极。
在本公开的一种示例性实施例中，在对所述导体层进行图案化处理形成导体图案之后，所述制备方法还包括：
在所述导体图案的背离所述基板的一面形成第二电极层，对所述第二电极层进行图案化处理形成第二电极，所述导体图案在所述基板上的正投影位于所述第二电极在所述基板上的正投影内。
在本公开的一种示例性实施例中，对所述第一电极层进行图案化处理和对所述第二电极层进行图案化处理通过同一次光刻工艺完成。
在本公开的一种示例性实施例中，所述第一电极层和所述第二电极层的材质是氧化铟锡，所述导体层的材质是金属。
在本公开的一种示例性实施例中，通过半透式掩膜板完成对所述导体层的图案化处理和对所述第一电极层的图案化处理。
在本公开的一种示例性实施例中，在所述导体层的背离所述基板的一面形成光刻胶；
在所述光刻胶之上覆盖所述半透式掩膜板，其中，所述半透式掩膜板的半透光区域对应所述第一电极层的第一区域，所述半透式掩膜板的遮挡区域对应所述第一电极层的第二区域；
对所述光刻胶进行曝光和显影以去除全透光区域的所述光刻胶；
对所述全透光区域的所述导体层进行刻蚀；
对所述光刻胶进行灰化处理以去除所述第一区域对应的光刻胶；
对所述第一电极层进行刻蚀形成所述第一电极；
对所述第一区域对应的所述导体层进行刻蚀形成所述导体图案。
根据本公开的一个方面，提供一种阵列基板，包括：
基板；
第一电极，设于所述基板之上；
导体图案，设于所述第一电极的背离所述基板的一面；
第二电极，设于所述导体图案的背离所述基板的一面，所述导体图案在所述基板上的正投影位于所述第二电极在所述基板上的正投影内。
在本公开的一种示例性实施例中，所述第二电极在所述基板上的正投影与所述第一电极在所述基板上的正投影相同。
在本公开的一种示例性实施例中，所述阵列基板还包括：
有机膜层，设于所述基板与所述第一电极之间。
在本公开的一种示例性实施例中，所述阵列基板还包括：
栅极，设于所述基板之上；
栅绝缘层，设于所述栅极的背离所述基板的一面；
有源层，设于所述栅绝缘层的背离所述基板的一面；
源漏极，设于所述有源层的背离所述基板的一面；
缓冲层，设于所述源漏极的背离所述基板的一面；
有机膜层，设于所述缓冲层的背离所述基板的一面，所述第一电极设于所述有机膜层的背离所述基板的一面；所述有机膜层上设置有过孔，所述过孔贯穿至所述缓冲层，所述过孔的一侧设置有所述第一电极的第一区域，另一侧设置有所述第一电极的第二区域，所述第二区域的背离所述基板的一面设有所述导体图案和所述第二电极。
根据本公开的一个方面，提供一种显示面板，包括：上述任意一项所述的阵列基板。
根据本公开的一个方面，提供一种显示装置，包括：上述任意一项所述的显示面板。
由上述技术方案可知，本发明具备以下优点和积极效果中的至少之一：
本发明的阵列基板的制备方法，首先，在基板之上形成第一电极层；然后，在第一电极层的背离基板的一面形成导体层；其次，对导体层进行图案化处理形成导体图案；最后，对第一电极层进行图案化处理形成第一电极。一方面，形成导体图案之前，第一电极层仍保持全面覆盖，排除因对第一电极层进行图案化处理产生的应力释放点固定造成的应力不均；另一方面，在形成导体层之前，没有对第一电极层进行任何处理，避免带入异物，使第一电极层和导体层之间没有异物，因此消除异物对导体层的影响。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1至图4是相关技术中阵列基板的制备方法中不同步骤的结构示意图；
图5是本发明阵列基板的制备方法一实施方式的流程示意框图；
图6是完成图5中的步骤S30后的阵列基板的结构示意图；
图7是完成图5中的步骤S40后的阵列基板的结构示意图；
图8是完成图5中的步骤S50后的阵列基板的结构示意图；
图9是本发明阵列基板的制备方法另一实施方式的第一步完成后的阵列基板的结构示意图；
图10是在图9的基础上完成下一步骤后的阵列基板的结构示意图；
图11是在图10的基础上完成下一步骤后的阵列基板的结构示意图；
图12是在图11的基础上完成下一步骤后的阵列基板的结构示意图；
图13是本发明阵列基板的制备方法再一实施方式的第一步完成后的阵列基板的结构示意图；
图14是在图13的基础上完成下一步骤后的阵列基板的结构示意图；
图15是在图14的基础上完成下一步骤后的阵列基板的结构示意图；
图16是在图15的基础上完成下一步骤后的阵列基板的结构示意图；
图17是在图16的基础上完成下一步骤后的阵列基板的结构示意图；
图18是在图17的基础上完成下一步骤后的阵列基板的结构示意图；
图19是本发明阵列基板另一实施方式的结构示意图。
图中主要元件附图标记说明如下：
1、基板；2、栅极；3、栅绝缘层；4、有源层；5、源漏极；6、缓冲层；7、有机膜层；
8、第一电极层；81、第一电极；82、第一区域；83、第二区域；
9、导体层；91、导体图案；
10、第二电极层；101、第二电极；
11、光刻胶。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
参照图1至图4所示的相关技术中阵列基板的制备方法中不同步骤的结构示意图；在基板1上形成有机膜层7，在有机膜层7的背离基板1的一面形成第一电极层8，对第一电极层8进行刻蚀形成第一电极81，在第一电极81的背离基板1的一面形成导体层9，对导体层9进行刻蚀形成导体图案91。第一电极81首先形成，会在第一电极81边缘形成应力释放点，不利于第一电极81和上方的导体图案91的应力匹配；而且在对第一电极层8进行刻蚀的过程中会带入异物，不利于导体层9的覆盖。
本发明首先提供了一种阵列基板的制备方法，参照图5所示的本发明阵列基板的制备方法一实施方式的流程示意框图；该阵列基板的制备方法可以包括以下步骤：
步骤S10，提供一基板1。
步骤S20，在所述基板1之上形成第一电极层8。
步骤S30，在所述第一电极层8的背离所述基板1的一面形成导体层9。
步骤S40，对所述导体层9进行图案化处理形成导体图案91。
步骤S50，对所述第一电极层8进行图案化处理形成第一电极81。
下面通过三个示例实施方式对本发明的阵列基板的制备方法的各个步骤进行详细说明。
示例实施方式一
在本示例实施方式中，参照图6所示，提供一基板1，该基板1可以为玻璃基板。在基板1上通过沉积、蒸镀或溅射等方式形成有机膜层7。在机膜层的背离基板1的一面通过沉积、蒸镀或溅射等方式形成第一电极层8，第一电极层8的材质可以为ITO(氧化铟锡)。在第一电极层8的背离基板1的一面通过沉积、蒸镀或溅射等方式形成导体层9，导体层9的材质可以为金属铜、银等等。参照图7所示，对导体层9进行图案化处理形成导体图案91，图案化处理可以为光刻工艺。参照图8所示，对第一电极层8进行图案化处理形成第一电极81，图案化处理可以为光刻工艺。
形成导体图案91之前，第一电极层8仍保持全面覆盖，排除因对第一电极层8进行图案化处理产生的应力释放点固定造成的应力不均；在形成导体层9之前，没有对第一电极层8进行任何处理，避免带入异物，使第一电极层8和导体层9之间没有异物，因此消除异物对导体层9的影响。
示例实施方式二
在本示例实施方式中，参照图9所示，提供一基板1，该基板1可以为玻璃基板。在基板1上通过沉积、蒸镀或溅射等方式形成有机膜层7。在机膜层的背离基板1的一面通过沉积、蒸镀或溅射等方式形成第一电极层8，第一电极层8的材质可以为ITO(氧化铟锡)。在第一电极层8的背离基板1的一面通过沉积、蒸镀或溅射等方式形成导体层9，导体层9的材质可以为金属铜、银等等。参照图10所示，对导体层9进行图案化处理形成导体图案91，图案化处理可以为光刻工艺。
参照图11所示，在导体图案91和第一电极层8的背离基板1的一面通过沉积、蒸镀或溅射等方式形成第二电极层10，第二电极层10的材质可以为ITO(氧化铟锡)。参照图12所示，通过同一次光刻工艺对第一电极层8和第二电极层10进行刻蚀，第一电极层8刻蚀形成第一电极81，第二电极层10刻蚀形成第二电极101，使得第一电极81在基板1上的正投影和第二电极101的在基板1上的正投影相同。当然，在本发明的其他示例实施方式中，也可以通过两次图案化处理工艺分别完成对第一电极层8的刻蚀和对第二电极层10的刻蚀。只要形成的第二电极101能够完全覆盖导体图案91即可，即导体图案91在基板1上的正投影位于第二电极101在所述基板1上的正投影内。
形成导体图案91之前，第一电极层8仍保持全面覆盖，排除因对第一电极层8进行图案化处理产生的应力释放点固定造成的应力不均；在形成导体层9之前，没有对第一电极层8进行任何处理，避免带入异物，使第一电极层8和导体层9之间没有异物，因此消除异物对导体层9的影响；第二电极101完全覆盖导体图案91，进一步避免导体图案91的鼓包，而且第二电极101增加了整个电极的截面积，使整个电极的电阻进一步降低，从而进一步降低了能耗。
示例实施方式三
在本示例实施方式中，通过半透式掩膜板完成对导体层9的图案化处理和对第一电极层8的图案化处理。
具体过程如下：
参照图13所示，在基板1之上形成栅极2，在栅极2的背离基板1的一面形成栅绝缘层3，在栅绝缘层3的背离基板1的一面形成有源层4，在有源层4的背离基板1的一面形成源漏极5，在源漏极5的背离基板1的一面形成缓冲层6，在缓冲层6的背离基板1的一面形成有机膜层7，有机膜层7上设置有过孔，过孔连通至缓冲层6，在有机膜层7的背离基板1的一面通过沉积、蒸镀或溅射等方式形成第一电极层8，第一电极层8的材质可以为ITO(氧化铟锡)。在第一电极层8的背离基板1的一面通过沉积、蒸镀或溅射等方式形成导体层9，导体层9的材质可以为金属铜、金属银等等。
在导体层9的背离基板1的一面形成光刻胶11，光刻胶11可以为正光刻胶11；在光刻胶11之上覆盖半透式掩膜板，其中，半透式掩膜板的半透光区域对应第一电极层8的第一区域82，半透式掩膜板的遮挡区域对应第一电极层8的第二区域83，半透式掩膜板的全透光区域对应剩余的部分；过孔的一侧为第一电极层8的第一区域82，另一侧的为第一电极层8的第二区域83。参照图14所示，对光刻胶11进行曝光和显影以去除全透光区域的光刻胶11；即用紫外光照射光刻胶11，然后用显影液对光刻胶11进行显影，去除全透光区域的光刻胶11使全透光区域的导体层9裸露，保留半透光区域和遮挡区域的光刻胶11。参照图15所示，对全透光区域对应的导体层9进行刻蚀去除，保留半透光区域和遮挡区域的导体层9。参照图16所示，对光刻胶11进行灰化处理以去除第一区域82对应的光刻胶11(即去除半透光区域的光刻胶11)，由于第二区域83对应的光刻胶11的厚度大于第一区域82对应的光刻胶11的厚度，因此，第一区域82对应的光刻胶11去除后，第二区域83对应的光刻胶11还能够保留一部分，只是厚度、长度和宽度都有所缩小。参照图17所示，对第一电极层8进行刻蚀形成第一电极81，第一电极81包括过孔的一侧的第一区域82，另一侧的第二区域83；参照图18所示，对第一区域82对应的导体层9进行刻蚀形成导体图案91。
进一步的，本发明还提供了一种阵列基板，参照图12所示，该阵列基板可以包括基板1、第一电极81、导体图案91以及第二电极101；第一电极81设于所述基板1之上；导体图案91设于所述第一电极81的背离所述基板1的一面；第二电极101设于所述导体图案91的背离所述基板1的一面，所述导体图案91在所述基板1上的正投影位于所述第二电极101在所述基板1上的正投影内。
在本示例实施方式中，基板1可以为玻璃基板。第一电极81和第二电极101的材质可以均为氧化铟锡，导体图案91的材质可以为金属铜或金属银等等。
在基板1之上设置有机膜层7，在有机膜层7之上设置第一电极81，在第一电极81之上设置导体图案91，导体图案91在基板1上的正投影位于第一电极81在基板1上的正投影内。在导体图案91和第一电极81之上设置第二电极101，导体图案91的面积小于第一电极81的面积；第二电极101在基板1上的正投影与第一电极81在基板1上的正投影相同，即第二电极101的面积等于第一电极81的面积。
第二电极101将导体图案91完全包覆，进一步避免导体图案91的鼓包，而且第二电极101增加了整个电极的截面积，使整个电极的电阻进一步降低，从而进一步降低了能耗。
参照图19所示。该阵列基板可以包括基板1、栅极2、栅绝缘层3、有源层4、源漏极5、缓冲层6、有机膜层7、第一电极81、导体图案91以及第二电极101。
具体来说，在基板1之上设置栅极2，在栅极2的背离基板1的一面和基板1之上设置栅绝缘层3，在栅绝缘层3的背离基板1的一面设置有源层4，在有源层4的背离基板1的一面设置源漏极5，在源漏极5的背离基板1的一面、有源层4的背离基板1的一面和栅绝缘层3之上设置缓冲层6，在缓冲层6的背离基板1的一面设置有机膜层7，在有机膜层7上设置有过孔，过孔贯穿至缓冲层6。在有机膜层7之上设置第一电极81，过孔一侧的为第一电极81的第一区域82，另一侧的为第一电极81的第二区域83，在第一电极81的第二区域83的背离基板1的一面设置导体图案91，在导体图案91的背离基板1的一面设置第二电极101。
进一步的，本发明还提供了一种显示面板，该显示面板可以包括上述所述的阵列基板。所述阵列基板的具体结构上述已经进行了详细说明，因此，此处不再赘述。
与现有技术相比，本发明实施例提供的显示面板的有益效果与上述实施例提供的阵列基板的有益效果相同，在此不做赘述。
进一步的，本发明还提供了一种显示装置，该显示装置可以包括上述所述的显示面板。而该显示装置的具体类型不受特别的限制，本领域常用的显示装置类型均可，具体例如液晶显示器、OLED显示器、手机等移动装置、手表等可穿戴设备、VR装置等等，本领域技术人员可根据该显示设备的具体用途进行相应地选择，在此不再赘述。
需要说明的是，该显示装置除了显示面板以外，还包括其他必要的部件和组成，以显示器为例，具体例如外壳、电路板、电源线，等等，本领域技术人员可根据该显示装置的具体使用要求进行相应地补充，在此不再赘述。
与现有技术相比，本发明实施例提供的显示装置的有益效果与上述实施例提供的阵列基板的有益效果相同，在此不做赘述。
上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
本说明书中，用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
应可理解的是，本发明不将其应用限制到本说明书提出的部件的详细结构和布置方式。本发明能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本发明的范围内。应可理解的是，本说明书公开和限定的本发明延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本发明的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本发明的最佳方式，并且将使本领域技术人员能够利用本发明。

Claims (12)

1.一种阵列基板的制备方法，其特征在于，包括：
提供一基板；
在所述基板之上形成第一电极层；
在所述第一电极层的背离所述基板的一面形成导体层；
对所述导体层进行图案化处理形成导体图案；
对所述第一电极层进行图案化处理形成第一电极。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在对所述导体层进行图案化处理形成导体图案之后，所述制备方法还包括：
在所述导体图案的背离所述基板的一面形成第二电极层，对所述第二电极层进行图案化处理形成第二电极，所述导体图案在所述基板上的正投影位于所述第二电极在所述基板上的正投影内。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，对所述第一电极层进行图案化处理和对所述第二电极层进行图案化处理通过同一次光刻工艺完成。
4.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述第一电极层和所述第二电极层的材质是氧化铟锡，所述导体层的材质是金属。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，通过半透式掩膜板完成对所述导体层的图案化处理和对所述第一电极层的图案化处理。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，在所述导体层的背离所述基板的一面形成光刻胶；
在所述光刻胶之上覆盖所述半透式掩膜板，其中，所述半透式掩膜板的半透光区域对应所述第一电极层的第一区域，所述半透式掩膜板的遮挡区域对应所述第一电极层的第二区域；
对所述光刻胶进行曝光和显影以去除全透光区域的所述光刻胶；
对所述全透光区域的所述导体层进行刻蚀；
对所述光刻胶进行灰化处理以去除所述第一区域对应的光刻胶；
对所述第一电极层进行刻蚀形成所述第一电极；
对所述第一区域对应的所述导体层进行刻蚀形成所述导体图案。
7.一种阵列基板，其特征在于，包括：
基板；
第一电极，设于所述基板之上；
导体图案，设于所述第一电极的背离所述基板的一面；
第二电极，设于所述导体图案的背离所述基板的一面，所述导体图案在所述基板上的正投影位于所述第二电极在所述基板上的正投影内。
8.根据权利要求7所述的阵列基板，其特征在于，所述第二电极在所述基板上的正投影与所述第一电极在所述基板上的正投影相同。
9.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括：
有机膜层，设于所述基板与所述第一电极之间。
10.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括：
栅极，设于所述基板之上；
栅绝缘层，设于所述栅极的背离所述基板的一面；
有源层，设于所述栅绝缘层的背离所述基板的一面；
源漏极，设于所述有源层的背离所述基板的一面；
缓冲层，设于所述源漏极的背离所述基板的一面；
有机膜层，设于所述缓冲层的背离所述基板的一面，所述第一电极设于所述有机膜层的背离所述基板的一面；所述有机膜层上设置有过孔，所述过孔贯穿至所述缓冲层，所述过孔的一侧设置有所述第一电极的第一区域，另一侧设置有所述第一电极的第二区域，所述第二区域的背离所述基板的一面设有所述导体图案和所述第二电极。
11.一种显示面板，其特征在于，包括：权利要求7～10任意一项所述的阵列基板。
12.一种显示装置，其特征在于，包括：权利要求11所述的显示面板。
CN201911327443.0A 2019-12-20 2019-12-20 阵列基板及其制备方法、显示面板、显示装置 Active CN110993625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911327443.0A CN110993625B (zh) 2019-12-20 2019-12-20 阵列基板及其制备方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911327443.0A CN110993625B (zh) 2019-12-20 2019-12-20 阵列基板及其制备方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN110993625A true CN110993625A (zh) 2020-04-10
CN110993625B CN110993625B (zh) 2022-09-02

Family

ID=70073569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911327443.0A Active CN110993625B (zh) 2019-12-20 2019-12-20 阵列基板及其制备方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN110993625B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090153046A1 (en) * 2007-12-18 2009-06-18 Sony Corporation Display device and method for production thereof
US20140070181A1 (en) * 2012-02-27 2014-03-13 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN105226016A (zh) * 2015-10-14 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090153046A1 (en) * 2007-12-18 2009-06-18 Sony Corporation Display device and method for production thereof
US20140070181A1 (en) * 2012-02-27 2014-03-13 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN105226016A (zh) * 2015-10-14 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN110993625B (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US9691881B2 (en) Manufacturing method of thin film transistor substrate
US9437619B2 (en) Array substrate, manufacturing method thereof and display device
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
US8493541B2 (en) Array substrate, manufacturing method thereof and liquid crystal display
US20130175552A1 (en) Array substrate and manufacturing method
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
WO2016090896A1 (en) Touch display substrate, fabrication method and touch display device
CN106019751B (zh) 阵列基板及其制造方法、显示装置
US20210202464A1 (en) Electrostatic Discharge Unit, Array Substrate and Display Panel
US20210210527A1 (en) Display device, array substrate and manufacturing method thereof
CN106098701B (zh) 一种阵列基板及其制备方法和显示装置
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
CN109742106A (zh) 显示面板及其制作方法、显示装置
TWI333279B (en) Method for manufacturing an array substrate
CN105742299A (zh) 一种像素单元及其制作方法、阵列基板及显示装置
KR20090080738A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
US20130146333A1 (en) Touch panel, method for forming the same, and display system
WO2023024256A1 (zh) 一种阵列基板及其制备方法、显示装置
CN110993625B (zh) 阵列基板及其制备方法、显示面板、显示装置
CN114551349A (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN109037238B (zh) 阵列基板及阵列基板的制作方法
CN109117025B (zh) 显示面板及其制作方法、显示装置
US10497906B2 (en) Manufacturing method of thin film transistor array substrate
CN111725134A (zh) 一种阵列基板及其制造方法
CN111312753A (zh) 背板提高开口率的方法、制作方法、背板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant