CN110991143B - 功率半导体器件的建模方法、装置及电子设备 - Google Patents

功率半导体器件的建模方法、装置及电子设备 Download PDF

Info

Publication number
CN110991143B
CN110991143B CN201911250014.8A CN201911250014A CN110991143B CN 110991143 B CN110991143 B CN 110991143B CN 201911250014 A CN201911250014 A CN 201911250014A CN 110991143 B CN110991143 B CN 110991143B
Authority
CN
China
Prior art keywords
power semiconductor
wiring
parameters
parasitic
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911250014.8A
Other languages
English (en)
Other versions
CN110991143A (zh
Inventor
崔梅婷
陈艳芳
李翠
陈中圆
孙帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201911250014.8A priority Critical patent/CN110991143B/zh
Publication of CN110991143A publication Critical patent/CN110991143A/zh
Application granted granted Critical
Publication of CN110991143B publication Critical patent/CN110991143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及功率半导体技术领域，具体涉及功率半导体模块的建模方法、装置及电子设备，其中方法包括：获取目标功率半导体模块的三维几何模型及其参数；基于三维几何模型及其参数，计算接线端子与接线端口之间的寄生参数；其中，寄生参数用于表示所述连接线路之间的耦合关系；根据各个功率半导体芯片以及寄生参数，建立目标功率半导体模块的等效模型。通过计算目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口之间的寄生参数，即，从目标功率半导体模块内的各个功率半导体芯片出发，针对各个功率半导体芯片进行差异化建模并同时等效了内部寄生参数差异，所得到的等效模型可以用于研究目标功率半导体模块内部各个芯片的电气特性。

Description

功率半导体器件的建模方法、装置及电子设备
技术领域
本发明涉及功率半导体技术领域，具体涉及功率半导体模块的建模方法、装置及电子设备。
背景技术
功率半导体模块一般由多个功率半导体芯片并联来实现大电流大功率的性能。目前功率半导体模块常用建模方法是将功率半导体模块视为一个整体，建立其等效模型，该模型主要适用于装置级的器件互连的仿真。由于该等效模型对外体现为一个整体，用户在利用该模型进行装置级的器件互联的仿真时，是从整体上设置对应于等效模型的仿真参数。由于功率半导体模块中各个功率半导体芯片并联且失效方式为短路失效，一个芯片损坏则意味着整个模块失效，那么，从整体上所设置的仿真参数难以保证等效模型中的各个功率半导体芯片均能够正常工作，因此该等效模型在分析功率半导体模块内部各功率半导体芯片电气特性上存在一定的局限性。
发明内容
有鉴于此，本发明实施例提供了一种功率半导体模块的建模方法、装置及电子设备，以解决现有建模方法所导致的对功率半导体模块内部各功率半导体芯片的电气特性分析的局限性。
根据第一方面，本发明实施例提供了一种功率半导体模块的建模方法，包括：
获取目标功率半导体模块的三维几何模型及其参数；其中，所述三维几何模型用于表示所述目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口连接关系，所述参数包括所述接线端子与所述接线端口之间连接线路的尺寸参数以及所述连接线路的材料参数；
基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数；其中，所述寄生参数用于表示所述连接线路之间的耦合关系；
根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型。
本发明实施例提供的功率半导体模块的建模方法，通过计算目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口之间的寄生参数，即，从目标功率半导体模块内的各个功率半导体芯片出发，针对各个功率半导体芯片进行差异化建模并同时等效了内部寄生参数差异，所得到的等效模型可以用于研究目标功率半导体模块内部各个芯片的电气特性，包括封装结构和芯片参数差异引起的均流问题，开关速度差异问题，损耗差异问题以及内部电压过冲问题等等。
结合第一方面，在第一方面第一实施方式中，所述接线端口包括低压端接线端口以及辅助低压端接线端口，对应地，所述接线端子包括低压端接线端子以及辅助低压端接线端子；其中，所述辅助低压端接线端口从所述低压端接线端口引出至所述辅助低压端接线端子，或，所述辅助低压端接线端口从所述连接线路的预设位置引出至所述辅助低压端接线端子。
本发明实施例提供的功率半导体模块的建模方法，通过建立目标功率半导体模块的多层级等效模型，所述的多层级等效模型是指从芯片级到器件级的建模，只要是基于目标半导体器件内部并联的芯片特性以及封装结构引起的从模块接线端子到芯片的接线端口的各级寄生参数，实现了目标功率半导体模块内各个功率半导体芯片的差异化建模。
结合第一方面第一实施方式，在第一方面第二实施方式中，所述基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数，包括：
利用所述三维几何模型，确定所述辅助低压端接线端口的引出方式；
基于所述辅助低压端接线端口的引出方式以及所述三维几何模型的参数，计算所述接线端子与所述接线端口之间的寄生参数。
结合第一方面第二实施方式，在第一方面第三实施方式中，当所述辅助低压端接线端口从所述低压端接线端口引出时，所述基于所述辅助低压端接线端口的引出方式，计算所述接线端子与所述接线端口之间的寄生参数，包括：
利用所述三维几何模型的参数，分别计算各个所述功率半导体芯片的所述低压端接线端口与所述低压端接线端子之间的第一寄生电感参数，以及所述辅助低压接线端口与所述辅助低压接线端子之间的第二寄生电感参数。
结合第一方面第三实施方式，在第一方面第四实施方式中，所述根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型，包括：
利用所述第一寄生电感参数，确定与各个所述功率半导体芯片的所述低压接线端口对应的第一电感；
利用所述第二寄生电感参数，确定与各个所述功率半导体芯片的所述辅助低压接线端口对应的第二电感；
基于所述第一电感以及所述第二电感，建立所述等效模型；其中，所述第一电感以及所述第二电感对应接入所述半导体芯片的所述低压接线端口。
结合第一方面第二实施方式，在第一方面第五实施方式中，当所述辅助低压端接线端口从所述连接线路的预设位置引出至所述辅助低压端接线端子时，所述基于所述辅助低压端接线端口的引出方式，计算所述接线端子与所述接线端口之间的寄生参数，包括：
利用所述三维几何模型的参数以及所述预设位置，分别计算各个所述功率半导体芯片的所述低压端接线端口与所述预设位置之间的第三寄生电感参数、所述预设位置与所述低压端接线端子之间的第四寄生电感参数以及所述预设位置与所述辅助低压接线端子之间的第五寄生电感参数。
结合第一方面第五实施方式，在第一方面第六实施方式中，所述根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型，包括：
利用所述第三寄生电感参数，确定各个所述功率半导体芯片的所述低压端接线端口与所述预设位置之间的第三电感；
利用所述第四寄生电感参数，确定所述预设位置与所述低压端接线端子之间的第四电感；
利用所述第五寄生电感参数，确定所述预设位置与所述辅助低压接线端子之间的第五电感；
基于所述第三电感、所述第四电感以及所述第五电感，建立所述等效模型；其中，所述第三电感的一端与所述低压端接线端口连接，另一端分别与所述第四寄生电感以及所述第五寄生电感的一端连接；所述第四寄生电感的另一端与所述低压端接线端子连接，所述第五寄生电感的另一端与所述辅助低压接线端子连接。
根据第二方面，本发明实施例还提供了一种功率半导体模块的建模装置，包括：
获取模块，用于获取目标功率半导体模块的三维几何模型及其参数；其中，所述三维几何模型用于表示所述目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口连接关系，所述参数包括所述接线端子与所述接线端口之间连接线路的尺寸参数以及所述连接线路的材料参数；
计算模块，用于基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数；其中，所述寄生参数用于表示所述连接线路之间的耦合关系；
等效模型建立模块，用于根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型。
本发明实施例提供的功率半导体模块的建模装置，通过计算目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口之间的寄生参数，即，从目标功率半导体模块内的各个功率半导体芯片出发，针对各个功率半导体芯片进行差异化建模并同时等效了内部寄生参数差异，所得到的等效模型可以用于研究目标功率半导体模块内部各个芯片的电气特性，包括封装结构和芯片参数差异引起的均流问题，开关速度差异问题，损耗差异问题以及内部电压过冲问题等等。
根据第三方面，本发明实施例提供了一种电子设备，包括：存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行第一方面或者第一方面的任意一种实施方式中所述的功率半导体模块的建模方法方法。
根据第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行第一方面或者第一方面的任意一种实施方式中所述的功率半导体模块的建模方法、方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的功率半导体模块的建模方法的流程图；
图2是根据本发明实施例的单芯片等效电路的示意图；
图3是根据本发明实施例的单芯片等效电路的示意图；
图4是根据本发明实施例的功率半导体模块的建模方法的流程图；
图5是根据本发明实施例的辅助源极直接从芯片引出的封装形式的结构示意图；
图6是根据本发明实施例的源极引线与信号端口的结构示意图；
图7是根据本发明实施例的辅助源极引线与信号端口的结构示意图；
图8是根据本发明实施例的目标功率半导体模块的等效模型；
图9是根据本发明实施例的功率半导体模块的建模方法的流程图；
图10是根据本发明实施例的源极结构示意图；
图11是根据本发明实施例的源极及辅助源极结构示意图；
图12是根据本发明实施例的源极第一层级引线结构与信号端口的结构示意图；
图13是根据本发明实施例的源极第二层级引线结构与信号端口的结构示意图；
图14是根据本发明实施例的辅助源极引线结构与信号端口的结构示意图；
图15是根据本发明实施例的目标功率半导体模块的等效模型；
图16是根据本发明实施例的目标功率半导体模块内各个功率半导体芯片的电流示意图；
图17是根据本发明实施例的功率半导体模块的建模装置的结构框图；
图18是本发明实施例提供的电子设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中所述的目标功率半导体模块可以是功率MOSFET模块，也可以是功率IGBT模块。当目标功率半导体模块为功率MOSFET模块时，所述的低压端接线端口为源极接线端口；当目标功率半导体模块为功率IGBT模块时，所述的低压端接线端口为发射极接线端口。
发明人通过大量的研究发现，对于功率MOSFET模块而言，源极寄生电感对模块内部开关瞬态电流分布影响很大，因此，建立准确的源极寄生电感等效模型对于模块模型准确性具有很大的影响；同理，对功率IGBT模块而言，发射极寄生电感对模块内部开光瞬态电流分布影响很大，因此，需要建立准确的发射极寄生电感等效模型。对于功率MOSFET模块的其他接线端口而言，其对应的寄生电感等效模型也可以采用下文中的方式进行计算，但是由于栅极以及漏极对模块内部瞬态电流分布影响不大可以忽略，因此，也可以在建立功率MOSFET模块的等效模型时，不考虑栅极以及漏极对模块内部瞬态电流分布的影响。
在下文的描述中，以功率MOSFET模块为例进行详细描述。其中，功率IGBT模块可以采用与功率MOSFET相同的建模方式建立等效模型。对于功率MOSFET模块而言，其内部有多个功率半导体芯片并联，并联的芯片数量与模块电流等级正相关。一般模块电流等级越大，芯片并联数越多。由于需要将驱动回路与功率回路隔离，因此，几乎全部市售成熟商业模块都有辅助源极端子。根据本发明实施例，提供了一种功率半导体模块的建模方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种功率半导体模块的建模方法，可用于电子设备，图1是根据本发明实施例的功率半导体模块的建模方法的流程图，如图1所示，该流程包括如下步骤：
S11，获取目标功率半导体模块的三维几何模型及其参数。
其中，所述三维几何模型用于表示所述目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口连接关系，所述参数包括所述接线端子与所述接线端口之间连接线路的尺寸参数以及所述连接线路的材料参数。
目标功率半导体模块的三维几何模型可以是电子设备依据目标功率半导体模块的尺寸，按照1:1绘制的；也可以是电子设备从外界获取到的；也可以是事先存储在电子设备中的。在此对目标功率半导体模块的三维几何模型的获取方式并不做任何限制，只需保证电子设备能够获取到该三维几何模型即可。例如，请参见图5以及图10，其示出了两种不同结构的目标功率半导体模块的示意图。
关于由于三维几何模型是按照目标功率半导体模块的尺寸1:1绘制的，那么三维几何模型的参数就可以反映目标功率半导体模块的参数，所述的参数包括功率半导体模块的接线端子与目标功率半导体模块内各个功率半导体芯片的接线端口之间连接线路的尺寸参数，以及连接线路的材料参数等等。
具体地，由于目标功率半导体模块是由多个功率半导体芯片并联得到的，那么每个功率半导体芯片的各级均提供有接线端口且作为目标功率半导体模块自身而言，其提供有接线端子，所述的目标功率半导体模块通过该接线端子与外界连接。其中，各个功率半导体芯片的接线端口通过连接线路与目标功率半导体模块的接线端子连接。接线端口与接线端子的连接方式不同，会带来目标功率半导体模块的等效模型的不同，关于目标功率半导体模块的两种不同结构的等效模型将在下文中进行详细描述，
S12，基于三维几何模型及其参数，计算接线端子与接线端口之间的寄生参数。
其中，所述寄生参数用于表示所述连接线路之间的耦合关系。
正如S11所述，接线端子与接线端口之间的连接方式的不同，将带来目标功率半导体模型的等效模型的不同，而等效模型除了与各个功率半导体芯片相关，还与所述的连接方式相关。
具体地，接线端口包括低压端接线端口(源极接线端口)以及辅助低压端接线端口(辅助源极接线端口)，对应地，接线端子包括低压端接线端子(源极接线端子)以及辅助低压端接线端子(辅助源极接线端子)。其中，接线端口是针对功率半导体芯片而言的，而接线端子针对目标功率半导体模块而言的，接线端口通过连接线路与接线端子连接，接线端子用于将目标功率半导体模块与外界连接。
其中，辅助低压端接线端口通过两种方式接入功率半导体芯片的低压端，其一为辅助低压端接线端口从低压端接线端口引出至辅助低压端接线端子；其二为辅助低压端接线端口从连接线路的预设位置引出至辅助低压端接线端子。对于第二种连接方式而言，目标功率半导体模块的功率回路与主回路会有小段路径是耦合的，主回路和功率回路电流都会在该段路径上流过。
所述的寄生参数主要是是寄生电感参数，其是由于信号路径的耦合所带来的，这种耦合关系又可以通过互感来表示，具体地可以利用连接线路的尺寸、连接线路的材料的相对磁导率结合瞬态电磁场分布理论计算得到。
S13，根据各个功率半导体芯片以及寄生参数，建立目标功率半导体模块的等效模型。
对应于上述S12中的辅助低压端的第一种连接方式，每个功率半导体芯片的等效模型可以如图2所示。其中，D为漏极端口、G为栅极端口、S为源极端子(低压端接线端子)、Au为辅助源极端子(辅助低压端接线端子)、LAu为辅助源极寄生电感、Ls为源极寄生电感。
对应于上述S13中的辅助低压端的第二种连接方式，每个功率半导体芯片的等效模块可以如图3所示。其中，D为漏极端口、G为栅极端口、S为源极端子(低压端接线端子)、Au为辅助源极端子(辅助低压端接线端子)、LAu为辅助源极寄生电感、LSC为源极耦合路径寄生电感，LSN为源极非耦合路径寄生电感。
本实施例提供的功率半导体模块的建模方法，通过计算目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口之间的寄生参数，即，从目标功率半导体模块内的各个功率半导体芯片出发，针对各个功率半导体芯片进行差异化建模并同时等效了内部寄生参数差异，所得到的等效模型可以用于研究目标功率半导体模块内部各个芯片的电气特性，包括封装结构和芯片参数差异引起的均流问题，开关速度差异问题，损耗差异问题以及内部电压过冲问题等等。
在本实施例中提供了一种功率半导体模块的建模方法，可用于电子设备，图4是根据本发明实施例的功率半导体模块的建模方法的流程图，如图4所示，该流程包括如下步骤：
S21，获取目标功率半导体模块的三维几何模型及其参数。
其中，所述三维几何模型用于表示所述目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口连接关系，所述参数包括所述接线端子与所述接线端口之间连接线路的尺寸参数以及所述连接线路的材料参数。
在本实施例中，以辅助低压端接线端口从低压端接线端口引出至辅助低压端接线端子为例进行详细描述。该目标功率半导体模块具有以下特点：(1)模块包括源极和辅助源极；(2)源极和辅助源极均为并联结构，并联后各从一个接线端子引出；(3)辅助源极引线直接从芯片上引出。其中，请参见图5，图5示出了四芯片并联的目标功率半导体模块的结构示意图。图5中，该目标功率半导体模块包括辅助源极接线端子11、栅极接线端子12、辅助源极绑定线13、栅极绑定线14以及源极接线端子15。
其余请参见图1所示实施例的S11，在此不再赘述。
S22，基于三维几何模型及其参数，计算接线端子与接线端口之间的寄生参数。
其中，所述寄生参数用于表示所述连接线路之间的耦合关系。
具体地，上述S22包括以下步骤：
S221，利用三维几何模型，确定辅助低压端接线端口的引出方式。
电子设备基于S21中所获得三维几何模型确定辅助低压端接线端口的引出方式，如图5所示，本实施中辅助低压端接线端口从低压端接线端口引出。
S222，基于辅助低压端接线端口的引出方式以及三维几何模型的参数，计算接线端子与接线端口之间的寄生参数。
电子设备在计算寄生参数时，可以将三维几何模型进行拆分，可以将其划分为低压端接线端口与低压端接线端子，以及辅助低压端接线端口与辅助低压端接线端子两部分，在划分出这两部分之后，再分别计算各个部分对应的寄生参数。
具体地，上述S222包括：
(1)利用三维几何模型的参数，计算各个功率半导体芯片的低压端接线端口与低压端接线端子之间的第一寄生电感参数。
如图6所示，图6示出了源极引线结构与信号端口的示意图。其中，图6中标注出了源极信号的输入输出端口，由于目标半导体模块是由4个功率半导体芯片并联后形成的，每个功率半导体芯片的源极分别对应于一个输入端口，如图6所示，分别为输入端口Ls,in1、Ls,in2、Ls,in3以及Ls,in4，输入端口为图5中的源极接线端子15。在确定出信号的输入输出端口之后，可以利用三维几何模型的参数计算得到第一寄生电感参数，也可以通过提取软件直接提取出第一寄生电感参数。
由于目标功率半导体模块内的4个芯片是并联的，其信号路径耦合，这种耦合关系通过互感表示，最终获取的第一寄生电感参数为4*4的矩阵，具体表示为：
Figure BDA0002308761640000101
其中，Ls1-Ls4为四个功率半导体芯片的源极信号经过连接线路到接线端子路径的自感；Ms为信号间互感，数字角标为路径自感或路径间互感。
(2)利用三维几何模型的参数，计算各个功率半导体芯片的辅助低压接线端口与辅助低压接线端子之间的第二寄生电感参数。
如图7所示，图7示出了辅助源极引线结构与信号端口的示意图。其中，图6中标注出了辅助源极信号的输入输出端口，由于目标半导体模块是由4个功率半导体芯片并联后形成的，每个功率半导体芯片的辅助源极分别对应于一个输出端口，如图7所示，分别为输出端口LAu,out1、LAu,out2、LAu,out3以及LAu,out4，输入端口为图5中的辅助源极接线端子11。在确定出信号的输入输出端口之后，可以利用三维几何模型的参数计算得到第二寄生电感参数，也可以通过提取软件直接提取出第二寄生电感参数。
由于目标功率半导体模块内的4个芯片是并联的，其信号路径耦合，这种耦合关系通过互感表示，最终获取的第一寄生电感参数为4*4的矩阵，具体表示为：
Figure BDA0002308761640000111
其中，LAu1-LAu4为四个功率半导体芯片的辅助源极信号经过连接线路到接线端子路径的自感；MAu为信号间互感，数字角标为路径自感或路径间互感。
S23，根据各个功率半导体芯片以及寄生参数，建立目标功率半导体模块的等效模型。
具体地，上述S23包括以下步骤：
S231，利用第一寄生电感参数，确定与各个功率半导体芯片的低压接线端口对应的第一电感。
S232，利用第二寄生电感参数，确定与各个功率半导体芯片的辅助低压接线端口对应的第二电感。
电子设备在上述S22中计算得到第一寄生电感参数以及第二电感参数之后，就可以确定出与各个功率半导体芯片的低压端接线端口对应的第一电感，以及与各个功率半导体芯片的辅助低压端接线端口对应的第二电感。
S233，基于第一电感以及第二电感，建立等效模型。
其中，所述第一电感以及第二电感对应接入半导体芯片的所述低压接线端口。
电子设备在确定出第一电感以及第二电感之后，就可以建立目标功率半导体模块的等效模型了。具体地，建立源极和辅助源极电感矩阵的等效模型，具体地如图8所示，图8为对应于图5的目标半导体模块的等效模型，包括功率半导体芯片的模型，以及源极引线寄生电感等效电路21以及辅助源极引线寄生电感等效电路22。其中，源极引线寄生电感等效电路21是取决于第一寄生电感参数，辅助源极引线寄生电感等效电路22是取决于第二寄生电感参数。等效电路中既包括各功率半导体芯片支路的自感，也包括各功率半导体芯片支路之间的互感(图中未示出)。
在本实施例中提供了一种功率半导体模块的建模方法，可用于电子设备，图9是根据本发明实施例的功率半导体模块的建模方法的流程图，如图9所示，该流程包括如下步骤：
S31，获取目标功率半导体模块的三维几何模型及其参数。
其中，所述三维几何模型用于表示所述目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口连接关系，所述参数包括所述接线端子与所述接线端口之间连接线路的尺寸参数以及所述连接线路的材料参数。
在本实施例中，以辅助电压端接线端口从连接线路的预设位置引出至辅助低压端接线端子。该目标功率半导体模块具有以下特点：(1)模块内部由若干结构相似的子单元构成；(2)子单元源极通过端子并联引出；(3)模块包含辅助源极；(4)辅助源极引线并非从芯片源极表面引出，而是从芯片源极并联后的路径中引出，功率回路与主回路会有小段路径是耦合的。模块内部单芯片源极外部寄生参数模型可以用图3等效。由于辅助源极的位置特点，源极寄生参数网络模型将分为两个层级。
如图10所示，图10示出了焊接型功率MOSFET模块的源极封装结构，图11是其源极及辅助源极封装结构。在图10所示的源极封装结构中，其内部由若干结构相似的子单元构成。图11中所示的目标功率半导体模块包括源极覆铜板31、源极输出端子32、功率半导体芯片33、源极绑定线34、辅助源极接线柱35、PCB覆铜层36、辅助源极输出端子37以及源极连接点(即，下文中所述的预设位置)38。
S32，基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数。
其中，所述寄生参数用于表示所述连接线路之间的耦合关系。
具体地，上述S32包括以下步骤：
S321，利用三维几何模型，确定辅助低压端接线端口的引出方式。
如图10以及图11所示，所述辅助低压端接线端口从连接线路的预设位置引出至辅助低压端接线端子。
S322，基于辅助低压端接线端口的引出方式以及三维几何模型的参数，计算接线端子与接线端口之间的寄生参数。
如图11所示，电子设备以图11中的源极覆铜板31与源极连接点38为界将源极寄生电感分为两层级。其中，从功率半导体芯片至源极连接点为第一层级，如图12所示；从源极连接点至源极输出端子为第二层级，如图13所示。
具体地，上述S322包括以下步骤：
(1)利用三维几何模型的参数以及预设位置，计算各个功率半导体芯片的低压端接线端口与预设位置之间的第三寄生电感参数。
对于图12所示的源极第一层级寄生参数称之为第三寄生电感参数，按照信号流向标记输入输出端口，其中，如图10中所示的每个子单元包括5个功率半导体芯片，分别对应于输入端口LS,in1、LS,in2、LS,in3、LS,in4以及LS,in5，每个子单元对应于一个输出端口LS,out。
在确定出信号的输入输出端口之后，可以利用三维几何模型的参数计算得到第三寄生电感参数，也可以通过提取软件直接提取出第三寄生电感参数。
由于目标功率半导体模块内的每个子单元是5个芯片是并联的，其信号路径耦合，这种耦合关系通过互感表示，最终获取的第三寄生电感参数为5*5的矩阵，具体表示为：
Figure BDA0002308761640000141
其中，LS1-LS4为四个功率半导体芯片的源极信号经过连接线路到源极连接点路径的自感；MS为信号间互感，数字角标为路径自感或路径间互感。
(2)利用三维几何模型的参数以及预设位置，计算预设位置与低压端接线端子之间的第四寄生电感参数。
对于图13所示的源极第二层级寄生参数称之为第四寄生电感参数，按照信号流向标记输入输出端口，其中，如图10中所示的目标功率半导体模块包括4个子单元，每个子单元均对应于第二层级输入端口，分别为LSN,in1、LSN,in2、LSN,in3以及LSN,in4，所述的目标功率半导体模块对应于一个源极端子，即输出端口LSN,out。
在确定出信号的输入输出端口之后，可以利用三维几何模型的参数计算得到第四寄生电感参数，也可以通过提取软件直接提取出第四寄生电感参数。
由于目标功率半导体模块内的4个子单元是并联的，其信号路径耦合，这种耦合关系通过互感表示，最终获取的第四寄生电感参数为4*4的矩阵，具体表示为：
Figure BDA0002308761640000142
其中，LST1-LST4为四个子单元的源极信号经过源极连接点到源极接线端子路径的自感；MS为信号间互感，数字角标为路径自感或路径间互感。
(3)利用三维几何模型的参数以及预设位置，计算预设位置与辅助低压接线端子之间的第五寄生电感参数。
如图14所示，图14示出了辅助源极接线端口至辅助源极接线端子的连接方式，其中，如图14中所述的输出端口LAu,out1、LAu,out2、LAu,out3以及LAu,out4为对应于各个子单元的源极连接点，输入端口LAu,in为辅助源极接线端子。
由于目标功率半导体模块内的4个子单元是并联的，其信号路径耦合，这种耦合关系通过互感表示，最终获取的第五寄生电感参数为4*4的矩阵，具体表示为：
Figure BDA0002308761640000151
其中，LAu1-LAu4为对应于4个子单元的辅助源极信号从源极连接点经过连接线路到辅助源极路径的自感；MAu为信号间互感，数字角标为路径自感或路径间互感。
S33，根据各个功率半导体芯片以及寄生参数，建立目标功率半导体模块的等效模型。
具体地，上述S33包括以下步骤：
S331，利用第三寄生电感参数，确定各个功率半导体芯片的低压端接线端口与预设位置之间的第三电感。
S332，利用第四寄生电感参数，确定预设位置与低压端接线端子之间的第四电感。
S333，利用第五寄生电感参数，确定预设位置与辅助低压接线端子之间的第五电感。
S334，基于第三电感、第四电感以及第五电感，建立等效模型。
其中，所述第三电感的一端与低压端接线端口连接，另一端分别与第四寄生电感以及第五寄生电感的一端连接；所述第四寄生电感的另一端与低压端接线端子连接，所述第五寄生电感的另一端与辅助低压接线端子连接。
如图15所示，图15示出了对应于图10所述的目标功率半导体模块的等效电路。图12为图3的并联拓展，该等效电路包括对应于图12所示的从源极端口至源极连接点38之间的寄生电感等效电路41，其为芯片的源极第一层级寄生电感等效电路。由于模块由4个完全一样的子单元构成，所以该结构在电路中表现为4个相同的子模块并联；还包括对应于图13所示的源极第二层级寄生电感等效电路以及对应于图14所示的辅助源极寄生电感等效电路。等效电路中既包括各芯片支路的自感，也包括各芯片支路之间的互感(图中未示出)。
本发明实施例中所述的功率半导体模块的建模方法生成的模型将模块整体模型改进为包含内部各芯片及寄生参数的多层级模型，可以用于模块内部电气特性的仿真研究。图16是双脉冲测试开通和关断过程内部各功率半导体芯片的电流分布，由图16所示，各个功率半导体芯片的电流是不同的。该模型可以仿真特定工况下模块内部芯片的电流分布，电压，损耗等电气特性。由于模块中各芯片并联且失效方式为短路失效，一个芯片损坏则意味着整个模块失效，因此该模型有助于判定内部各芯片中最可能引起模块失效的限制因素。
在本实施例中还提供了一种功率半导体模块的建模装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供一种功率半导体模块的建模装置，如图17所示，包括:
获取模块51，用于获取目标功率半导体模块的三维几何模型及其参数；其中，所述三维几何模型用于表示所述目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口连接关系，所述参数包括所述接线端子与所述接线端口之间连接线路的尺寸参数以及所述连接线路的材料参数；
计算模块52，用于基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数；其中，所述寄生参数用于表示所述连接线路之间的耦合关系；
等效模型建立模块53，用于根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型。
本实施例中的功率半导体模块的建模装置是以功能单元的形式来呈现，这里的单元是指ASIC电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。
上述各个模块的更进一步的功能描述与上述对应实施例相同，在此不再赘述。
本发明实施例还提供一种电子设备，具有上述图17所示的功率半导体模块的建模装置。
请参阅图18，图18是本发明可选实施例提供的一种电子设备的结构示意图，如图6所示，该电子设备可以包括：至少一个处理器61，例如CPU(Central Processing Unit，中央处理器)，至少一个通信接口63，存储器64，至少一个通信总线62。其中，通信总线62用于实现这些组件之间的连接通信。其中，通信接口63可以包括显示屏(Display)、键盘(Keyboard)，可选通信接口63还可以包括标准的有线接口、无线接口。存储器64可以是高速RAM存储器(Random Access Memory，易挥发性随机存取存储器)，也可以是非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。存储器64可选的还可以是至少一个位于远离前述处理器61的存储装置。其中处理器61可以结合图17所描述的装置，存储器64中存储应用程序，且处理器61调用存储器64中存储的程序代码，以用于执行上述任一方法步骤。
其中，通信总线62可以是外设部件互连标准(peripheral componentinterconnect，简称PCI)总线或扩展工业标准结构(extended industry standardarchitecture，简称EISA)总线等。通信总线62可以分为地址总线、数据总线、控制总线等。为便于表示，图18中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
其中，存储器64可以包括易失性存储器(英文：volatile memory)，例如随机存取存储器(英文：random-access memory，缩写：RAM)；存储器也可以包括非易失性存储器(英文：non-volatile memory)，例如快闪存储器(英文：flash memory)，硬盘(英文：hard diskdrive，缩写：HDD)或固态硬盘(英文：solid-state drive，缩写：SSD)；存储器64还可以包括上述种类的存储器的组合。
其中，处理器61可以是中央处理器(英文：central processing unit，缩写：CPU)，网络处理器(英文：network processor，缩写：NP)或者CPU和NP的组合。
其中，处理器61还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(英文：application-specific integrated circuit，缩写：ASIC)，可编程逻辑器件(英文：programmable logic device，缩写：PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(英文：complex programmable logic device，缩写：CPLD)，现场可编程逻辑门阵列(英文：field-programmable gate array，缩写：FPGA)，通用阵列逻辑(英文：generic arraylogic,缩写：GAL)或其任意组合。
可选地，存储器64还用于存储程序指令。处理器61可以调用程序指令，实现如本申请图1至16实施例中所示的功率半导体模块的建模方法。
本发明实施例还提供了一种非暂态计算机存储介质，所述计算机存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述任意方法实施例中的功率半导体模块的建模方法。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(Random Access Memory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (8)

1.一种功率半导体模块的建模方法，其特征在于，包括：
获取目标功率半导体模块的三维几何模型及其参数；其中，所述三维几何模型用于表示所述目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口连接关系，所述参数包括所述接线端子与所述接线端口之间连接线路的尺寸参数以及所述连接线路的材料参数，所述接线端口包括低压端接线端口以及辅助低压端接线端口，对应地，所述接线端子包括低压端接线端子以及辅助低压端接线端子；所述辅助低压端接线端口从所述低压端接线端口引出至所述辅助低压端接线端子，或，所述辅助低压端接线端口从所述连接线路的预设位置引出至所述辅助低压端接线端子；
基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数；其中，所述寄生参数用于表示所述连接线路之间的耦合关系，所述寄生参数包括寄生电感参数；
根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型；
其中，所述基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数，包括：
利用所述三维几何模型，确定所述辅助低压端接线端口的引出方式；
基于所述辅助低压端接线端口的引出方式以及所述三维几何模型的参数，计算所述接线端子与所述接线端口之间的寄生参数。
2.根据权利要求1所述的方法，其特征在于，当所述辅助低压端接线端口从所述低压端接线端口引出时，所述基于所述辅助低压端接线端口的引出方式，计算所述接线端子与所述接线端口之间的寄生参数，包括：
利用所述三维几何模型的参数，分别计算各个所述功率半导体芯片的所述低压端接线端口与所述低压端接线端子之间的第一寄生电感参数，以及所述辅助低压端接线端口与所述辅助低压端接线端子之间的第二寄生电感参数。
3.根据权利要求2所述的方法，其特征在于，所述根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型，包括：
利用所述第一寄生电感参数，确定与各个所述功率半导体芯片的所述低压端接线端口对应的第一电感；
利用所述第二寄生电感参数，确定与各个所述功率半导体芯片的所述辅助低压端接线端口对应的第二电感；
基于所述第一电感以及所述第二电感，建立所述等效模型；其中，所述第一电感以及所述第二电感对应接入所述半导体芯片的所述低压接线端口。
4.根据权利要求1所述的方法，其特征在于，当所述辅助低压端接线端口从所述连接线路的预设位置引出至所述辅助低压端接线端子时，所述基于所述辅助低压端接线端口的引出方式，计算所述接线端子与所述接线端口之间的寄生参数，包括：
利用所述三维几何模型的参数以及所述预设位置，分别计算各个所述功率半导体芯片的所述低压端接线端口与所述预设位置之间的第三寄生电感参数、所述预设位置与所述低压端接线端子之间的第四寄生电感参数以及所述预设位置与所述辅助低压端接线端子之间的第五寄生电感参数。
5.根据权利要求4所述的方法，其特征在于，所述根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型，包括：
利用所述第三寄生电感参数，确定各个所述功率半导体芯片的所述低压端接线端口与所述预设位置之间的第三电感；
利用所述第四寄生电感参数，确定所述预设位置与所述低压端接线端子之间的第四电感；
利用所述第五寄生电感参数，确定所述预设位置与所述辅助低压端接线端子之间的第五电感；
基于所述第三电感、所述第四电感以及所述第五电感，建立所述等效模型；其中，所述第三电感的一端与所述低压端接线端口连接，另一端分别与所述第四寄生电感以及所述第五寄生电感的一端连接；所述第四寄生电感的另一端与所述低压端接线端子连接，所述第五寄生电感的另一端与所述辅助低压端接线端子连接。
6.一种功率半导体模块的建模装置，其特征在于，包括：
获取模块，用于获取目标功率半导体模块的三维几何模型及其参数；其中，所述三维几何模型用于表示所述目标功率半导体模块的接线端子与各个功率半导体芯片的接线端口连接关系，所述参数包括所述接线端子与所述接线端口之间连接线路的尺寸参数以及所述连接线路的材料参数，所述接线端口包括低压端接线端口以及辅助低压端接线端口，对应地，所述接线端子包括低压端接线端子以及辅助低压端接线端子；所述辅助低压端接线端口从所述低压端接线端口引出至所述辅助低压端接线端子，或，所述辅助低压端接线端口从所述连接线路的预设位置引出至所述辅助低压端接线端子；
计算模块，用于基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数；其中，所述寄生参数用于表示所述连接线路之间的耦合关系，所述寄生参数包括寄生电感参数；
等效模型建立模块，用于根据所述各个功率半导体芯片以及所述寄生参数，建立所述目标功率半导体模块的等效模型；
其中，所述基于所述三维几何模型及其参数，计算所述接线端子与所述接线端口之间的寄生参数，包括：
利用所述三维几何模型，确定所述辅助低压端接线端口的引出方式；
基于所述辅助低压端接线端口的引出方式以及所述三维几何模型的参数，计算所述接线端子与所述接线端口之间的寄生参数。
7.一种电子设备，其特征在于，包括：
存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1-5中任一项所述的功率半导体模块的建模方法。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使所述计算机执行权利要求1-5中任一项所述的功率半导体模块的建模方法。
CN201911250014.8A 2019-12-09 2019-12-09 功率半导体器件的建模方法、装置及电子设备 Active CN110991143B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911250014.8A CN110991143B (zh) 2019-12-09 2019-12-09 功率半导体器件的建模方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911250014.8A CN110991143B (zh) 2019-12-09 2019-12-09 功率半导体器件的建模方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN110991143A CN110991143A (zh) 2020-04-10
CN110991143B true CN110991143B (zh) 2023-06-06

Family

ID=70091315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911250014.8A Active CN110991143B (zh) 2019-12-09 2019-12-09 功率半导体器件的建模方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN110991143B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288435A (ja) * 2007-05-18 2008-11-27 Mitsubishi Electric Corp パワー半導体モジュールの設計方法
CN109783885A (zh) * 2018-12-25 2019-05-21 山东师范大学 一种智能功率模块多物理场耦合仿真分析方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288435A (ja) * 2007-05-18 2008-11-27 Mitsubishi Electric Corp パワー半導体モジュールの設計方法
CN109783885A (zh) * 2018-12-25 2019-05-21 山东师范大学 一种智能功率模块多物理场耦合仿真分析方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘谈平 ; 王召巴 ; .包含寄生参数的大功率半导体激光器等效电路模型.中北大学学报(自然科学版).2014,(06),全文. *

Also Published As

Publication number Publication date
CN110991143A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
US20110239175A1 (en) Method and device for estimating simultaneous switching noise in semiconductor device, and storage medium
US20220261525A1 (en) System-in-package technology-based process design method and system, medium, and device
CN108073771B (zh) Fpga静态时序分析方法
CN110991143B (zh) 功率半导体器件的建模方法、装置及电子设备
CN115544949A (zh) 基于等效多端口网络检测集成电路版图拓扑结构的方法
CN103745050B (zh) 一种管脚映射方法和系统
CN102116839A (zh) 一种基于最大流方法的fpga测试方法
CN110765713B (zh) 高耦合分裂电抗器建模方法、装置、计算机设备及介质
CN104881508B (zh) 一种基于查表法的半导体器件的建模方法和系统
CN108828486B (zh) 一种可自由配置接头的电子校准装置及其标定方法
JP2007219930A (ja) シミュレーション方法およびプログラム
WO2023029440A1 (zh) 电阻阻值获取电路、方法和装置
US20190005179A1 (en) Circuit comparing method and electronic device
CN113850041A (zh) 用于集成电路时序设计中的自动修正系统及方法
CN104573283B (zh) 一种半导体器件参数提取装置及方法
CN105137329A (zh) 一种检查电路中mos场效应管栅极悬空的方法及系统
WO2020093525A1 (zh) 一种半导体器件的等效模型建立方法、装置及终端设备
CN109783861B (zh) 一种压接型igbt器件的芯片互补均流封装方法及装置
WO2024001891A1 (zh) 时序库最大负载的生成方法和装置、存储介质及电子装置
CN116542220B (zh) 集成电路直流压降计算模型的自动设置与诊断方法及系统
TWI789179B (zh) 佈局方法與相關非暫態電腦可讀媒體
CN114722770A (zh) 创建fpga电路的时延模型和获取时延的方法及设备
KR100854662B1 (ko) 로봇 제어 모듈의 프로세스 연결 방법
CN104103532A (zh) 一种多基板立体封装芯片方法
CN116484782A (zh) 一种基于fpga的io布局方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant