CN110991141B - 一种芯片设计的黑盒分割管理系统、方法、介质及终端 - Google Patents
一种芯片设计的黑盒分割管理系统、方法、介质及终端 Download PDFInfo
- Publication number
- CN110991141B CN110991141B CN201911239483.XA CN201911239483A CN110991141B CN 110991141 B CN110991141 B CN 110991141B CN 201911239483 A CN201911239483 A CN 201911239483A CN 110991141 B CN110991141 B CN 110991141B
- Authority
- CN
- China
- Prior art keywords
- black box
- module
- design
- user
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000011218 segmentation Effects 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 15
- 238000007726 management method Methods 0.000 claims abstract description 29
- 238000004458 analytical method Methods 0.000 claims abstract description 20
- 238000004590 computer program Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 9
- 230000008676 import Effects 0.000 claims description 3
- 235000000332 black box Nutrition 0.000 claims 2
- 230000018109 developmental process Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种芯片设计的黑盒分割管理系统、方法、介质及终端，包括：黑盒信息定义模块，用于导入用户设计信息，将用户芯片设计中的部分信息定义为黑盒模块；资源分析模块，用于把被黑盒信息定义模块定义为黑盒模块的常用模块统计并从用户设计中分离出来，并分析所述常用模块占用的资源信息；分割模块，根据黑盒信息定义模块定义的结果，将被定义为黑盒模块的设计从用户设计中分离，保留剩余设计及其连线，并通过资源分析模块分析占用的资源信息；综合布局模块，自动将被去除的黑盒模块的逻辑功能添加到用户设计中，其余的正常布局布线，完成芯片设计的分割管理，从而极大地提高用户设计的开发灵活度，加快了芯片设计开发流程。
Description
技术领域
本发明涉及芯片设计技术领域，具体为一种芯片设计的黑盒分割管理系统、方法、介质及终端。
背景技术
又称为集成电路，在电子学中是一种把电路(主要包括半导体设备，也包括被动组件等)小型化的方式，并时常制造在半导体晶圆表面上。将电路制造在半导体芯片表面上的集成电路又称薄膜(thin-film)集成电路。另有一种厚膜(thick-film)集成电路(hybridintegrated circuit)是由独立半导体设备和被动组件，集成到衬底或线路板所构成的小型化电路。
最先进的集成电路是微处理器或多核处理器的核心，可以控制计算机到手机到数字微波炉的一切。虽然设计开发一个复杂集成电路的成本非常高，但是当分散到通常以百万计的产品上，每个集成电路的成本最小化。集成电路的性能很高，因为小尺寸带来短路径，使得低功率逻辑电路可以在快速开关速度应用。
随着技术的不断发展，芯片的设计越来越多，而在进行芯片设计的过程中，针对一些大型的复杂的芯片设计，直接进行分割处理往往会导致操作复杂，难以满足实际需求。
发明内容
为了克服现有技术方案的不足，本发明提供一种芯片设计的黑盒分割管理系统、方法、介质及终端，方便地将大型复杂的芯片设计划分为不同的黑盒模块，仅对非黑盒模块进行分割，综合布局布线处理，极大地提高用户设计的开发灵活度，从而加快芯片设计开发流程，用户能有效的解决背景技术提出的问题。
本发明解决其技术问题所采用的技术方案是：
一种芯片设计的黑盒分割管理系统，包括：
黑盒信息定义模块，用于导入用户设计信息，将用户芯片设计中的部分信息定义为黑盒模块；
资源分析模块，用于把被黑盒信息定义模块定义为黑盒模块的常用模块统计并从用户设计中分离出来，并分析所述常用模块占用的资源信息；
分割模块，根据黑盒信息定义模块定义的结果，将被定义为黑盒模块的设计从用户设计中分离，保留剩余设计及其连线，并通过资源分析模块分析占用的资源信息；
综合布局模块，自动将被去除的黑盒模块的逻辑功能添加到用户设计中，其余的正常布局布线，完成芯片设计的分割管理。
进一步地，所述黑盒模块的资源信息通过用户手动添加。
进一步地，所述常用模块占用的资源信息的分析结果存储在存储器中，用户可以直接调用查看。
进一步地，所述资源分析模块还可以将被定义为黑盒模块的模块恢复成正常的模块。
进一步地，所述常用模块占用的资源信息大于用户设定信息时无法被定义为黑盒模块。
一种基于芯片设计的黑盒设计分割管理方法，包括：
利用黑盒信息定义模块导入用户设计信息，将用户芯片设计中的部分信息定义为黑盒模块；
通过资源分析模块把被黑盒信息定义模块定义为黑盒模块的常用模块统计并从用户设计中分离出来，并分析所述常用模块占用的资源信息；
根据黑盒信息定义模块定义的结果，通过分割模块将被定义为黑盒模块的设计从用户设计中分离，保留剩余设计及其连线，并通过资源分析模块分析占用的资源信息；
综合布局模块自动将被去除的黑盒模块的逻辑功能添加到用户设计中，其余的正常布局布线，完成芯片设计的分割管理。
本发明提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的方法。
本发明提供一种终端，包括：处理器及存储器；所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方法。
与现有技术相比，本发明的有益效果是：
本发明中用户定义好设计中一些固定功能的黑盒模块，以及所占资源参数信息，在后续的综合分割和布局布线处理阶段，仅对非黑盒模块处理，主要由用户自己实现的设计相关逻辑模块进行处理，而功能模块一般都非常巨大及复杂,去除这些模块的处理直接处理非黑盒模块，将会极大的系统的处理速度，从而加快用户设计的分割处理速度，方便开发设计基于多块FPGA的大容量，复杂程度高的芯片设计，加快SOC产品的开发流程。
附图说明
图1为本发明的分割管理方法整体工作流程示意图；
图2为本发明的分割管理系统组成模块示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本发明提供了一种芯片设计的黑盒分割管理系统，包括：
黑盒信息定义模块，用于导入用户设计信息，将用户芯片设计中的部分信息定义为黑盒模块；
优选的是，所述黑盒模块的资源信息通过用户手动添加，主要是为了后续分割和相关流程中，帮助系统和用户准确获取到黑盒IP资源信息。
资源分析模块，用于把被黑盒信息定义模块定义为黑盒模块的常用模块统计并从用户设计中分离出来，并分析所述常用模块占用的资源信息；
分割模块，根据黑盒信息定义模块定义的结果，将被定义为黑盒模块的设计从用户设计中分离，保留剩余设计及其连线，并通过资源分析模块分析占用的资源信息；
综合布局模块，自动将被去除的黑盒模块的逻辑功能添加到用户设计中，其余的正常布局布线，完成芯片设计的分割管理。
所述常用模块占用的资源信息的分析结果存储在存储器中，用户可以直接调用查看。
所述资源分析模块还可以将被定义为黑盒模块的模块恢复成正常的模块。
所述常用模块占用的资源信息大于用户设定信息时无法被定义为黑盒模块。
在本方案中，用户定义好设计中一些固定功能的黑盒模块，以及所占资源参数信息，在后续的综合分割和布局布线处理阶段，仅对非黑盒模块处理，主要由用户自己实现的设计相关逻辑模块进行处理，而功能模块一般都非常巨大及复杂,去除这些模块的处理直接处理非黑盒模块，将会极大的系统的处理速度，从而加快用户设计的分割处理速度，方便用户进行大容量，复杂程度高的芯片设计，加快产品的开发流程。
如图1所示，本发明还提供了一种基于芯片设计的黑盒设计分割管理方法，包括：
利用黑盒信息定义模块导入用户设计信息，将用户芯片设计中的部分信息定义为黑盒模块；
通过资源分析模块把被黑盒信息定义模块定义为黑盒模块的常用模块统计并从用户设计中分离出来，并分析所述常用模块占用的资源信息；
根据黑盒信息定义模块定义的结果，通过分割模块将被定义为黑盒模块的设计从用户设计中分离，保留剩余设计及其连线，并通过资源分析模块分析占用的资源信息；
综合布局模块自动将被去除的黑盒模块的逻辑功能添加到用户设计中，其余的正常布局布线，完成芯片设计的分割管理。
本发明的存储介质上存储有计算机程序，该程序被处理器执行时实现上述的方法。所述存储介质包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
本发明的终端，包括处理器及存储器。
所述存储器用于存储计算机程序。优选地，所述存储器包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
所述处理器与所述存储器相连，用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方法。
优选地，所述处理器可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processor，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件进一步说明的是，
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (8)
1.一种芯片设计的黑盒分割管理系统，其特征在于，包括：
黑盒信息定义模块，用于导入用户设计信息，将用户芯片设计中的部分信息定义为黑盒模块；
资源分析模块，用于把被黑盒信息定义模块定义为黑盒模块的常用模块统计并从用户设计中分离出来，并分析所述常用模块占用的资源信息；
分割模块，根据黑盒信息定义模块定义的结果，将被定义为黑盒模块的设计从用户设计中分离，保留剩余设计及其连线，并通过资源分析模块分析占用的资源信息；
综合布局模块，自动将被去除的黑盒模块的逻辑功能添加到用户设计中，其余的正常布局布线，完成芯片设计的分割管理。
2.根据权利要求1所述的一种芯片设计的黑盒分割管理系统，其特征在于，所述黑盒模块的资源信息通过用户手动添加。
3.根据权利要求1所述的一种芯片设计的黑盒分割管理系统，其特征在于，所述常用模块占用的资源信息的分析结果存储在存储器中，用户可以直接调用查看。
4.根据权利要求1所述的一种芯片设计的黑盒分割管理系统，其特征在于，所述资源分析模块还可以将被定义为黑盒模块的模块恢复成正常的模块。
5.根据权利要求3所述的一种芯片设计的黑盒分割管理系统，其特征在于，所述常用模块占用的资源信息大于用户设定信息时无法被定义为黑盒模块。
6.一种基于芯片设计的黑盒设计分割管理方法，其特征在于，包括：
利用黑盒信息定义模块导入用户设计信息，将用户芯片设计中的部分信息定义为黑盒模块；
通过资源分析模块把被黑盒信息定义模块定义为黑盒模块的常用模块统计并从用户设计中分离出来，并分析所述常用模块占用的资源信息；
根据黑盒信息定义模块定义的结果，通过分割模块将被定义为黑盒模块的设计从用户设计中分离，保留剩余设计及其连线，并通过资源分析模块分析占用的资源信息；
综合布局模块自动将被去除的黑盒模块的逻辑功能添加到用户设计中，其余的正常布局布线，完成芯片设计的分割管理。
7.一种存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求6所述的方法。
8.一种终端，其特征在于，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行权利要求6所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911239483.XA CN110991141B (zh) | 2019-12-06 | 2019-12-06 | 一种芯片设计的黑盒分割管理系统、方法、介质及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911239483.XA CN110991141B (zh) | 2019-12-06 | 2019-12-06 | 一种芯片设计的黑盒分割管理系统、方法、介质及终端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110991141A CN110991141A (zh) | 2020-04-10 |
| CN110991141B true CN110991141B (zh) | 2024-04-12 |
Family
ID=70090584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911239483.XA Active CN110991141B (zh) | 2019-12-06 | 2019-12-06 | 一种芯片设计的黑盒分割管理系统、方法、介质及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110991141B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104376138A (zh) * | 2013-08-15 | 2015-02-25 | 龙芯中科技术有限公司 | 集成电路芯片的时序确定方法和装置 |
| CN108509725A (zh) * | 2018-04-02 | 2018-09-07 | 中国科学院电子学研究所 | 可定制逻辑器件版图和网表的自动生成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006301961A (ja) * | 2005-04-20 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路の自動フロアプラン手法 |
-
2019
- 2019-12-06 CN CN201911239483.XA patent/CN110991141B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104376138A (zh) * | 2013-08-15 | 2015-02-25 | 龙芯中科技术有限公司 | 集成电路芯片的时序确定方法和装置 |
| CN108509725A (zh) * | 2018-04-02 | 2018-09-07 | 中国科学院电子学研究所 | 可定制逻辑器件版图和网表的自动生成方法 |
Non-Patent Citations (3)
| Title |
|---|
| 使用逻辑锥分割的组合电路等价性验证;岳园 等;计算机工程与应用;20121031;61-66 * |
| 基于黑盒的FPGA功能测试;文全刚 等;微计算机信息;20041215;96-97 * |
| 结合用户约束文件的高效多FPGA系统分割方法;张倩莉 等;哈尔滨工业大学学报;20120730;144-148 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110991141A (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001256271A (ja) | 不要輻射解析方法および装置 | |
| US11906570B2 (en) | Processor frequency improvement based on antenna optimization | |
| CN116822452B (zh) | 芯片布局优化方法及相关设备 | |
| CN111352697A (zh) | 灵活的物理功能和虚拟功能映射 | |
| US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
| CN111210004B (zh) | 卷积计算方法、卷积计算装置及终端设备 | |
| CN114418226B (zh) | 电力通信系统的故障分析方法及装置 | |
| CN112231866B (zh) | 电源分配网络的电容选择方法、装置、服务器和介质 | |
| CN109844774B (zh) | 一种并行反卷积计算方法、单引擎计算方法及相关产品 | |
| CN110991141B (zh) | 一种芯片设计的黑盒分割管理系统、方法、介质及终端 | |
| Das et al. | FPGA and ASIC realisation of EMD algorithm for real‐time signal processing | |
| CN111275166B (zh) | 基于卷积神经网络的图像处理装置、设备及可读存储介质 | |
| CN112131824A (zh) | 一种基于标准单元阻挡层的芯片绕线方法 | |
| CN116662876A (zh) | 多模态认知决策方法、系统、装置、设备及存储介质 | |
| US20230119051A1 (en) | Method and apparatus for constructing fpga chip top-level schematic and storage medium | |
| CN112037814B (zh) | 一种音频指纹的提取方法、装置、电子设备及存储介质 | |
| CN117131824A (zh) | 自动生成芯片设计rtl代码的方法、电子设备和介质 | |
| CN109857632B (zh) | 测试方法、装置、终端设备及可读存储介质 | |
| CN113474785B (zh) | 用于目标检测的区域提取处理方法及相关产品 | |
| CN110955156A (zh) | 一种数据接口的控制方法、装置和数据接口 | |
| CN114156864B (zh) | 光伏逆变器配置方法、装置、终端及存储介质 | |
| CN113709039B (zh) | 管理芯片与芯片网格阵列的通信方法、装置、设备和介质 | |
| CN116882356B (zh) | 一种版图布局中高压电平转换影响低压信号的预测方法 | |
| CN116911224B (zh) | 用于优化数字逻辑电路的方法、计算机设备及存储介质 | |
| CN113641882A (zh) | 确定工艺角晶片的方法、装置、电子设备及可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: Shanghai Guowei silcore Technology Co.,Ltd. Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant before: S2C, Inc. Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: Shanghai Sierxin Technology Co.,Ltd. Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant before: Shanghai Guowei silcore Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |