CN110991076B - 一种继电保护装置nvram数据存储状态预测方法 - Google Patents

Abstract

本发明创造提供了一种继电保护装置NVRAM数据存储状态预测方法，包括：S1、搭建继电保护装置NVRAM的数据存储状态原始数据采集平台，获取n组原始超级电容剩余电压数据；S2、将步骤S1中得到的多组原始超级电容剩余电压数据进行分解，得到趋势项和随机项，滤除随机项，对趋势项进行二次重构；S3、根据步骤S2中重构后的超级电容剩余电压数据趋势项，建立继电保护装置NVRAM数据存储状态预测模型，并优化模型参数。本发明所述的一种继电保护装置NVRAM数据存储状态预测方法解决了继电保护装置中NVRAM数据存储状态改变不确定，不能及时提醒维护人员进行数据保护，导致故障报告、故障录波、事件报告、定值等数据丢失的问题。

Description

一种继电保护装置NVRAM数据存储状态预测方法

技术领域

本发明创造属于继电保护领域，尤其是涉及一种继电保护装置NVRAM数据存储状态预测方法。

背景技术

在电气化铁路牵引变电站综合自动化系统中，继电保护装置的技术条件要求：故障报告、故障录波、事件报告、定值等，在失去直流电源的情况下不应丢失；在电源恢复正常后，应能重新正确显示并输出。由于故障报告、故障录波、事件报告、定值等数据存储在继电保护装置的NVRAM中，当继电保护装置失去直流电源后，NVRAM的数据存储状态是由为其供电的超级电容剩余电压决定的，而超级电容的剩余电压容易受到自身和外界条件的影响，如环境温度、湿度、电极劣化、电解液分解、老化、外部应力、充电电压不均衡及厂商生产因素等导致超级电容剩余电压变化呈非线性、非平稳下降趋势。

因此研究一种继电保护装置NVRAM数据存储状态预测方法，可在NVRAM数据存储状态发生改变之前提前预测出状态改变趋势，以提醒维护人员及时对该装置进行处理，避免继电保护装置在失去直流电源后丢失故障报告、故障录波、事件报告、定值等数据的情况。

发明内容

有鉴于此，本发明创造旨在克服上述现有技术中存在的缺陷，提出一种继电保护装置NVRAM数据存储状态预测方法。

为达到上述目的，本发明创造的技术方案是这样实现的：

一种继电保护装置NVRAM数据存储状态预测方法，包括：

S1、搭建继电保护装置NVRAM的数据存储状态原始数据采集平台，获取n组原始超级电容剩余电压数据；

S2、将步骤S1中得到的多组原始超级电容剩余电压数据进行分解，得到趋势项和随机项，滤除随机项，对趋势项进行二次重构；

S3、根据步骤S2中重构后的超级电容剩余电压数据趋势项，建立继电保护装置NVRAM数据存储状态预测模型，并优化模型参数；

S4、利用优化后的预测模型，实现对继电保护装置NVRAM数据存储状态的预测。

进一步的，所述步骤S1中继电保护装置NVRAM的配置方案为：

在继电保护装置的CPU主板上设置超级电容，所述超级电容与SRAM搭配使用构成一种NVRAM；

当装置电源正常供电时，装置电源通过具有防反充功能的充电模块给超级电容充电，装置电源同时给也给SRAM供电；

当装置电源掉电时，电源切换模块检测到掉电信号后，切换到超级电容给SRAM供电，保证装置电源掉电后，SRAM上的数据不丢失。

进一步的，所述步骤S1中，获取n组原始超级电容剩余电压数据的具体步骤如下：

S10、测试前准备；首先准备待测的CPU主板N块，保证CPU主板的功能全部正常，然后设置继电保护装置NVRAM数据存储状态原始数据采集平台处于等待状态；

S11、在超级终端软件中设置COM端口x和波特率B，给数据采集平台上电；

S12、当超级终端软件界面出现打印信息，且出现停止autoboot延时后，输入停止密钥，进入uboot调试交互状态；

S13、输入擦除flash指令，完成对数据flash和程序flash的擦除，同时保留ubootflash的程序；

S14、在uboot调试交互状态继续输入写NVRAM指令，在1MB的NVRAM上写满0x55，写完后再读出数据比较写入的正确性，完成后进入下一步，错误则重新进行写NVRAM指令输入；

S15、给超级电容充电，时间为t₀；分别给N块CPU主板上的超级电容充电，并用电压表测试超级电容的电压，当电压U′₀大于U₀时，停止充电，并记录t₀和U′₀，

S16、将充电完成后的N块CPU主板放置于实验室内的测试区域内，以模拟现场装置掉电的情况；

S17、设置电压表每隔t₁时间测试一次N块CPU主板上的超级电容的剩余电压U₁，并记录剩余电压数据；

S18、当经过m×t₁时间后，取超级电容剩余电压中最低的1块CPU主板上电，读出NVRAM上的数据，与写入0x55比较是否存储状态发生改变，如果未发生改变，则继续测试；如果发生改变，则记录错误数据所在NVRAM地址、错误变化情况描述；

S19、以m×t₁为周期，判断U₁的变化量，若U₁的变化量大于或等于0.1V，则返回执行S18，否则，返回执行S17，再执行S18，直至N块CPU主板测试完毕。

进一步的，所述步骤S2中，对步骤S1中得到的多组原始超级电容剩余电压数据进行分解和重构使用的工具为离散小波变换。

进一步的，所述步骤S3中，建立继电保护装置NVRAM数据存储状态预测模型及模型参数优化的具体方法如下：

S31、首先对n组重构后的超级电容剩余电压数据趋势项做d次差分运算，保证样本序列平稳；

S32、利用偏自相关系数和自相关系数对ARIMA(p,d,q)模型进行识别，确定模型阶数p,q；

S33、对步骤S32中得到的ARIMA(p,d,q)模型进行拟合处理，实现预测模型的参数估计，并进行残差检验，以验证模型建立的完整性与正确性；

S34、若不能通过残差检验，则需要重新识别模型阶数p,q，再利用最小二乘法对参数进行估计，直到经残差检验残差序列为白噪声序列为止。

进一步的，所述的超级电容剩余电压数据是具有非线性、时变性、随机性的非平稳随机时间序列。

一种应用于所述继电保护装置NVRAM数据存储状态预测方法的采集平台，包括：CPU主板、母线板、RS232接口、上位机、超级终端软件、以及用于采集CPU主板上超级电容剩余电压的电压表；所述的CPU主板与母线板相连；所述的上位机与母线板通过RS232接口相连；所述的超级终端软件通过设置COM端口和波特率实现人机交互，获取NVRAM上的数据状态。

相对于现有技术，本发明创造具有以下优势：

本发明所述的一种继电保护装置NVRAM数据存储状态预测方法解决了继电保护装置中NVRAM数据存储状态改变不确定，不能及时提醒维护人员进行数据保护，导致故障报告、故障录波、事件报告、定值等数据丢失的问题。

本发明所述的方法搭建了继电保护装置NVRAM数据存储状态原始数据采集平台，建立了继电保护装置NVRAM数据存储状态预测模型，并利用优化后的预测模型，实现了对继电保护装置NVRAM数据存储状态的预测。本发明所述的方法可在NVRAM数据存储状态发生改变之前提前预测出状态改变趋势，以提醒维护人员及时对该装置进行处理与数据保护，避免继电保护装置在失去直流电源后丢失故障报告、故障录波、事件报告、定值等数据的情况。

附图说明

构成本发明创造的一部分的附图用来提供对本发明创造的进一步理解，本发明创造的示意性实施例及其说明用于解释本发明创造，并不构成对本发明创造的不当限定。在附图中：

图1为本发明创造实施例所述的继电保护装置NVRAM的配置方案原理图；

图2为本发明创造实施例所述的继电保护装置NVRAM数据存储状态原始数据采集平台示意图；

图3为本发明创造实施例所述的获取超级电容剩余电压数据的方法框图；

图4为本发明创造实施例所述的继电保护装置NVRAM数据存储状态预测方法框图。

具体实施方式

需要说明的是，在不冲突的情况下，本发明创造中的实施例及实施例中的特征可以相互组合。

在本发明创造的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明创造的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本发明创造的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明创造中的具体含义。

下面将参考附图并结合实施例来详细说明本发明创造。

一种继电保护装置NVRAM数据存储状态预测方法，如图1至图4所示，包括：

S1、搭建继电保护装置NVRAM数据存储状态原始数据采集平台，获取n组原始超级电容剩余电压数据；

S2、将S1得到的多组原始超级电容剩余电压数据先进行分解，得到趋势项和随机项，滤除随机项，对趋势项进行二次重构；

S3、对S2得到重构后的超级电容剩余电压数据趋势项，建立继电保护装置NVRAM数据存储状态预测模型，并优化模型参数；

S4、利用优化后的预测模型，实现对继电保护装置NVRAM数据存储状态的预测。

所述步骤S1中继电保护装置NVRAM的配置方案为：

在继电保护装置的CPU主板上设置超级电容，所述的超级电容与SRAM搭配使用构成一种NVRAM，当装置电源正常供电时，装置电源通过充电模块给超级电容充电，装置电源同时给也给SRAM供电；当装置电源掉电时，电源切换模块检测到掉电信号，快速将电源切换到超级电容给SRAM供电，保证装置电源掉电后，SRAM上的数据不丢失：所述的充电模块具有防反充功能。

所述步骤S1中，继电保护装置NVRAM数据存储状态原始数据采集平台包括：CPU主板、母线板、RS232接口、上位机、超级终端软件与电压表；所述的CPU主板与母线板相连；所述的上位机与母线板通过RS232接口相连；所述的超级终端软件通过设置COM端口和波特率可实现人机交互，获取NVRAM上的数据状态；所述的电压表可采集CPU主板上超级电容的剩余电压。

所述步骤S1中，所述获取n组原始超级电容剩余电压数据的步骤包括：

S11，测试前准备，首先准备待测的CPU主板N块，保证CPU主板的功能全部正常，然后设置继电保护装置NVRAM数据存储状态原始数据采集平台处于等待状态；

S12，打开超级终端软件，设置COM端口x和波特率B，给数据采集平台上电，超级终端软件的界面上出现打印信息，在出现停止autoboot延时后，迅速输入停止密钥，进入uboot调试交互状态，再输入擦除flash指令，完成对数据flash和程序flash的擦除，保留uboot flash的程序；

S13，在uboot调试交互状态继续输入写NVRAM指令，在1MB的NVRAM上写满0x55，写完后再读出数据比较写入的正确性，完成后进入下一步；

S14，由于CPU主板上的超级电容在上电初始时刻，电压接近于0V，因此需要t₀的时间给超级电容充电，分别给N块CPU主板上的超级电容充电，并用电压表测试超级电容的电压，当电压U′₀大于U₀时，停止充电，并记录t₀和U′₀，将充电完成后的N块CPU主板放置于实验室内的测试区域内，以模拟现场装置掉电的情况；

S15，设置电压表每隔t₁时间测试一次N块CPU主板上的超级电容的剩余电压U₁，并记录剩余电压数据；

S16，当经过m×t₁时间后，取超级电容剩余电压中最低的1块CPU主板上电，读出NVRAM上的数据，与写入0x55比较是否存储状态发生改变，如果未发生改变，则继续测试，如果发生改变，则记录错误数据所在NVRAM地址、错误变化情况描述等；

S17，之后以m×t₁为周期，判断U₁的变化量，若U₁的变化量大于或等于0.1V，则返回执行S16，否则，返回执行S15，再执行S17，直至N块CPU主板测试完毕。

所述步骤S2中，对步骤S1中得到的多组原始超级电容剩余电压数据进行分解和重构使用的工具为离散小波变换。

所述步骤S3中，建立继电保护装置NVRAM数据存储状态预测模型及模型参数优化方法如下：

S31、首先对n组重构后的超级电容剩余电压数据趋势项做d次差分运算，保证样本序列平稳；

S32、利用偏自相关系数和自相关系数对ARIMA(p,d,q)模型进行识别，确定模型阶数p,q；

S33、对S32中得到的ARIMA(p,d,q)模型进行拟合处理，实现预测模型的参数估计，并进行残差检验，以验证模型建立的完整性与正确性；

S34、若不能通过残差检验，则需要重新识别模型阶数p,q，再利用最小二乘法对参数进行估计，直到经残差检验残差序列为白噪声序列为止。

所述的超级电容剩余电压数据是具有非线性、时变性、随机性的非平稳随机时间序列。

结合图1至图4，详细技术方案如下：

为了实现继电保护装置NVRAM数据存储状态预测，首先要明确哪些因素会影响到继电保护装置NVRAM数据存储状态，由于非易失性随机访问存储器NVRAM(Non-VolatileRandom Access Memory)在继电保护装置中的配置方案有所不同，本实施例所使用的配置方案为超级电容加SRAM的方式。在继电保护装置正常工作条件下，即装置电源正常供电时，NVRAM中的数据可完好保存，不会丢失或异常；当装置失去直流电源为其供电时，NVRAM转为超级电容供电，由于超级电容的所存储的电荷是一定的，仅能在一段时间内，保证SRAM的正常供电，当超级电容的剩余电压接近或达到SRAM所能承受的最低电压时，NVRAM中存储数据的状态可能会发生改变，使得存储的数据丢失或异常。由此可知，继电保护装置NVRAM数据存储状态与超级电容的剩余电压值是强相关的，因此可将超级电容的剩余电压数据作为衡量继电保护装置NVRAM状态的指标，来反映继电保护装置NVRAM数据存储状态。

步骤一，如图1所示，配置NVRAM。在CPU主板上设置超级电容、装置电源、充电模块、电源切换模块和SRAM。当装置电源正常供电时，装置电源通过充电模块给超级电容充电；所述的充电模块具有防反充功能，同时为了延长超级电容的寿命和补偿自放电，还具有涓流充电功能；装置电源同时给也给SRAM供电，保证数据的正常读写与存储；当装置电源掉电时，电源切换模块可在电压下降时捕捉到到掉电下降沿信号，快速将电源切换到超级电容给SRAM供电，此过程为无缝切换过程，以保证装置电源掉电后，SRAM上所存储的重要报告等数据不丢失或异常。

步骤二，如图2所示，建立继电保护装置NVRAM数据存储状态原始数据采集平台。它包括CPU主板、母线板、RS232接口、上位机、超级终端软件与电压表；所述的CPU主板与母线板相连；所述的母线板上具有RS232接口，同时可为串口通信提供数据链路与硬件支撑；所述的上位机与母线板通过RS232接口相连，通信线缆为一侧公头另一侧为母头的串口线或者为一侧为USB口另一侧为串口的USB转串口线；所述的超级终端软件可作为嵌入式系统的输入输出设备，通过设置COM端口和波特率可实现人机交互，获取NVRAM上的数据状态；所述的电压表可用于采集CPU主板上超级电容的剩余电压，以完成数据的采集任务。

步骤三，如图3所示，获取原始超级电容剩余电压数据。所述的超级电容剩余电压数据是具有非线性、时变性、随机性的非平稳随机时间序列。

它的获取包括如下步骤：

步骤三一，准备待测的CPU主板60块，保证CPU主板的功能全部正常，各项功能经过验证后方可进行下一步。然后按照图2所示的示意图连接好各个部分，设置继电保护装置NVRAM数据存储状态原始数据采集平台处于等待测试状态。

步骤三二，设置超级终端软件的COM端口为3，波特率为115200，然后点击“确定连接”，等待窗口的打印信息；然后给数据采集平台全部上电，CPU主板上的uboot程序开始运行后，通过RS232接口，将数据传输至上位机，通过超级终端显示。

步骤三三，当超级终端的窗口界面上出现打印信息时，会有一段时间的autoboot延时，此时输入停止密钥，停止autoboot，进入uboot调试交互状态。

步骤三四，在uboot调试交互状态下，输入擦除flash指令：erase bank 3和erasebank 4，完成对数据flash和程序flash的擦除，保留uboot flash的程序。

步骤三五，在uboot调试交互状态继续输入写NVRAM指令，在1MB的NVRAM上写满0x55；写完后再输入读NVRAM指令，读出数据与写入数据作比较，保证写入的正确性，以使得后续NVRAM状态检验准确，完成后可进入下一步。

步骤三六，分别给60块CPU主板上的超级电容充电，设置充电时间t₀为30分钟，由实测经验值可知，30分钟内均可达到充电要求。

步骤三七，用电压表测试超级电容的电压，当实测电压U′₀大于阈值电压U₀＝4.0V时，停止充电，并记录U′₀。

步骤三八，将充电完成后的60块CPU主板放置于实验室内的测试区域内，以模拟现场装置掉电的情况。

步骤三九，设置电压表每隔t₁＝60分钟测试一次60块CPU主板上的超级电容的剩余电压U₁，并记录60组剩余电压数据。

步骤三十，当经过24×60分钟时间后，取超级电容剩余电压中最低的1块CPU主板上电，读出NVRAM上的数据，与写入0x55比较是否存储状态发生改变。

步骤三十一，读出数据后，如果数据未发生改变，记录为NVRAM状态正常，然后继续测试；如果发生改变，则记录错误数据所在NVRAM地址、错误变化情况描述等，然后再进行后续步骤。

步骤三十二，之后进入循环测试模式，以24×60分钟为周期，判断U₁的变化量，若U₁的变化量大于或等于0.1V，则返回执行步骤三十，再依次执行后续步骤。

步骤三十三，若U₁的变化量小于0.1V，则返回执行步骤三九，再依次执行后续步骤，直至60块CPU主板全部测试完毕，共获得1750组原始超级电容剩余电压数据。

步骤四，如图4所示，超级电容剩余电压数据的预处理。利用离散小波变换这一数学工具对得到的1750组原始超级电容剩余电压数据先进行分解，得到低频趋势项和高频随机项，然后利用滤波功能滤除掉高频随机项；再进行低频趋势项的二次重构，作为后续建模的特征参量。

步骤五，建立继电保护装置NVRAM数据存储状态预测模型并优化。

步骤五一，首先对1750组重构后的超级电容剩余电压数据趋势项做d次差分运算，d的取值根据实际情况而定，直到样本序列平稳位置，本实施例d＝2。

步骤五二，取1250组重构后的超级电容剩余电压数据作为训练样本集，用于建立模型；利用偏自相关系数PACF和自相关系数ACF拖尾和截尾特性，对ARIMA(p,2,q)模型进行识别，确定了模型阶数2,3。

步骤五三，得到了ARIMA(2,2,3)模型后，进行拟合处理，实现预测模型的参数估计，并进行残差检验，利用最小二乘法对参数进行估计，经残差检验残差序列为白噪声序列，验证了模型建立的完整性与正确性。

步骤五四，取后500组重构后的超级电容剩余电压数据作为测试样本集，用于预测方法的检验；并利用本发明所述的ARIMA(2,2,3)模型对测试样本集进行预测，预测误差RMSE＝0.0364，预测精度较高。

本发明所述的一种继电保护装置NVRAM数据存储状态预测方法解决了继电保护装置中NVRAM数据存储状态改变不确定，不能及时提醒维护人员进行数据保护，导致故障报告、故障录波、事件报告、定值等数据丢失的问题。

本发明所述的方法搭建了继电保护装置NVRAM数据存储状态原始数据采集平台，建立了继电保护装置NVRAM数据存储状态预测模型，并利用优化后的预测模型，实现了对继电保护装置NVRAM数据存储状态的预测。本发明所述的方法可在NVRAM数据存储状态发生改变之前提前预测出状态改变趋势，以提醒维护人员及时对该装置进行处理与数据保护，避免继电保护装置在失去直流电源后丢失故障报告、故障录波、事件报告、定值等数据的情况。

以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明创造的保护范围之内。

Claims (6)

1.一种继电保护装置NVRAM数据存储状态预测方法，其特征在于，包括：

S1、搭建继电保护装置NVRAM的数据存储状态原始数据采集平台，获取n组原始超级电容剩余电压数据；

S2、将步骤S1中得到的多组原始超级电容剩余电压数据进行分解，得到趋势项和随机项，滤除随机项，对趋势项进行二次重构；

S3、根据步骤S2中重构后的超级电容剩余电压数据趋势项，建立继电保护装置NVRAM数据存储状态预测模型，并优化模型参数；

S4、利用优化后的预测模型，实现对继电保护装置NVRAM数据存储状态的预测；

所述步骤S3中，建立继电保护装置NVRAM数据存储状态预测模型及模型参数优化的具体方法如下：

S31、首先对n组重构后的超级电容剩余电压数据趋势项做d次差分运算，保证样本序列平稳；

S32、利用偏自相关系数和自相关系数对ARIMA(p,d,q)模型进行识别，确定模型阶数p,q；

S33、对步骤S32中得到的ARIMA(p,d,q)模型进行拟合处理，实现预测模型的参数估计，并进行残差检验，以验证模型建立的完整性与正确性；

S34、若不能通过残差检验，则需要重新识别模型阶数p,q，再利用最小二乘法对参数进行估计，直到经残差检验残差序列为白噪声序列为止。

2.根据权利要求1所述的一种继电保护装置NVRAM数据存储状态预测方法，其特征在于，所述步骤S1中继电保护装置NVRAM的配置方案为：

在继电保护装置的CPU主板上设置超级电容，所述超级电容与SRAM搭配使用构成一种NVRAM；

当装置电源正常供电时，装置电源通过具有防反充功能的充电模块给超级电容充电，装置电源同时给也给SRAM供电；

当装置电源掉电时，电源切换模块检测到掉电信号后，切换到超级电容给SRAM供电，保证装置电源掉电后，SRAM上的数据不丢失。

3.根据权利要求1所述的一种继电保护装置NVRAM数据存储状态预测方法，其特征在于，所述步骤S1中，获取n组原始超级电容剩余电压数据的具体步骤如下：

S10、测试前准备；首先准备待测的CPU主板N块，保证CPU主板的功能全部正常，然后设置继电保护装置NVRAM数据存储状态原始数据采集平台处于等待状态；

S11、在超级终端软件中设置COM端口x和波特率B，给数据采集平台上电；

S12、当超级终端软件界面出现打印信息，且出现停止autoboot延时后，输入停止密钥，进入uboot调试交互状态；

S13、输入擦除flash指令，完成对数据flash和程序flash的擦除，同时保留ubootflash的程序；

S14、在uboot调试交互状态继续输入写NVRAM指令，在1MB的NVRAM上写满0x55，写完后再读出数据比较写入的正确性，完成后进入下一步，错误则重新进行写NVRAM指令输入；

S15、给超级电容充电，时间为t₀；分别给N块CPU主板上的超级电容充电，并用电压表测试超级电容的电压，当电压U₀′大于U₀

时，停止充电，并记录t₀和U₀′，

S16、将充电完成后的N块CPU主板放置于实验室内的测试区域内，模拟现场装置掉电的情况；

S17、设置电压表每隔t₁时间测试一次N块CPU主板上的超级电容的剩余电压U₁，并记录剩余电压数据；

S18、当经过m×t₁时间后，取超级电容剩余电压中最低的1块CPU主板上电，读出NVRAM上的数据，与写入0x55比较是否存储状态发生改变，如果未发生改变，则继续测试；如果发生改变，则记录错误数据所在NVRAM地址、错误变化情况描述；

S19、以m×t₁为周期，判断U₁的变化量，若U₁的变化量大于或等于0.1V，则返回执行S18；否则，返回执行S17，再执行S18，直至N块CPU主板测试完毕。

4.根据权利要求1所述的一种继电保护装置NVRAM数据存储状态预测方法，其特征在于，所述步骤S2中，对步骤S1中得到的多组原始超级电容剩余电压数据进行分解和重构使用的工具为离散小波变换。

5.根据权利要求1所述的一种继电保护装置NVRAM数据存储状态预测方法，其特征在于：所述的超级电容剩余电压数据是具有非线性、时变性、随机性的非平稳随机时间序列。

6.一种应用于权利要求1所述继电保护装置NVRAM数据存储状态预测方法的采集平台，其特征在于，包括：CPU主板、母线板、RS232接口、上位机、超级终端软件、以及用于采集CPU主板上超级电容剩余电压的电压表；所述的CPU主板与母线板相连；所述的上位机与母线板通过RS232接口相连；所述的超级终端软件通过设置COM端口和波特率实现人机交互，获取NVRAM上的数据状态。