CN110990187A - 一种内存巡检方法及系统 - Google Patents
一种内存巡检方法及系统 Download PDFInfo
- Publication number
- CN110990187A CN110990187A CN201911012950.5A CN201911012950A CN110990187A CN 110990187 A CN110990187 A CN 110990187A CN 201911012950 A CN201911012950 A CN 201911012950A CN 110990187 A CN110990187 A CN 110990187A
- Authority
- CN
- China
- Prior art keywords
- physical memory
- virtual space
- memory
- data
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
Abstract
本发明设计一种内存巡检方法,包括:对物理内存建立第一虚拟空间;所述物理内存还包括与之对应的第二虚拟空间,所述第二虚拟空间用于系统运行时通过缓存访问物理内存;通过所述第一虚拟空间直接访问所述物理内存,对所述物理内存进行巡检。本发明通过将一个物理内存的同一区域映射第一虚拟空间和第二虚拟空间,程序运行过程中,CPU通过第二虚拟空间对物理内存进行巡检,对所述物理内存进行巡检之前,中断系统中运行的程序,关闭cache,能够直接通过第二虚拟空间对物理内存进行检测,多次将数据进行写入和读出,将读出数据与记录的测试数据进行比较,若不一致,则判断所述指定的物理内存故障。
Description
技术领域
本发明属于计算机技术领域,特别涉及一种内存巡检方法及系统。
背景技术
在计算机技术领域中,对安全性要求较高的设备需要进行内存检测。例如,在轨道交通的安全相关设备中就需要对设备的内存进行检测,以保障安全平台正常运行。目前,检测内存是否有故障,对只读数据通常采用CRC校验的方式验证内存。对于可变内存部分,则采用定期读写比较的方式检测内存损坏。
读写比较检测方法如下:前提条件是停止CPU其他任务中断的运行,且关闭中断。
1、将被检测区cache刷新到内存,并无效cache,关闭cache;
2、将被检测区数据拷贝到备份区;
3、向被检测区写指定数据;
4、从被检测区读取数据,与写入值比较确认是否一致;
5、重复3、4,直到巡检完毕;
6、检测完成后,将原始的被检测区数据从备份区恢复数据到被检测区;
7、打开cache。
检测完成后,恢复系统的正常运行。
Cache作为CPU和内存直接的高速缓存,CPU写入的数据不一定立即写入内存,读取数据也存在从缓存中返回数据而无法获取真实物理地址数据的问题,因此在有cache的情况下,必须关闭cache,才能将数据真正写入内存,并检验到实际内存。而有些安全系统的架构中,cache关闭操作非常耗费时间,尤其有L2 cache(二级缓存)时,对于实时操作系统来说是不可接受的。还有一部分操作系统在CPU运行时不能关闭cache,因此无法内存检测。
因此,需要一种方法和系统来解决对内存进行检测的状况。
发明内容
针对上述问题,本发明设计一种内存巡检方法,包括:
对物理内存建立第一虚拟空间;
所述物理内存还包括与之对应的第二虚拟空间,所述第二虚拟空间用于系统运行时通过缓存访问物理内存;
通过所述第一虚拟空间直接访问所述物理内存,对所述物理内存进行巡检。
优选的,建立所述第一虚拟空间后,关闭所述第一虚拟空间的缓存访问机制。
优选的,建立第二虚拟空间;
所述第二虚拟空间与所述第一虚拟空间相对应,共同映射与同一所述物理内存区间;
所述第一虚拟空间与所述第二虚拟空间的地址不重叠。
优选的,对所述物理内存进行巡检之前,中断系统中运行的程序。
优选的,对所述物理内存进行巡检包括:
将待检测的所述物理内存中的数据备份到备份区;
检测所述物理内存是否正常;
将所述备份区的数据恢复到所述物理内存中。
优选的,所述检测所述物理内是否正常包括:
记录待写入测试数据;
将所述测试数据写入到指定的所述物理内存中;
从所述指定的物理内存中读出数据;
将读出数据与记录的测试数据进行比较,若不一致,则判断所述指定的物理内存故障。
本发明还设计一种内存巡检系统,
包括映射模块、访问模块和巡检模块;
所述映射模块,用于对物理内存建立第一虚拟空间;
所述访问模块,用于对所述物理内存建立第二虚拟空间,在系统运行时通过缓存访问物理内存;
所述巡检模块,用于通过所述第一虚拟空间直接访问所述物理内存,对所述物理内存进行巡检。
优选的,所述映射模块包括第一单元;
所述第一单元,用于关闭所述第一虚拟空间的缓存访问机制。
优选的,所述访问模块包括第二单元;
所述第二单元,用于在系统运行时通过缓存访问物理内存。
优选的,所述第一单元与所述第二单元相对应,共同映射与同一所述物理内存区间。
本发明的技术优点:本发明通过将一个物理内存的同一区域映射第一虚拟空间和第二虚拟空间,程序运行过程中,CPU通过第一虚拟空间对物理内存进行访问,并通过cache(缓存)减少实际访问物理地址的频率。CPU通过第二虚拟空间对物理内存进行巡检,对所述物理内存进行巡检之前,中断系统中运行的程序,关闭cache,能够直接通过第二虚拟空间对物理内存进行检测,多次将数据进行写入和读出,将读出数据与记录的测试数据进行比较,若不一致,则判断所述指定的物理内存故障。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本发明的物理内存与虚拟内存的整体映射示意图;
图2示出了本发明实施例的第二虚拟空间对物理内存进行巡检流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1示出了本发明的物理内存与虚拟内存的整体映射示意图。如图1所示,本发明涉及一种内存巡检方法,包括以下步骤:
对物理内存建立第一虚拟空间和第二虚拟空间;
在系统启动初始化时建立物理内存和虚拟空间的映射关系,且系统运行期间映射关系不变化。CPU或程序一般不直接操作物理内存,而是通过虚拟地址对物理地址进行访问,其中,虚拟地址是物理地址的逻辑映射,程序或CPU通过访问虚拟地址进行读取或者写入数据,实际上数据的读取或者写入发生在于虚拟地址相对应的物理地址中。
本发明通过映射的方式将物理内存映射到虚拟内存空间,双方的映射关系可以通过映射表进行表示,其中,映射表是物理内存上的一部分空间。在MMU硬件中,通过访问虚拟空间的地址,就能访问到与之对应的物理地址。本发明中,虚拟空间对应虚拟地址,物理内存对应物理地址,进而虚拟空间是物理内存的逻辑映射,CPU或程序通过虚拟空间对物理内存进行访问,进而对物理内存进行巡检时,CPU通过虚拟空间对物理内存进行数据写入和读取。
示例性的,在计算机中,对系统盘内部的文件进行查询,通过向输入框输入需要查询的数据,系统自动从计算机的内存中搜索查询数据的具体信息,然后再找到系统盘中的对应具体信息。其中,计算机内存相当于物理内存,输入框相当于虚拟空间,而系统盘相当于虚拟空间对应的一部分内存。从而通过输入框内输入查询数据,然后在计算机内存的系统盘中查询具体信息,即CPU或程序通过虚拟空间访问物理内存中的一部分内存。
在图1中,第一虚拟空间和第二虚拟空间相互对应,且共同映射同一物理内存。
通过所述第一虚拟空间直接访问所述物理内存,对所述物理内存进行巡检;
虚拟空间包括第一虚拟空间和第二虚拟空间,第一虚拟空间通过缓存对物理内存进行巡检;第二虚拟空间不通过缓存对物理内存进行巡检。
第一虚拟空间:开启缓存,CPU通过第一虚拟空间对物理内存进行访问,并通过缓存减少访问频率。
程序运行过程中,CPU通过访问虚拟空间对物理内存内部数据进行读写,并通过缓存(cache)减少实际访问虚拟空间的频率,只有达到指定周期或者被CPU主动冲入(flush)才将缓存数据写入物理内存。在CPU和内存之间还设置有cache(缓存),cache是一个暂存区域。CPU要写入内存的数据可能会暂存在cache中,经过一定周期,cache数据才会真实写入物理内存。示例性的,缓存是临时文件交换区,电脑把最常用的文件从存储器里提出来临时放在缓存里,就像把工具和材料搬上工作台一样,这样会比用时现去仓库取更快速。因为缓存往往使用的是RAM(断电即掉的非永久储存),所以在工作完成后将文件送到硬盘等存储器里永久存储。即当CPU不对物理内存进行访问时,CPU发出存储命令,进而将缓存数据存储到物理内存中存储。
所述第二虚拟空间用于系统运行时通过缓存访问物理内存;
第二虚拟空间:关闭缓存,CPU通过第二虚拟空间对物理内存进行巡检,并在巡检过程中,CPU中断系统中的其他程序运行。
中断系统中的其他程序运行:在检测物理内存的部分内存时,对部分内存的数据进行备份后,向部分内存中写入数据,此时部分内存中的数据是无效数据,如果此时有其他任务或中断访问此内存中的非法数据会导致不可预期的错误,因此在检测内存时不能运行其他任务或中断。
示例性的,CPU对内存中的一个程序进行运行时,CPU通过程序进行运行时,其中一个程序即是特定的一系列动作、行动或操作,而这些活动、动作或操作必须被执行于相同方式以为了在相同环境下恒常得出相同的结果。在不中断程序的状况下,CPU对程序进行数据读取时,当其他任务对程序内部的某些代码进行改变,CPU运行同样程序得到结果也就不同。若CPU运行一个程序,得到两个完全相反的结果,进而会增大CPU的运算负荷,从而影响程序结果的正确判断。
图2示出了本发明实施例的第二虚拟空间对物理内存进行巡检流程示意图。如图2所示,
将待检测的所述物理内存中的数据备份到备份区;
记录待写入测试数据;
将所述测试数据写入到指定的所述物理内存中;
从所述指定的物理内存中读出数据;
将读出数据与记录的测试数据进行比较,若不一致,则判断所述指定的物理内存故障;
将所述备份区的数据恢复到所述物理内存中。
不通过缓存对物理内存进行巡检时,先将物理内存中被检测区的部分数据拷贝到备份区,避免数据写入或读出对被检测区的部分数据造成损坏,拷贝后,数据写入或读出不会对被检测区的部分数据造成影响。等到拷贝过后,CPU向被检测区写入巡检数据,写入后,CPU从被检测区读取巡检数据,然后将读取的巡检数据与写入的巡检数据进行比较,得到一个比较结果。重复写入和读写两个过程,得到多个比较结果,根据多个比较结果,从而判断被检测区是否正常。
若比较结果一致,则记录被检测区处于正常状态;
当CPU从被检测区读取的巡检数据与CPU向被检测区写入的巡检数据一致时,即CPU的写入和读取一致,从而得到被检测区的内存是正常工作的过程,能够对写入的数据进行完全保存,并不会损坏写入的巡检数据。
若比较结果不一致,则记录被检测区处于不正常状态;
在被检测区出现损坏、被检测区无法存储(或正常存储)以及CPU读取被检测区的巡检数据空白(或读取的巡检数据损坏)的状况下,进而巡检数据在写入和读取的比较结果不一致。
被检测区的读取和写入的巡检数据不一致时,得到被检测区的异常。其中,被检测区的异常,并不仅限于被检测区损坏或内存较小的方式,例如被检测区内存无法读取数据。
比较结果判定后,从而得到被检测区的内存是否正常,等到巡检完成后,将备份区的数据恢复到被检测区内部。被检测区的内存出现问题时,用户针对应用场景来对物理内存进行处理。
示例性的,对物理内存进行巡检时,可以不关闭缓存进行巡检过程。
CPU通过第二虚拟空间对物理内存进行巡检的过程:
将被检测区数据拷贝到备份区;
向所述被检测区写入巡检数据;
将所述被检测区对应的缓存刷新到所述物理内存中,并无效所述被检测区对应的缓存;
从所述被检测区读取所述巡检数据,并与写入的巡检数据进行比较;
重复写入、刷新、读取和比较的过程,得到所述被检测区的巡检结果;
对所述被检测区巡检完成后,将所述备份区的数据恢复到所述被检测区。
将被检测区的数据拷贝到备份区后,向被检测区内部写入巡检数据,将被检测区对应的缓存刷新到物理内存中,并无效被检测区对应的缓存,进而被检测区缓存中写入的巡检数据已经存储到物理内存中,进而保证巡检数据在缓存和物理内存内部的数据相同。然后重复写入、刷新、读取和比较的过程,得到多个被检测区的巡检结果,巡检完成后,将备份区的数据恢复到被检测区中。
其中,CPU无需关闭cache(缓存)操作,但每次写操作后,都必须刷新被检测区部分内存数据对应的cache到实际物理内存中,并无效被检测区部分内存对应的cache。因此,CPU无需关闭所有cache,每次只刷新并无效部分cache,但根据循环的次数不同会进行多次cache操作。
CPU通过第二虚拟空间对物理内存进行巡检后,恢复系统正常运行。
本发明还涉及一种内存巡检的系统,包括映射模块、访问模块和巡检模块;
所述映射模块,用于对物理内存建立第一虚拟空间;
所述访问模块,用于对所述物理内存建立第二虚拟空间,在系统运行时通过缓存访问物理内存;
所述巡检模块,用于通过所述第一虚拟空间直接访问所述物理内存,对所述物理内存进行巡检;
所述映射模块包括第一单元;
所述第一单元,用于关闭所述第一虚拟空间的缓存访问机制;
所述访问模块包括第二单元;
所述第二单元,用于在系统运行时通过缓存访问物理内存。
映射模块的第一单元通过缓存对物理内存进行访问,第二单元对物理内存进行巡检。即第一单元在通过缓存减小实际访问物理内存的频率,第二单元不通过缓存对物理内存的被检测区进行巡检。
通过第二单元的巡检结果,从而判断物理内存是否正常。
所述第一单元与所述第二单元相对应,共同映射与同一所述物理内存区间。本发明通过将一个物理内存的同一区域映射第一虚拟空间和第二虚拟空间,程序运行过程中,CPU通过第一虚拟空间对物理内存进行访问,并通过cache(缓存)减少实际访问物理地址的频率。CPU通过第二虚拟空间对物理内存进行巡检,对所述物理内存进行巡检之前,中断系统中运行的程序,关闭cache,能够直接通过第二虚拟空间对物理内存进行检测,多次将数据进行写入和读出,将读出数据与记录的测试数据进行比较,若不一致,则判断所述指定的物理内存故障。
尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种内存巡检方法,其特征在于,包括:
对物理内存建立第一虚拟空间;
所述物理内存还包括与之对应的第二虚拟空间,所述第二虚拟空间用于系统运行时通过缓存访问物理内存;
通过所述第一虚拟空间直接访问所述物理内存,对所述物理内存进行巡检。
2.根据权利要求1所述的内存巡检方法,其特征在于,还包括:
建立所述第一虚拟空间后,关闭所述第一虚拟空间的缓存访问机制。
3.根据权利要求1所述的内存巡检方法,其特征在于,还包括:
建立第二虚拟空间;
所述第二虚拟空间与所述第一虚拟空间相对应,共同映射与同一所述物理内存区间;
所述第一虚拟空间与所述第二虚拟空间的地址不重叠。
4.根据权利要求1-3中任一项所述的内存巡检方法,其特征在于,包括:
对所述物理内存进行巡检之前,中断系统中运行的程序。
5.根据权利要求4所述的内存巡检方法,其特征在于,对所述物理内存进行巡检包括:
将待检测的所述物理内存中的数据备份到备份区;
检测所述物理内存是否正常;
将所述备份区的数据恢复到所述物理内存中。
6.根据权利要求5所述的内存巡检方法,其特征在于,所述检测所述物理内是否正常包括:
记录待写入测试数据;
将所述测试数据写入到指定的所述物理内存中;
从所述指定的物理内存中读出数据;
将读出数据与记录的测试数据进行比较,若不一致,则判断所述指定的物理内存故障。
7.一种内存巡检系统,其特征在于,
包括映射模块、访问模块和巡检模块;
所述映射模块,用于对物理内存建立第一虚拟空间;
所述访问模块,用于对所述物理内存建立第二虚拟空间,在系统运行时通过缓存访问物理内存;
所述巡检模块,用于通过所述第一虚拟空间直接访问所述物理内存,对所述物理内存进行巡检。
8.根据权利要求7所述的内存巡检系统,其特征在于,
所述映射模块包括第一单元;
所述第一单元,用于关闭所述第一虚拟空间的缓存访问机制。
9.根据权利要求8所述的内存巡检系统,其特征在于,
所述访问模块包括第二单元;
所述第二单元,用于在系统运行时通过缓存访问物理内存。
10.根据权利要求9所述的内存巡检系统,其特征在于,
所述第一单元与所述第二单元相对应,共同映射与同一所述物理内存区间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911012950.5A CN110990187B (zh) | 2019-10-23 | 2019-10-23 | 一种内存巡检方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911012950.5A CN110990187B (zh) | 2019-10-23 | 2019-10-23 | 一种内存巡检方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110990187A true CN110990187A (zh) | 2020-04-10 |
CN110990187B CN110990187B (zh) | 2023-09-15 |
Family
ID=70082225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911012950.5A Active CN110990187B (zh) | 2019-10-23 | 2019-10-23 | 一种内存巡检方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110990187B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111782141A (zh) * | 2020-06-19 | 2020-10-16 | 新华三技术有限公司成都分公司 | 一种数据巡检方法及装置 |
CN113220541A (zh) * | 2021-06-10 | 2021-08-06 | 北京全路通信信号研究设计院集团有限公司 | 一种多核处理器的内存巡检方法及系统 |
CN115114103A (zh) * | 2022-08-23 | 2022-09-27 | 摩尔线程智能科技(北京)有限责任公司 | 直接存储器访问数据传输的测试方法和装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050273570A1 (en) * | 2004-06-03 | 2005-12-08 | Desouter Marc A | Virtual space manager for computer having a physical address extension feature |
US9478274B1 (en) * | 2014-05-28 | 2016-10-25 | Emc Corporation | Methods and apparatus for multiple memory maps and multiple page caches in tiered memory |
CN107111569A (zh) * | 2014-12-19 | 2017-08-29 | 联发科技股份有限公司 | 支持具有混合页表使用的共享虚拟内存的内存管理方法以及相关机器可读介质 |
CN107341115A (zh) * | 2017-06-30 | 2017-11-10 | 联想(北京)有限公司 | 虚拟机内存访问方法、系统和电子设备 |
CN107918568A (zh) * | 2017-11-13 | 2018-04-17 | 北京全路通信信号研究设计院集团有限公司 | 一种防止Linux系统重启失败的方法 |
-
2019
- 2019-10-23 CN CN201911012950.5A patent/CN110990187B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050273570A1 (en) * | 2004-06-03 | 2005-12-08 | Desouter Marc A | Virtual space manager for computer having a physical address extension feature |
US9478274B1 (en) * | 2014-05-28 | 2016-10-25 | Emc Corporation | Methods and apparatus for multiple memory maps and multiple page caches in tiered memory |
CN107111569A (zh) * | 2014-12-19 | 2017-08-29 | 联发科技股份有限公司 | 支持具有混合页表使用的共享虚拟内存的内存管理方法以及相关机器可读介质 |
CN107341115A (zh) * | 2017-06-30 | 2017-11-10 | 联想(北京)有限公司 | 虚拟机内存访问方法、系统和电子设备 |
CN107918568A (zh) * | 2017-11-13 | 2018-04-17 | 北京全路通信信号研究设计院集团有限公司 | 一种防止Linux系统重启失败的方法 |
Non-Patent Citations (2)
Title |
---|
张志辉: "京沪高铁列车追踪间隔探讨", 《铁路通信信号工程技术》 * |
杨志宏等: "系统内存的监控与优化", 《软件》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111782141A (zh) * | 2020-06-19 | 2020-10-16 | 新华三技术有限公司成都分公司 | 一种数据巡检方法及装置 |
CN113220541A (zh) * | 2021-06-10 | 2021-08-06 | 北京全路通信信号研究设计院集团有限公司 | 一种多核处理器的内存巡检方法及系统 |
CN113220541B (zh) * | 2021-06-10 | 2021-09-07 | 北京全路通信信号研究设计院集团有限公司 | 一种多核处理器的内存巡检方法及系统 |
WO2022257210A1 (zh) * | 2021-06-10 | 2022-12-15 | 北京全路通信信号研究设计院集团有限公司 | 一种多核处理器的内存巡检方法及系统 |
CN115114103A (zh) * | 2022-08-23 | 2022-09-27 | 摩尔线程智能科技(北京)有限责任公司 | 直接存储器访问数据传输的测试方法和装置 |
CN115114103B (zh) * | 2022-08-23 | 2023-01-06 | 摩尔线程智能科技(北京)有限责任公司 | 直接存储器访问数据传输的测试方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110990187B (zh) | 2023-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110990187B (zh) | 一种内存巡检方法及系统 | |
US7197670B2 (en) | Methods and apparatuses for reducing infant mortality in semiconductor devices utilizing static random access memory (SRAM) | |
US20080294847A1 (en) | Cache control device and computer-readable recording medium storing cache control program | |
CN109583200B (zh) | 一种基于动态污点传播的程序异常分析方法 | |
US9690642B2 (en) | Salvaging event trace information in power loss interruption scenarios | |
JP2011054263A (ja) | メモリエラーと冗長 | |
US7415636B2 (en) | Method and apparatus for replacement processing | |
US20030163758A1 (en) | Method and system to identify a memory corruption source within a multiprocessor system | |
TWI630618B (zh) | 用於測試及組裝記憶體模組之系統及方法 | |
KR100472460B1 (ko) | 메모리의 결함 복구 방법 및 그에 적합한 장치 | |
US20200151056A1 (en) | Methods and apparatus to perform error detection and/or correction in a memory device | |
JPH09230929A (ja) | 車載コントローラの故障診断方法及び装置 | |
US8516310B2 (en) | Information processing device equipped with write-back cache and diagnosis method for main memory of the same | |
US6182244B1 (en) | System and method for automatically initiating a tracing facility and dynamically changing the levels of tracing currently active | |
US11593209B2 (en) | Targeted repair of hardware components in a computing device | |
US10922023B2 (en) | Method for accessing code SRAM and electronic device | |
CN112562774B (zh) | 存储设备挂载方法、装置、计算机设备和存储介质 | |
US20070179635A1 (en) | Method and article of manufacure to persistently deconfigure connected elements | |
US7895493B2 (en) | Bus failure management method and system | |
JP6914430B2 (ja) | メモリ診断装置及びメモリ診断方法 | |
JP2017167615A (ja) | ログ取得装置、演算装置、プロセッサ、処理方法、プログラム | |
CN117971646A (zh) | 一种针对arm架构下闭源内核的内存泄漏检测方法 | |
JP3080030B2 (ja) | 階層型キャッシュ装置 | |
JPH03127241A (ja) | ページング仮想記憶方式におけるメモリ管理方式 | |
CN116643967A (zh) | 验证bios修复结果的方法、系统、设备和介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |