CN110987201B - 一种单光子探测器死时间控制电路实现方法及装置 - Google Patents

Abstract

本发明提供单光子探测器死时间控制电路实现方法及装置，检测到探测脉冲时，控制单元根据脉冲信号开始计时，触发器组根据脉冲信号向第一、第二逻辑芯片组发送第一、第二触发信号，门控和符合门信号关断；当控制单元计时至预设死时间时立即对触发器组发出控制信号，之后门控和符合门信号开启。优点是通过将触发信号立刻送至在延时芯片组下级链路的逻辑芯片组，实现减小了关断死时间的链路长度。通过控制单元自动计时，实现当计时至预设死时间后通过触发器触发逻辑芯片组直接处理相关信号，从而能够及时关断门控+符合门信号，减少了硬件操作时间，解决因由于无法计时关断门控+符合门信号导致后脉冲计数过大的QDK系统成码率低的问题。

Description

一种单光子探测器死时间控制电路实现方法及装置

技术领域

本发明涉及量子通信领域，尤其涉及一种单光子探测器死时间控制电路实现方法及装置。

背景技术

光的最小单位是光子,单光子探测器作为最精密的光学测量仪器可以实现对单个光子的检测,其在量子信息、生物荧光检测、分布式光纤传感、微弱光成像、激光雷达等诸多领域有着重要的应用。在量子信息领域,由于基于物理学上的量子态不可克隆定理,利用单光子的非正交态进行编码可以实现无条件安全的量子密钥分发(QKD),进而实现无条件安全的量子保密通讯。在基于光子为信息载体的量子密钥分发中,单光子探测器作为量子密钥分发的核心器件,其性能指标成为限制量子保密通讯传输距离和成码率的重要因素之一。

单光子探测器死时间控制是指在APD(雪崩式光电二极管)探测到一个光信号后由死时间控制电路产生两路控制信号使门控电路和雪崩信号处理电路进入非使能状态，此时单光子探测器是不会产生任何探测计数。在经过一段死时间后，死时间控制电路又会产生两路控制信号来控制门控电路和雪崩信号处理电路，此时单光子探测器又进入正常工作状态。单光子探测器的性能指标主要由量子探测效率、暗计数率和后脉冲概率组成。一般情况下探测效率和暗计数率是不变的，所以当后脉冲概率越高其性能越差。

当雪崩光电二极管在雪崩状态下工作时，光子打出的电子将产生持续的碰撞电离，PN结中的载流子将不断增加，虽然可以通过关断“门脉冲”的方式使雪崩光电二极管淬灭，但是载流子并不能在下一个门脉冲到来之前释放，残留的载流子会造成一次额外的计数，这个信号脉冲就称之为后脉冲，后脉冲并不是由光子激发产生的，属于误计数，在量子通信中，后脉冲将极大的影响系统的误码率。

目前，为了减少后脉冲，一种有效的方法是对探测器设定死时间，所谓死时间是指在产生一次有效光子计数后的一段时间内不再对新的信号进行响应。当前常采用的死时间的实现办法是利用光子信号作为反馈，在得到一次有效计数后，利用电路逻辑处理手段在一段时间内屏蔽门脉冲。死时间控制是由关断“门控信号+符合门信号”和打开“门控信号+符合门信号”两部分组成，两种之间的时间间隔即死时间。传统的死时间控制电路方案如图1a所示，其过程是在光信号引发APD管雪崩后，雪崩信号处理电路会把微弱的雪崩信号甄别出来再经过一系列的处理后送至控制单元，然后再由控制单元产生两路死时间控制信号，一路用于控制门控电路，另一路用于控符合门信号处理电路。

关断“门控信号+符合门信号”过程：门控信号加载在单光子探测器上产生雪崩信号，雪崩信号经过高速比较器比较得到的信号A，信号A再与符合门信号进行与操作后输出给脉冲展宽电路、时钟分配电路再输出触发信号到控制单元，控制单元接收到触发信号后，由控制单元输出Gata_EN/ACC_EN信号将延时芯片A、延时芯片B关断实现了死时间的关断功能。

打开“门控信号+符合门信号”过程:控制单元收到关断“门控信号+符合门信号”的触发信号后，输出Gata_EN/ACC_EN信号的同时开始计时，计时的时钟由计时脉冲提供；在系统运行过程中由用户(或者产品设计中)设置死时间，当死时间到达后控制单元在将Gata_EN/ACC_EN信号使能，开启“门控信号+符合门信号”。

从而通过上述的过程完成了单光子探测器产品中的死时间控制功能。

现有方案的缺点：探测信号经过多级处理后送至时钟分配电路、控制单元，再去控制延时芯片去关断使能信号进行关门处理，整体物理通道延时较大反馈建立的时间长，会导致探测到信号后级若干个门控+符合门不能正常关断，形成一段“盲区”，在“盲区”内系统的后脉冲计数增加。在探测效率和暗计数率是不变的情况下，后脉冲计数增加会导致系统的错误率提高，QKD系统成码率降低的问题。

所以，如何能够提供一种能够在一个周期内快速关断门控信号和符合门信号的硬件电路及控制电路方法用以降低系统的后脉冲计数从而提高QKD系统(量子密钥分发，Quantum Key Distribution)的成码率成为亟待解决的问题。

发明内容

本发明提供一种单光子探测器死时间控制电路实现方法及装置，用以解决现有死时间控制电路中探测信号经过多级处理后送至时钟分配电路、控制单元，再去控制延时芯片去关断使能信号进行关门处理，整体物理通道延时较大反馈建立的时间长，会导致探测到信号后若干个门控+符合门不能正常关断，形成一段“盲区”，在“盲区”内系统的后脉冲计数增加。后脉冲计数增加会导致系统的错误率提高，最终造成QKD系统成码率降低的问题。

为了实现上述目的，本发明技术方案提供了一种单光子探测器死时间控制电路实现方法，包括：当时钟分配电路接收到探测脉冲时，向触发器组和控制单元均发送脉冲信号。所述触发器组接收到所述脉冲信号后，向第一逻辑芯片组和第二逻辑芯片组发送第一触发信号和第二触发信号，分别用于关断门控信号和符合门信号。控制单元接收到所述脉冲信号后开始计时，当计时到预设死时间，触发器组接收控制单元发送的控制信号，开启门控信号和符合门信号。其中，在时钟分配电路接收到探测脉冲之前还包括，将触发器组初始化使其进入工作状态。

作为上述技术方案的优选，较佳的，第一逻辑芯片组包括第一逻辑芯片和第二逻辑芯片：第一逻辑芯片接收一高电平信号。第二逻辑芯片接收高电平信号和第一触发信号，当第一触发信号为低电平时，第一逻辑芯片组输出低电平，门控信号关断。

作为上述技术方案的优选，较佳的，第二逻辑芯片组包括第三逻辑芯片和第四逻辑芯片：第三逻辑芯片接收一高电平信号。第四逻辑芯片接收高电平信号和第二触发信号，当第二触发信号为低电平时，第四逻辑芯片组输出低电平，符合门信号关断。

作为上述技术方案的优选，较佳的，控制单元接收到所述脉冲信号后开始计时，当计时到预设死时间，控制单元分别向触发器组中的第一触发器和第二触发器各发送一控制信号，使得第一触发器和第二触发器分别输出第三触发信号和第四触发信号。

作为上述技术方案的优选，较佳的，到达预设死时间后，第一触器发出的第三触发信号为一高电平信号，第二逻辑芯片接收高电平信号和第三触发信号，第一逻辑芯片组输出高电平，门控信号开启。

作为上述技术方案的优选，较佳的，到达预设死时间后，第二触器发出的第四触发信号为一高电平信号，第四逻辑芯片接收高电平信号和第四触发信号，第二逻辑芯片组输出高电平，符合门信号开启。

作为上述技术方案的优选，较佳的，当时钟分配电路接收到探测脉冲时，时钟分配电路向所述触发器组发送两路时钟脉冲信号用于触发所述第一触发信号和所述第二触发信号，所述时钟分配电路还向所述控制单元发送第三路时钟脉冲信号。

本发明还提供一种能够实现上述方法的单光子探测器死时间控制电路实现装置，它包括：第一逻辑芯片组、第二逻辑芯片组、第一触发器、第二触发器、时钟分配电路、控制单元；其中，第一逻辑芯片组包括第一逻辑芯片和第二逻辑芯片，所述第二逻辑芯片组包括第三逻辑芯片和第四逻辑芯片，

时钟分配电路用于，当接收到探测脉冲时，同时向所述控制单元发送、第一触发器和第二触发器各发送一时钟脉冲信号；

第一触发器用于，当接收时钟脉冲信号时，向第二逻辑芯片发送一为低电平的第一触发信号。第二触发器用于，当接收时钟脉冲信号时，向第四逻辑芯片发送一为低电平的第二触发信号。第一逻辑芯片和第三逻辑芯片用于，接收从延时芯片组中发出的高电平信号。第二逻辑芯片用于，接收高电平信号和第一触发信号后进行数据处理，向第一逻辑芯片发送数据处理结果。第一逻辑芯片用于，结合高电平信号对数据处理结果处理后输出关断门控信号指示。第四逻辑芯片用于，接收高电平信号和第二触发信号后进行数据处理，向第三逻辑芯片发送数据处理结果。第三逻辑芯片用于，结合高电平信号对所述数据处理结果处理后输出关断符合门信号指示。

作为上述技术方案的优选，较佳的，控制单元用于：

当所述控制单元中计时到达所述预设死时间时，向第一触发器和所述第二触发器各发送一控制信号，使得第一逻辑芯片和第三逻辑芯片分别输出开启门控信号指示和开启符合门信号指示。其中，控制信号使得第一触发器和第二触发器发出与第一触发信号和所述第二触发信号相反电平的第三触发信号和第四触发信号。

作为上述技术方案的优选，较佳的，第一触发器还用于，当接收到控制信号后向第二逻辑芯片发送为高电平的第三触发信号。第二触发器还用于，当接收到控制信号后向第四逻辑芯片发送为高电平的第四触发信号。

本发明技术方案提供了一种单光子探测器死时间控制电路实现方法及装置，将触发器组初始化使其进入工作状态后，当时钟分配电路接收到探测脉冲，向触发器组和控制单元均发送脉冲信号；触发器组接收到脉冲信号后，向第一逻辑芯片组和第二逻辑芯片组发送第一触发信号和第二触发信号，分别用于关断门控信号和符合门信号；控制单元接收到脉冲信号后开始计时，当计时到预设死时间，触发器组接收控制单元发送的控制信号，开启门控信号和符合门信号。

本发明的优点是，通过将触发信号立刻送至在延时芯片组下级链路的逻辑芯片组，实现减小了关断死时间的链路长度。通过控制单元自动计时，实现当计时至预设死时间后通过触发器触发逻辑芯片组直接处理相关信号，实现及时关断门控+符合门信号，减少硬件操作时间，实现当接收到探测时钟脉冲信号后1个周期以内完成系统中门控的有效关断的技术目的，解决因无法及时关断门控+符合门信号导致后脉冲计数过大造成的QDK系统成码率低的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为本发明所涉及背景技术的死时间控制方法的电路结构示意图。

图1为本发明提供一种单光子探测器死时间控制电路实现方法实施例提供的流程示意图。

图2为本发明提供一种单光子探测器死时间控制电路实现方法的一具体实施例提供的流程示意图。

图3为图2所示的具体实施例所对应的电路结构示意图。

图4为本发明所用的D触发器的电路示意图。

图5为本发明所用的D触发器的真值表。

图6为本发明提供的一种单光子探测器死时间控制电路实现装置的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的流程示意图，如图1所示，包括：

步骤101、对触发器组初始化，使其进入工作状态。

初始化阶段，门控信号+符合门打开，将触发器的组R端和D端均置高电平，此时触发器组的Q端均为低电平，门控信号和符合门处于高电平，门控+符合门信号打开。

步骤102、时钟分配电路接收到脉冲展宽电路输出的探测脉冲信号。

步骤103、时钟分配电路向触发器组发出计时钟脉冲信号。

具体的，当时钟电路检测到探测脉冲时，向触发器组中第一触发器的CLK端和第二触发器的CLK端各发出一计时钟脉冲信号，时钟脉冲信号的上升沿触发触发器组工作。

步骤104、时钟分配电路向控制单元发送一脉冲信号。

此脉冲信号使得控制单元开始计时。

当控制单元所计时间到达到预设死时间后，向触发器组中第一触发器的Gate_D_R端和第二触发器的ACC_D_R端各发送一高电平信号，用于触发触发器组复位，nQ输出高电平后完成门控信号+符合门信号的开启，再向触发器组中第一触发器的Gate_D_R端和第二触发器的ACC_D_R端各发送一低电平信号让触发器处于正常工作运行状态等待CLK进行触发，使得触发器组进入工作状态。

步骤105、触发器组向两个逻辑芯片组发送触发信号，关断门控信号和符合门信号。

具体的，接步骤103，触发器组中第一触发器的Gate_nQ端向第一逻辑芯片组中的第二逻辑芯片发送为低电平的第一触发信号，第一逻辑芯片组输出低电平。控制电路工作时，第一逻辑芯片接收高电平信号，第一与第二逻辑芯片与操作，输出低电平，门控信号关断。

具体的，触发器组中第二触发器的ACC_nQ端向第二逻辑芯片组中的第四逻辑芯片发送为低电平的第二触发信号，第四逻辑芯片组输出低电平。控制电路工作时，第三逻辑芯片接收高电平信号，第三与第四逻辑芯片与操作，输出低电平，符合门信号关断。

步骤106、触发器组向两个逻辑芯片组发送触发信号，开启门控信号和符合门信号。

具体的，到达预设死时间后，控制单元向触发器组发出高电平信号，第一触发器的Gate_D_R端接收一高电平信号，第一触发器的Gate_nQ端向第一逻辑芯片组中的第二逻辑芯片发送为高电平的第一触发信号，第一逻辑芯片组输出高电平，门控信号开启。其中，控制电路工作时，第一逻辑芯片接收高电平信号，第一与第二逻辑芯片与操作，输出高电平。

到达预设死时间后，第二触发器的ACC_D_R端接收一高电平信号，第二触发器的ACC_nQ端向第二逻辑芯片组中的第四逻辑芯片发送为高电平的第二触发信号，第二逻辑芯片组输出高电平，符合门信号开启。控制电路工作时，第三逻辑芯片接收高电平信号，第三与第四逻辑芯片与操作，输出高电平。

现用一具体实施例描述本发明技术方案，在本实施例中，触发器组中的第一触发器以Gate D触发器为例进行说明，第二触发器以ACC D触发器为例进行说明；第一、第二、第三、第四逻辑芯片以逻辑芯片A0、A1、B0、B1为例进行说明。在电路工作过程中Gate D、ACC D触发器的D端均置高电平(H)。

步骤201、对Gate D触发器和ACC D触发器初始化。

参考图5所示的真值表。

具体的，将触发器的D端置高电平(H)，R端置低电平(L)，其中Gate D触发器的R端为Gate_D_R，ACC D触发器的R端为ACC_D_R。此时Gate D、ACC D触发器的Q端、Gate_nQ、ACC_nQ维持原状。进一步的，将Gate D、ACC D触发器的R端均置高电平(H)，此时Gate D、ACC D触发器的Q端均为低电平(L)，Gate_nQ为高电平(H)、ACC_nQ为高电平(H)。

步骤202、门控信号和符合门信号开启。

Gate_nQ为高电平(H)、ACC_nQ为高电平(H)：双通道延时芯片A输出高电平，逻辑芯片A1进行与操作，输出高电平至逻辑芯片A0，逻辑芯片A0接收逻辑芯片A1输出的高电平和双通道延时芯片A输出的高电平后进行与操作，输出高电平信号经门控驱动电路后输出高电平门控信号即为开启门控信号；双通道延时芯片B输出高电平，逻辑芯片B1进行与操作，输出高电平至逻辑芯片B0，逻辑芯片B0接收逻辑芯片B1输出的高电平和双通道延时芯片B输出的高电平后进行与操作，输出高电平符合门信号即为开启符合门信号，逻辑芯片C对高电平门控信号和高电平符合门信号进行与操作，门控+符合门信号开启。

步骤203、时钟分配电路接收探测脉冲。

当检测到探测脉冲时，执行步骤204和步骤206，若未接收到则电路保持当前状态。

步骤204、向Gate D、ACC D触发器各发送一时钟脉冲信号。

步骤205、门控和符合门信号关断。

具体的，时钟分配电路向Gate D、ACC D触发器的CLK端各发送一时钟信号。对GateD触发器详细说明：D端为高电平，参考真值表，时钟信号的上升沿触发电平转换，R端为低电平(L)，Q端为高电平(L)，Gate_nQ为低电平(L)，逻辑芯片A1接收双通道延时芯片A输出的高电平和低电平Gate_nQ执行与操作，输出低电平至逻辑芯片A0，逻辑芯片A0接收逻辑芯片A1输出的低电平和双通道延时芯片A输出的高电平后进行与操作，输出低电平信号经门控驱动电路后输出低电平门控信号即为关断门控信号，ACC D触发器工作过程与Gate D触发器工作过程相同，输出低电平符合门信号。由此门控和符合门信号关断。

步骤206、控制单元开始计时。

具体的，与步骤204同时，时钟分配电路向控制单元发送一计时触发信号。

步骤207、当计时到达设置的死时间后触发Gate D、ACC D触发器，门控和符合门信号开启。

具体的，当计时到达设置的死时间后控制单元输出Gate_D_R、ACC_D_R均为H。

以Gate D触发器为例进行详细说明，控制单元输出高电平的Gate_D_R至Gate D触发器的R端，参考真值表，Q端为低电平(L)，则Gate_nQ为高电平(H)，参考上述逻辑，逻辑芯片A0接收逻辑芯片A1输出的高电平和双通道延时芯片A输出的高电平后进行与操作，输出高电平门控信号即为开启门控信号。ACC D触发器工作过程与Gate D触发器工作过程相同，输出高电平符合门信号。由此门控和符合门信号开启。

当执行步骤207门控和符合门信号开启时，同时执行步骤203，时钟分配电路准备接收下一探测脉冲。

结合上述方案步骤201至步骤207，总结本发明技术方案的实现过程为：触发器组初始化阶段，将门控信号+符合门信号打开。当时钟分配电路接收到探测脉冲信号后输出多路脉冲信号：第一路送给Gate D触发器进行脉冲触发，基于上述步骤将Gate D触发器的Gate_nQ所输出的电平翻转为低电平，实现门控信号的关断；第二路送给ACC D触发器进行脉冲触发，基于上述步骤将ACC D触发器的ACC_nQ所输出的电平翻转为低电平，实现符合门信号的关断；第三路送给控制单元启动死时间控制计时功能，计时满后控制单元发出高电平Gate_D_R、高电平ACC_D_R信号，将Gate D触发器、ACC D触发器的Gate_nQ和ACC_nQ所输出的低电平翻转为高电平，从而完成“门控信号+符合门信号”的开启。

本发明还提供一种能够实现上述方法的单光子探测器死时间控制电路实现装置，包括：由第一逻辑芯片311和第二逻辑芯片312组成的第一逻辑芯片组31、由第三逻辑芯片321和第四逻辑芯片322组成的第二逻辑芯片组32、第一触发器33、第二触发器34、时钟分配电路35、控制单元36，由第一延时芯片371和第二延时芯片372组成的延时芯片组37。

时钟分配电路35用于，当接收到探测脉冲时，向控制单元36发送一时钟脉冲，同时向第一触发器33和第二触发器34各发送一上述时钟脉冲信号。

第一触发器33用于，当接收到时钟分配电路35发送的时钟脉冲信号时，向第二逻辑芯片312发送一为低电平的第一触发信号。

第二触发器34用于，当接收到时钟分配电路35发送的时钟脉冲信号时，向第四逻辑芯片322发送一为低电平的第二触发信号。

第一逻辑芯片311和第三逻辑芯片321用于，接收从延时芯片组37中发出的高电平信号。

第二逻辑芯片312用于，接收从第一延时芯片371发出的高电平信号和为低电平的第一触发信号后将二者相与，向第一逻辑芯片311发送一低电平信号。此时，第一逻辑芯片311用于，结合上述接收的高电平信号和接收的第二逻辑芯片312发出的低电平信号进行与操作，输出低电平信号，此低电平信号为关断门控信号指示。

第四逻辑芯片322用于，接收从第二延时芯片372发出的高电平信号和为低电平的第二触发信号后将二者相与，向第三逻辑芯片321发送一低电平信号。此时，第三逻辑芯片321用于，结合上述接收的高电平信号收的第四逻辑芯片322发出的低电平信号进行与操作，输出低电平信号，此低电平信号为关断符合门信号指示。

逻辑芯片C对低电平门控信号和低电平符合门信号进行与操作，门控+符合门信号关断。

控制单元36用于：

当控制单元36计时到达预设死时间时，向第一触发器33发送高电平Gate_D_R信号、向第二触发器34发送高电平ACC_D_R信号，使得第一逻辑芯片311和第三逻辑芯片321分别输出开启门控信号指示和开启符合门信号指示。控制信号使得第一触发器33和第二触发器34发出与第一触发信号和第二触发信号相反电平的第三触发信号和第四触发信号。

具体的，当第一触发器33接收到控制单元36发送的控制信号，向第二逻辑芯片312发送为高电平的第三触发信号。当第二触发器34接收到控制单元36发送的控制信号，向第四逻辑芯片322发送为高电平的第四触发信号。

根据上述芯片功能，第一逻辑芯片311输出高电平信号，此高电平信号为开启门控信号指示；第三逻辑芯片321输出高电平信号，此高电平信号为开启符合门信号指示。

逻辑芯片C对高电平门控信号和高电平符合门信号进行与操作，门控+符合门信号开启。

本发明技术方案提供了一种单光子探测器死时间控制电路实现方法及装置，当时钟分配电路接收到探测脉冲时，向触发器组和控制单元均发送脉冲信号；触发器组接收到脉冲信号后，向第一逻辑芯片组和第二逻辑芯片组发送第一触发信号和第二触发信号，分别用于关断门控信号和符合门信号；控制单元接收到脉冲信号后开始计时，当计时到预设死时间，触发器组接收控制单元发送的控制信号，开启门控信号和符合门信号。

本发明的优点是，通过将触发信号立刻送至在延时芯片组下级链路的逻辑芯片组，实现减小了关断死时间的链路长度。通过控制单元自动计时，实现当计时至预设死时间后通过触发器触发逻辑芯片组直接处理相关信号，实现及时关断门控+符合门信号，减少硬件操作时间，实现当接收到探测时钟脉冲信号后1个周期以内完成系统中门控的有效关断的技术目的。

本发明能够在电路中接收到探测时钟脉冲信号后1个周期以内完成系统中门控的有效关断，例如主频率为200MHz，则本申请能够在5纳秒内关断门控和符合门信号。从而解决现有死时间控制电路中探测信号经过多级处理后送至时钟分配电路、控制单元，再去控制延时芯片去关断门控+符合门信号，由于整体物理通道延时较大反馈建立的时间长导致探测到信号后级若干个门控+符合门不能正常关断在“盲区”内系统的后脉冲计数增加导致系统的错误率提高，最终导致的QDK系统成码率降低的问题。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种单光子探测器死时间控制电路实现方法，其特征在于，所述方法包括：

当时钟分配电路接收到探测脉冲时，向触发器组和控制单元均发送脉冲信号；

所述触发器组接收到所述脉冲信号后，向第一逻辑芯片组和第二逻辑芯片组同时分别发送第一触发信号和第二触发信号，分别用于关断门控信号和符合门信号；

所述控制单元接收到所述脉冲信号后开始计时，当计时到预设死时间，所述触发器组接收所述控制单元发送的控制信号，开启门控信号和符合门信号；

其中，在所述时钟分配电路接收到探测脉冲之前还包括，将所述触发器组初始化使其进入工作状态。

2.根据权利要求1所述的单光子探测器死时间控制电路实现方法，其特征在于，所述第一逻辑芯片组包括第一逻辑芯片和第二逻辑芯片：

所述第一逻辑芯片接收一高电平信号；

所述第二逻辑芯片接收所述高电平信号和所述第一触发信号，当所述第一触发信号为低电平时，所述第一逻辑芯片组输出低电平，所述门控信号关断。

3.根据权利要求2所述的单光子探测器死时间控制电路实现方法，其特征在于，所述第二逻辑芯片组包括第三逻辑芯片和第四逻辑芯片：

所述第三逻辑芯片接收一高电平信号；

所述第四逻辑芯片接收所述高电平信号和所述第二触发信号，当所述第二触发信号为低电平时，所述第四逻辑芯片输出低电平，所述符合门信号关断。

4.根据权利要求3所述的单光子探测器死时间控制电路实现方法，其特征在于，所述控制单元接收到所述脉冲信号后开始计时，当计时到预设死时间，所述控制单元分别向所述触发器组中的第一触发器和第二触发器各发送一所述控制信号，使得所述第一触发器和第二触发器分别输出第三触发信号和第四触发信号。

5.根据权利要求4所述的单光子探测器死时间控制电路实现方法，其特征在于，到达预设死时间后，所述第一触器发出的第三触发信号为一高电平信号，所述第二逻辑芯片接收所述高电平信号和所述第三触发信号，所述第一逻辑芯片组输出高电平，门控信号开启。

6.根据权利要求4所述的单光子探测器死时间控制电路实现方法，其特征在于，到达预设死时间后，所述第二触器发出的所述第四触发信号为一高电平信号，所述第四逻辑芯片接收所述高电平信号和所述第四触发信号，所述第二逻辑芯片组输出高电平，符合门信号开启。

7.根据权利要求1所述的单光子探测器死时间控制电路实现方法，其特征在于，当所述时钟分配电路接收到所述探测脉冲时，时钟分配电路向所述触发器组发送两路所述脉冲信号用于触发所述第一触发信号和所述第二触发信号，所述时钟分配电路还向所述控制单元发送第三路所述脉冲信号。

8.一种能够实现如权利要求 1-7任一项所述的方法的单光子探测器死时间控制电路实现装置，其特征在于，它包括：第一逻辑芯片组、第二逻辑芯片组、第一触发器、第二触发器、时钟分配电路、控制单元，其中，所述第一逻辑芯片组包括第一逻辑芯片和第二逻辑芯片，所述第二逻辑芯片组包括第三逻辑芯片和第四逻辑芯片，

所述时钟分配电路用于，当接收到探测脉冲时，同时向所述控制单元、所述第一触发器和所述第二触发器各发送一所述脉冲信号；

所述第一触发器用于，当接收所述脉冲信号时，向所述第二逻辑芯片发送一为低电平的第一触发信号；

所述第二触发器用于，当接收所述脉冲信号时，向所述第四逻辑芯片发送一为低电平的第二触发信号；

所述第一逻辑芯片和所述第三逻辑芯片用于，接收从延时芯片组中发出的高电平信号；

所述第二逻辑芯片用于，接收所述高电平信号和所述第一触发信号后进行数据处理，向所述第一逻辑芯片发送数据处理结果；

所述第一逻辑芯片用于，结合所述高电平信号对所述数据处理结果处理后输出关断门控信号指示；

所述第四逻辑芯片用于，接收所述高电平信号和所述第二触发信号后进行数据处理，向所述第三逻辑芯片发送数据处理结果；

所述第三逻辑芯片用于，结合所述高电平信号对所述数据处理结果处理后输出关断符合门信号指示。

9.根据权利要求8所述的单光子探测器死时间控制电路实现装置，其特征在于，所述控制单元用于：

当所述控制单元中计时到达所述预设死时间时，向所述第一触发器和所述第二触发器各发送一控制信号，使得所述第一逻辑芯片和所述第三逻辑芯片分别输出开启门控信号指示和开启符合门信号指示；

其中，所述控制信号使得所述第一触发器和所述第二触发器发出与所述第一触发信号和所述第二触发信号相反电平的第三触发信号和第四触发信号。

10.根据权利要求9所述的单光子探测器死时间控制电路实现装置，其特征在于，包括：

所述第一触发器还用于，当接收到所述控制信号后向所述第二逻辑芯片发送为高电平的第三触发信号；

所述第二触发器还用于，当接收到所述控制信号后向所述第四逻辑芯片发送为高电平的第四触发信号。

Images