CN110958828B

CN110958828B - 电磁屏蔽功能芯片及其电磁屏蔽膜层、电磁屏蔽方法

Info

Publication number: CN110958828B
Application number: CN201911164780.2A
Authority: CN
Inventors: 王强; 薛涛; 王伟
Original assignee: Vitalink Industry Shenzhen Co ltd
Current assignee: Vitalink Industry Shenzhen Co ltd
Priority date: 2019-11-25
Filing date: 2019-11-25
Publication date: 2022-03-22
Anticipated expiration: 2039-11-25
Also published as: CN110958828A

Abstract

本发明涉及一种电磁屏蔽功能芯片及其电磁屏蔽膜层、电磁屏蔽方法，该电磁屏蔽膜层包括层叠设置的金属打底层、铜镍合金层以及不锈钢面层，芯片基底与铜镍合金层之间通过金属打底层过渡连接，可以提高电磁屏蔽目标物与铜镍合金层之间的结合力，也有利于芯片基底散热，同时金属打底层作为导电层，具有一定的电磁屏蔽能力，铜镍合金层与芯片基底之间不存在无屏蔽间隙，不锈钢面层和铜镍合金层可以形成涡流效应并在屏蔽体与被保护空间的分界面上产生反射，使得膜层整体的电磁屏蔽效果更好、屏蔽频段更全面；另一方面，铜镍合金层抗氧化性较差，而不锈钢面层具有优异的防腐蚀性能以及耐高温性能，因此不锈钢面层也能够作为铜镍合金层的保护层。

Description

电磁屏蔽功能芯片及其电磁屏蔽膜层、电磁屏蔽方法

技术领域

本发明涉及电磁屏蔽技术领域，特别是涉及一种电磁屏蔽功能芯片及其电磁屏蔽膜层、电磁屏蔽方法。

背景技术

通讯电子产品已经广泛应用于各行各业，日常生活中随处可见通讯电子产品的使用，但同时也带来了无处不在的电磁干扰。作为通讯电子产品大脑的通讯芯片如何屏蔽电磁干扰，在超高速、低时延、巨大的数据吞吐量的5G通讯时代，是一个越发重要的课题。传统的通讯芯片的电磁屏蔽方法采用导电层作为屏蔽层，通过胶粘层贴合在芯片上。然而，传统方法存在影响芯片散热、胶粘连接处存在无屏蔽间隙以及膜层屏蔽效果较差的问题。

发明内容

基于此，有必要提供一种电磁屏蔽功能芯片及其电磁屏蔽膜层、电磁屏蔽方法，以解决传统的通讯芯片的电磁屏蔽方法存在的影响芯片散热、胶粘连接处存在无屏蔽间隙以及膜层屏蔽效果较差的问题。

一种电磁屏蔽膜层，包括层叠设置的金属打底层、铜镍合金层以及不锈钢面层，所述金属打底层用于设置在目标基底上，所述铜镍合金层设置在所述金属打底层上，所述不锈钢面层设置在所述铜镍合金层上。

在其中一个实施例中，所述金属打底层的材质为不锈钢。

在其中一个实施例中，所述金属打底层的厚度为0.3μm～0.5μm，所述铜镍合金层的厚度为3μm～6.5μm，所述不锈钢面层的厚度为0.4μm～0.6μm。

一种电磁屏蔽功能芯片，包括芯片基底以及上述任一实施例所述的电磁屏蔽膜层，所述金属打底层设置在所述芯片基底上。

在其中一个实施例中，所述金属打底层至少覆盖所述芯片基底的一侧表面以及侧边。

在其中一个实施例中，所述铜镍合金层完全覆盖所述金属打底层。

在其中一个实施例中，所述不锈钢面层完全覆盖所述铜镍合金层。

一种通讯芯片的电磁屏蔽方法，包括以下步骤：

在芯片基底上制作金属打底层；

在所述金属打底层上制作铜镍合金层；

在所述铜镍合金层上制作不锈钢面层。

在其中一个实施例中，所述金属打底层、所述铜镍合金层以及所述不锈钢面层的制作工艺均为物理气相沉积。

在其中一个实施例中，所述金属打底层的物理气相沉积工艺参数包括：真空室压强为0.1Pa～1.0Pa，靶电流为10A～30A，靶功率为6KW～8KW，沉积时间为20min～30min；

所述铜镍合金层的物理气相沉积工艺参数包括：真空室压强为0.1Pa～1.0Pa，靶电流为10A-30A，靶功率为4KW～6KW，沉积时间为160min～400min；

所述不锈钢面层的物理气相沉积工艺参数包括：真空室压强为0.1Pa～1.0Pa，靶电流为10A～30A，靶功率为8KW～10KW，沉积时间为30min～40min。

在其中一个实施例中，在制作所述金属打底层之前，还包括对所述芯片基底进行以下预处理的步骤：

对所述芯片基底进行大气等离子清洗，干燥；

将经过大气等离子清洗的所述芯片基底进行炉内真空等离子清洗。

在其中一个实施例中，所述炉内真空等离子清洗的工艺参数包括：本底真空压强不高于5*10^-3Pa，温度为40℃～50℃，离子源电流3A～5A，清洗时间 20min～30min。

与现有方案相比，上述电磁屏蔽功能芯片及其电磁屏蔽膜层、电磁屏蔽方法具有以下有益效果：

上述电磁屏蔽功能芯片及其电磁屏蔽膜层、电磁屏蔽方法，铜镍合金层具有高导电性，对静电、高频干扰具有显著屏蔽效果，芯片基底与铜镍合金层之间通过金属打底层过渡连接，可以提高电磁屏蔽目标物与铜镍合金层之间的结合力，防止因划伤、擦伤等原因导致电磁屏蔽膜层脱落失效，也有利于芯片基底散热，同时金属打底层作为导电层，具有一定的电磁屏蔽能力，铜镍合金层与芯片基底之间不存在无屏蔽间隙；选用不锈钢面层覆盖在铜镍合金层之上，一方面不锈钢面层为高磁导率材料，磁通性好，可以针对铜镍合金层对静磁及低频信号屏蔽效果较差的问题进行改善，通过层叠设置，不锈钢面层和铜镍合金层可以形成涡流效应并在屏蔽体与被保护空间的分界面上产生反射，使得电磁屏蔽膜层整体的电磁屏蔽效果更好、屏蔽频段更全面；另一方面，铜镍合金层抗氧化性较差，而不锈钢面层具有优异的防腐蚀性能以及耐高温性能，因此不锈钢面层能够起到作为铜镍合金层的保护层的作用，包覆在铜镍合金层外表面，使铜镍合金层与空气隔绝，防止铜镍合金层暴露在大气中反应而失效。

附图说明

图1为一实施例的电磁屏蔽功能芯片的结构示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示，一种电磁屏蔽膜层100，包括层叠设置的不锈钢打底层110、铜镍合金层120和不锈钢面层130。

其中，金属打底层110用于直接设置在电磁屏蔽目标物上，如需要屏蔽外界电磁信号的通讯芯片等。

铜镍合金层120设置在金属打底层110上。铜镍合金层120具有高导电性，对静电、高频干扰具有显著屏蔽效果。电磁屏蔽目标基底与铜镍合金层120之间通过金属打底层110过渡连接，可以提高电磁屏蔽目标物与铜镍合金层120之间的结合力，防止因划伤、擦伤等原因导致电磁屏蔽膜层100 脱落失效。此外，金属打底层110导热率较高，有利于芯片基底散热，金属打底层作为导电层，具有一定的电磁屏蔽能力，铜镍合金层与芯片基底之间不存在无屏蔽间隙。

不锈钢面层130设置在铜镍合金层120上。本发明选用不锈钢面层130覆盖在铜镍合金层120之上，一方面不锈钢面层130为高磁导率材料，磁通性好，可以针对铜镍合金层120对静磁及低频信号屏蔽效果较差的问题进行改善，通过层叠设置，不锈钢面层130和铜镍合金层120可以形成涡流效应并在屏蔽体与被保护空间的分界面上产生反射，，使得电磁屏蔽膜层100整体的电磁屏蔽效果更好、屏蔽频段更全面；另一方面，铜镍合金层120抗氧化性较差，而不锈钢面层130具有优异的防腐蚀性能以及耐高温性能，因此不锈钢面层130能够起到作为铜镍合金层120的保护层的作用，包覆在铜镍合金层120外表面，使铜镍合金层120与空气隔绝，防止铜镍合金层120暴露在大气中反应而失效。

其中，金属打底层110的材质优选为不锈钢。金属打底层110材质选用不锈钢，形成不锈钢打底层-铜镍合金层120-不锈钢面层130的叠层结构，金属打底层110在提高电磁屏蔽目标物与电磁屏蔽膜层100的结合力的同时，膜层电阻率低，且能够进一步地提高电磁屏蔽膜层100的整体屏蔽效能及使用寿命。

金属打底层110、铜镍合金层120以及不锈钢面层130均可以通过沉积工艺如物理气相沉积工艺(Physical Vapor Deposition，PVD)制作，如磁控溅射工艺，制得的膜层均匀致密，同时也能够提高各层之间的结合力。

金属打底层110的厚度为0.3μm～0.5μm，铜镍合金层120的厚度为 3μm～6.5μm，不锈钢面层130的厚度为0.4μm～0.6μm。

如图1所示，进一步地，本发明还提供一种电磁屏蔽功能芯片10，该电磁屏蔽功能芯片10包括芯片基底200以及上述任一示例的电磁屏蔽膜层100。金属打底层110设置在芯片基底200上，铜镍合金层120设置在金属打底层110 上，不锈钢面层130设置在铜镍合金层120上。

一般地，芯片基底200具有树脂外壳表面，金属打底层110的材质选用不锈钢，具有一定的电磁屏蔽能力，且与芯片基底200及铜镍合金层120均有很好的结合力。

如图1所示，在其中一个示例中，金属打底层110至少覆盖芯片基底200 的一侧表面以及侧边。

进一步地，在其中一个示例中，铜镍合金层120完全覆盖金属打底层110。

进一步地，在其中一个示例中，不锈钢面层130完全覆盖铜镍合金层120。

进一步地，本发明还提供一种通讯芯片的电磁屏蔽方法，该方法包括以下步骤：

步骤一，在芯片基底200上制作金属打底层110；

步骤二，在金属打底层110上制作铜镍合金层120；

步骤三，在铜镍合金层120上制作不锈钢面层130。

在其中一个示例中，金属打底层110、铜镍合金层120以及不锈钢面层130 的制作工艺均为物理气相沉积，如可以为磁控溅射工艺。在PVD工艺之前，可以采用物理方法进行粒子轰击，以提高芯片基底200表面活性。

在其中一个示例中，金属打底层110的物理气相沉积工艺参数包括：真空室压强为0.1Pa～1.0Pa(优选0.2Pa～0.4Pa)，靶电流为10A～30A，靶功率为 6KW～8KW，沉积时间为20min～30min。

在其中一个示例中，铜镍合金层120的物理气相沉积工艺参数包括：真空压强为0.1Pa～1.0Pa(优选0.2Pa～0.4Pa)，靶电流为10A～30A，靶功率为 4KW～6KW，沉积时间为160min～400min。

在其中一个示例中，不锈钢面层130的物理气相沉积工艺参数包括：真空室压强为0.1Pa～1.0Pa(优选0.2Pa～0.4Pa)，靶电流为10～30A，靶功率为8KW～10KW，沉积时间为30～40min。

与覆膜工艺相比，PVD电镀电磁屏蔽膜在薄膜性能、屏蔽效果、耐用及散热防氧化等各方面均有着更优异的性能，且制备过程环保无污染，可实施性好，膜层使用寿命长。

在其中一个示例中，在制作金属打底层110之前，还包括对芯片基底200 进行以下预处理的步骤：

对芯片基底200进行大气等离子清洗，去除芯片基底200表面异物。

将清洁后的芯片基底200进行炉内真空等离子清洗。一般地，芯片基底200 具有树脂外壳表面，采用离子清洗做预处理工艺，能够更进一步清除基材表面的残留异物，也能够提高芯片基底200表面的活性，从而进一步改善电磁屏蔽膜层100与芯片基底200之间的结合力。

在其中一个示例中，等离子清洗的工艺条件包括：本底真空压强不高于 5.0*10^- ³Pa，温度为40℃～50℃，离子源电流3A～5A，清洗时间20min～30min。

以下提供一具体示例的通讯芯片的电磁屏蔽方法，该方法包括以下步骤：

步骤S1，将芯片基底200进行前清洗处理，去除芯片基底200表面的脏污、油渍及其它残留异物。

步骤S2，将经检验清洗合格的芯片基底200放置于真空室内抽真空干燥，本底真空压强不高于5.0*10^-3Pa，工件架转速2r/min～4r/min。

步骤S3，进行等离子清洗处理，以活化芯片基底200表面，同时也可以更进一步清除芯片基底200表面的残留异物；真空室压强为1Pa，等离子电压为 500V，时间为20min。

步骤S4，PVD沉积金属打底层110，以改善后续沉积的膜层与基材的结合力。该金属打底层110采用不锈钢SUS靶材沉积，沉积过程中全程不加热，温度小于60℃，真空室压强为0.7Pa，不锈钢SUS靶功率为7KW，时间为40min，获得正面膜厚为0.4μm的金属打底层110。

步骤S5，PVD沉积铜镍合金层120，该层电镀高屏蔽效能铜镍合金，真空室压强为0.7Pa，CuNi靶功率为5KW，时间为210min，获得沉积厚度4μm的铜镍合金层120。

步骤S6，PVD沉积不锈钢面层130，该不锈钢面层130一方面针对铜镍合金层120静磁及低频信号屏蔽效果较差的问题进行改善，同时可以作为铜镍合金层120的保护层，防止铜镍合金层120暴露在大气中反应失效，提高电磁屏蔽膜层100的整体屏蔽效能及使用寿命。真空室压强为0.7Pa，不锈钢SUS靶功率为9KW，溅射时间为50min，获得正面膜厚0.5μm的不锈钢面层130。

上述制备过程在真空室内完成，无污染。膜层百格附着力测试合格，结合力好。热震测试加热至250℃维持5min膜层无起泡，24h中性盐雾测试无异常，面电镀约0.2Ω，正面及棱边均均匀覆盖屏蔽膜层，膜层对芯片保护及电磁屏蔽的效果优异。

上述电磁屏蔽功能芯片10及其电磁屏蔽膜层100、电磁屏蔽方法，铜镍合金层120具有高导电性，对静电、高频干扰具有显著屏蔽效果。芯片基底200 与铜镍合金层120之间通过金属打底层110过渡连接，可以提高电磁屏蔽目标物与铜镍合金层120之间的结合力，防止因划伤、擦伤等原因导致电磁屏蔽膜层100脱落失效，也有利于芯片基底散热，同时金属打底层作为导电层，具有一定的电磁屏蔽能力，铜镍合金层与芯片基底之间不存在无屏蔽间隙；选用不锈钢面层130覆盖在铜镍合金层120之上，一方面不锈钢面层130为高磁导率材料，磁通性好，可以针对铜镍合金层120对静磁及低频信号屏蔽效果较差的问题进行改善，通过层叠设置，不锈钢面层130和铜镍合金层120之间可以形成涡流效应并在屏蔽体与被保护空间的分界面上产生反射，使得电磁屏蔽膜层 100整体的电磁屏蔽效果更好、屏蔽频段更全面；另一方面，铜镍合金层120抗氧化性较差，而不锈钢面层130具有优异的防腐蚀性能以及耐高温性能，因此不锈钢面层130能够起到作为铜镍合金层120的保护层的作用，包覆在铜镍合金层120外表面，使铜镍合金层120与空气隔绝，防止铜镍合金层120暴露在大气中反应而失效。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims

1.一种电磁屏蔽膜层，其特征在于，由层叠设置的金属打底层、铜镍合金层以及不锈钢面层构成，所述金属打底层用于直接设置在目标基底上，所述金属打底层的材质为不锈钢，所述铜镍合金层设置在所述金属打底层上，所述不锈钢面层设置在所述铜镍合金层上，所述金属打底层的厚度为0.3μm～0.5μm，所述铜镍合金层的厚度为3μm～6.5μm，所述不锈钢面层的厚度为0.4μm～0.6μm。

2.如权利要求1所述的电磁屏蔽膜层，其特征在于，所述金属打底层、所述铜镍合金层以及所述不锈钢面层均通过沉积工艺制作。

3.如权利要求1或2所述的电磁屏蔽膜层，其特征在于，所述金属打底层、所述铜镍合金层以及所述不锈钢面层的制作工艺均为物理气相沉积。

4.一种电磁屏蔽功能芯片，其特征在于，包括芯片基底以及如权利要求1～3任一项所述的电磁屏蔽膜层，所述金属打底层设置在所述芯片基底上。

5.如权利要求4所述的电磁屏蔽功能芯片，其特征在于，所述金属打底层至少覆盖所述芯片基底的一侧表面以及侧边。

6.如权利要求5所述的电磁屏蔽功能芯片，其特征在于，所述铜镍合金层完全覆盖所述金属打底层。

7.如权利要求6所述的电磁屏蔽功能芯片，其特征在于，所述不锈钢面层完全覆盖所述铜镍合金层。

8.一种通讯芯片的电磁屏蔽方法，其特征在于，步骤如下：

在芯片基底上直接制作金属打底层，所述金属打底层的材质为不锈钢，所述金属打底层的厚度为0.3μm～0.5μm；

在所述金属打底层上制作铜镍合金层，所述铜镍合金层的厚度为3μm～6.5μm；

在所述铜镍合金层上制作不锈钢面层，所述不锈钢面层的厚度为0.4μm～0.6μm。

9.如权利要求8所述的电磁屏蔽方法，其特征在于，所述金属打底层、所述铜镍合金层以及所述不锈钢面层的制作工艺均为物理气相沉积。

10.如权利要求9所述的电磁屏蔽方法，其特征在于，所述金属打底层的物理气相沉积工艺参数包括：真空室压强为0.1Pa～1.0Pa，靶电流为10A～30A，靶功率为6KW～8KW，沉积时间为20min～30min；

11.如权利要求8～10任一项所述的电磁屏蔽方法，其特征在于，在制作所述金属打底层之前，还包括对所述芯片基底进行以下预处理的步骤：

对所述芯片基底进行大气等离子清洗；

12.如权利要求11所述的电磁屏蔽方法，其特征在于，所述炉内真空等离子清洗的工艺参数包括：本底真空压强不高于5*10^-3Pa，温度为40℃～50℃，离子源电流3A～5A，清洗时间20min～30min。