CN110957413B - 用于压电装置的击穿电压增强的结构与方法 - Google Patents

用于压电装置的击穿电压增强的结构与方法 Download PDF

Info

Publication number
CN110957413B
CN110957413B CN201910912617.3A CN201910912617A CN110957413B CN 110957413 B CN110957413 B CN 110957413B CN 201910912617 A CN201910912617 A CN 201910912617A CN 110957413 B CN110957413 B CN 110957413B
Authority
CN
China
Prior art keywords
piezoelectric
outer sidewall
electrode
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910912617.3A
Other languages
English (en)
Other versions
CN110957413A (zh
Inventor
林柏燊
郑创仁
施启元
黄士芬
邓伊筌
蔡易恒
林佑儒
陈彦文
黄富骏
胡凡
林璟晖
廖彦杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110957413A publication Critical patent/CN110957413A/zh
Application granted granted Critical
Publication of CN110957413B publication Critical patent/CN110957413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/501—Piezoelectric or electrostrictive devices having a stacked or multilayer structure having a non-rectangular cross-section in a plane parallel to the stacking direction, e.g. polygonal or trapezoidal in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本公开的各种实施例涉及用于压电装置的击穿电压增强的结构与方法。一种压电金属‑绝缘体‑金属(metal‑insulator‑metal，MIM)装置包含顶部电极与底部电极之间的压电结构。压电层包含上覆底部区域的顶部区域。底部区域的外侧壁延伸穿过顶部区域的外侧壁。顶部区域的外侧壁与顶部电极的外侧壁对齐。压电层配置成有助于限制顶部电极与压电层的分层。

Description

用于压电装置的击穿电压增强的结构与方法
技术领域
本发明的实施例是有关于一种压电装置及其制造方法，特别是有关于一种用于压电金属-绝缘体-金属装置的击穿电压增强的结构与方法。
背景技术
压电装置(例如压电致动器、压电传感器等)用于许多现代电子装置(例如汽车传感器/致动器、航空传感器/致动器等)。压电装置的一个实例是压电致动器。压电致动器可用于产生物理运动，所述物理运动在电信号的控制下对系统中的物理部件施加力。由压电致动器产生的物理运动可用来控制各种类型的系统(例如机械系统、光学系统等)。
发明内容
根据一些实施例，一种压电装置包含底部电极、顶部电极、上覆底部电极以及设置在底部电极与顶部电极之间的压电层，其中压电层包括上覆底部区域的顶部区域，底部区域的外侧壁延伸穿过顶部区域的外侧壁，其中顶部区域的外侧壁与顶部电极的外侧壁对齐。
根据一些实施例，一种金属-绝缘体-金属(metal-insulator-metal，MIM)装置，其包含半导体衬底、上覆半导体衬底的底部电极、上覆底部电极的顶部电极、上覆顶部电极的钝化层以及位于顶部电极与底部电极之间的压电结构，其中压电结构包括面向第一方向的第一外侧壁和面向第一方向的第二外侧壁，其中第一外侧壁由从第一外侧壁延伸到第二外侧壁的压电结构的凸缘横向偏移第二外侧壁，其中压电结构的凸缘与钝化层直接接触。
根据一些实施例，一种用于形成金属-绝缘体-金属结构的方法，所述方法包含：在衬底上方形成底部电极；在底部电极上方形成压电层，其中压电层包括上覆底部区域的顶部区域；在压电层上方形成顶部电极；根据第一掩模层对压电层的顶部电极和顶部区域执行第一图案化工艺；根据第二掩模层对压电层的底部区域执行第二图案化工艺，其中第二掩模层的尺寸大于第一掩模层的尺寸；根据第三掩模层对底部电极执行第三图案化工艺，其中第三掩模层的尺寸大于第二掩模层的尺寸；以及在顶部电极、压电层以及底部电极上方形成钝化层。
附图说明
在结合附图阅读时根据以下具体实施方式最好地理解本公开的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。
图1示出具有包括与钝化层接触的凸缘的压电结构的金属-绝缘体-金属电容器的一些实施例的剖视图。
图2示出图1的MIM电容器的第一侧的特写剖视图。
图3示出图1的MIM电容器的一些替代实施例的剖视图。
图4示出具有包括与钝化层接触的凸缘的压电结构的MIM电容器的一些实施例的立体图。
图5示出图1的MIM电容器的一些替代实施例的剖视图。
图6至图14示出形成具有包括与钝化层接触的凸缘的压电结构的MIM电容器的一些实施例的剖视图。
图15以流程图的方式示出形成具有包括与钝化层接触的凸缘的压电结构的MIM电容器的一些实施例的方法。
附图标号说明
100、300、400：压电金属-绝缘体-金属装置；
102：衬底；
104：底部电极；
104a：第一侧；
104b：第二侧；
106：压电结构；
106br：底部区域；
106bs1、106bs2、106ts1、106ts2：侧壁；
106tr：顶部区域；
106l：凸缘；
107：界面；
108：顶部电极；
108mp、1002mp：中点；
110：钝化层；
112：第一导电接触件；
114：第二导电接触件；
200、600、700、800、900、1000、1100、1200、1300、1400：剖视图；
500：集成芯片；
502：印刷电路板衬底；
504：金属线；
504a：连接垫；
506：导线；
508a：第一焊球；
508b：第二焊球；
602：底部金属层；
604：压电层；
606：顶部金属层；
608：第一掩模层；
802：第二掩模层；
1002：第三掩模层；
1302：第一开口；
1304：第二开口；
1500：方法；
1502、1504、1506、1508、1510、1512、1514、1516、1518：动作；
Ttr：厚度；
Ll、Lm1、Lm2、Lm3、Lfs、Lts：长度；
θbe：底部电极侧壁角；
θbr：底部区域侧壁角；
θte：顶部电极侧壁角；
θtr：顶部区域侧壁角。
具体实施方式
本公开提供用于实施本公开的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开。当然，所述组件和布置仅为实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征与第二特征可不直接接触的实施例。另外，本公开可以在各种实例中重复附图标号和/或字母。这一重复是出于简化和清晰的目的且本身并不指示所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，本文中可使用例如“下方”、“在…下方”、“下部”、“上方”、“上部”以及类似术语的空间相对术语来描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图中所描绘的取向之外，空间相对术语意欲涵盖装置在使用或操作中的不同取向。装置可以其它方式取向(旋转90度或处于其它取向)且本文中所使用的空间相对描述词可同样相应地进行解释。
一些压电装置包含顶部电极与底部电极之间的压电结构，所述压电装置称为压电金属-绝缘体-金属(metal-insulator-metal，MIM)装置。在压电MIM装置的形成期间，压电层形成于底部金属层上方且顶部金属层形成于压电层上方。对前述的这些层执行图案化工艺以限定压电MIM装置的顶部电极、压电结构及底部电极。当电压施加在顶部电极与底部电极之间时，由所施加的电压产生的电场可导致压电结构从第一形状改变到第二形状。这一形状变化可用来控制各种类型的系统(例如机械系统、光学系统等)。
上述压电MIM装置的挑战是由于高物理应变导致的过早装置击穿(prematuredevice breakdown)。在压电MIM装置的操作期间，与压电层接触的顶部电极的顶部边缘相对于底部电极或顶部电极的中间区域聚集高电场。在压电层改变形状时，顶部电极的顶部边缘处的高电场导致在顶部边缘处产生高物理应变。这种高物理应变使得顶部边缘在第一偏置电压(例如约67伏的电压)下与压电层分层(delamination)，导致压电MIM装置的过早击穿(premature breakdown)(例如当顶部电极与底部电极短路时可发生击穿)。
在本公开的一些实施例中，提供一种用于制造压电MIM装置的改进的方法，所述方法利用过刻蚀工艺(over-etch process)以及钝化层的形成来减轻过早装置击穿。改进的方法包含在底部金属层上方形成压电层以及在压电层上方形成顶部金属层。对顶部金属层执行第一图案化工艺以限定顶部电极。在执行第一图案化工艺时，执行过刻蚀工艺并且也使压电层的顶部区域图案化。对压电层的底部区域(直接在顶部区域之下)执行第二图案化工艺以限定压电结构。第二图案化工艺限定压电结构的凸缘(ledge)，使得压电结构的顶部区域的外侧壁从压电结构的底部区域的外侧壁横向偏移。顶部电极的顶部边缘与压电结构的顶部区域的顶部边缘直接接触。对底部金属层执行第三图案化工艺以限定底部电极。钝化层形成于顶部电极、压电结构以及底部电极上方。钝化层配置成使顶部电极的顶部边缘夹持到压电结构的顶部区域，使得改进的工艺减轻在顶部电极的顶部边缘处经历的高物理应变的影响。
在压电MIM装置的操作期间，钝化层充当夹具(clamp)，其防止尤其在应力条件下(即高电场、高温度以及不利的环境条件下)顶部电极的顶部边缘与压电结构分层。夹持效应(clamping effect)是因在形成钝化层之前在压电结构中形成凸缘而导致，这使得钝化层具有上覆界面的笔直的区段，所述界面在顶部边缘与钝化结构之间。这反过来防止压电MIM装置的过早击穿且装置击穿可在大于第一偏置电压的第二偏置电压(例如约110伏的电压)下发生。此外，在第二偏置电压下，在装置击穿之前或装置击穿期间，顶部电极的顶部边缘可不分层。因此，来自钝化层的过刻蚀和夹持效应增大压电MIM装置在击穿发生之前可工作的电压，从而提升装置性能、可靠性以及结构完整性。
参考图1，提供根据一些实施例的压电金属-绝缘体-金属(MIM)装置100的剖视图。
压电MIM装置100包含上覆衬底102的底部电极104。压电结构106设置在顶部电极108与底部电极104之间。钝化层110上覆顶部电极108、压电结构106以及底部电极104。第一导电接触件112上覆钝化层110且在压电MIM装置100的第一侧上直接接触顶部电极108。第二导电接触件114上覆钝化层110且直接接触底部电极104。第一导电接触件112和第二导电接触件114分别电连接到顶部电极108和底部电极104。
压电结构106包括直接上覆底部区域106br的顶部区域106tr。压电结构106是从底部区域106br的底部表面到顶部区域106tr的顶部表面的单一连续材料。在一些实施例中，顶部区域106tr是第一压电材料且底部区域106br是不同于第一压电材料的第二压电材料(未示出)。底部区域106br包括第一对相对的侧壁106bs1、106bs2，顶部区域106tr包括第二对相对的侧壁106ts1、106ts2。顶部区域106tr的第二对相对的侧壁106ts1、106ts2由压电结构106的凸缘106l横向偏移底部区域106br的第一对相对的侧壁106bs1、106bs2。钝化层110从顶部电极108的顶部表面穿过第二对相对的侧壁106ts1、106ts2、凸缘106l以及第一对相对的侧壁106bs1、106bs2连续延伸到底部电极104的顶部表面。钝化层110包含沿着笔直线从凸缘106l延伸到顶部电极108的顶部表面的区段，使得钝化层110充当顶部电极108与压电结构106之间的界面107上的夹具。这反过来增加界面107处的顶部电极108和压电结构106的结构完整性。
在压电MIM装置100的操作期间，在顶部电极108与底部电极104之间施加电压。由所施加的电压产生的电场可使得压电结构106从第一形状改变到第二形状(未示出)。这一形状变化可用来控制各种类型的系统(例如机械系统、光学系统等)。此外，形状变化在压电MIM装置100上产生机械应力，特别是在所施加的电压增大时。当所施加的电压增大例如到第一偏置电压(例如约67伏至109伏的范围内的电压)时，高局部电场(high localelectrical field)会在界面107处的顶部电极108的顶部边缘处聚集。高局部电场使得顶部电极108的顶部边缘易于分层。然而，顶部电极108和压电结构106上方的钝化层110的形状配置成在界面107处将顶部电极108的顶部边缘夹持到压电结构106。这反过来防止顶部电极108在第一偏置电压下分层。此外，当所施加的电压达到击穿偏置电压(例如约110伏或大于110伏)时，击穿可能不会发生在顶部电极108的顶部边缘处，而是发生在不同的位置处。因此，钝化层110在界面107处的夹持效应增大了压电MIM装置100的结构完整性、电压工作范围和可靠性。
参考图2，提供图1的压电MIM装置100的一部分的剖视图200的一些实施例，如由图1中绘示的虚线轮廓框所示。
如剖视图200中所看出，标记多个角度、长度以及厚度。除非另外说明，否则多个角度中的角度相对于平坦水平线而限定。顶部电极108的侧壁相对于延伸穿过顶部电极108的底部表面的平坦水平线倾斜非零的(non-zero)顶部电极侧壁角θte。顶部区域106tr的第一外侧壁106ts2相对于凸缘106l倾斜非零的顶部区域侧壁角θtr。在一些实施例中，顶部电极侧壁角θte和顶部区域侧壁角θtr相等。在一些实施例中，顶部电极侧壁角θte和顶部区域侧壁角θtr可例如在约90度至170度的范围内。底部区域106br的第一外侧壁106bs2相对于底部电极104的顶部表面倾斜非零的底部区域侧壁角θbr。在一些实施例中，底部区域侧壁角θbr可例如在约90度至170度的范围内。底部电极104的侧壁相对于衬底102的顶部表面倾斜非零的底部电极侧壁角θbe。在一些实施例中，底部电极侧壁角θbe可例如在约90度至170度的范围内。虽然以上提及的每一侧壁的相应相对侧壁未在剖视图200中示出，但可理解，以上提及的每一侧壁的图1中所示出的相应相对的侧壁具有相同的侧壁角。举例来说，顶部区域106tr的第二外侧壁(图1的106ts1)相对于凸缘106l倾斜非零顶部区域侧壁角θtr。
在一些实施例中，顶部区域的厚度Ttr在约1埃至4埃、10埃至400埃、0.1微米至0.4微米、1微米至40微米或100微米至400微米的范围内。在一些实施例中，顶部区域106tr的厚度Ttr为底部区域106br的厚度的至少一半。在一些实施例中，底部区域106br的厚度在比顶部区域106tr的厚度Ttr大2倍至10倍的范围内。在一些实施例中，如果底部区域106br的厚度例如比顶部区域106tr的厚度Ttr大10倍的厚度，那么钝化层110可能不能够有效地将顶部电极108夹持到顶部区域106tr且界面107处可能发生分层。在一些实施例中，凸缘106l的长度Ll在约5埃至100埃、50埃至1000埃、0.05微米至1微米、0.5微米至100微米或50微米至1000微米的范围内。在一些实施例中，底部区域106tr的下部底部边缘与底部电极104的顶部边缘之间的底部电极104的顶部表面的区段的长度Lts在约10埃至100埃、100埃至1000埃、0.1微米至1微米、1微米至100微米或100微米至1000微米的范围内。在一些实施例中，底部电极104的顶部表面的区段的长度Lts在比凸缘106l的长度Ll大0.5倍至10倍的范围内。在一些实施例中，如果凸缘106l的长度Ll例如太小(例如小于5埃)，那么钝化层110可能在界面107上方没有恰当形状。
参考图3，提供根据图1的压电MIM装置100的一些替代实施例的压电MIM装置300的剖视图，其中顶部电极108、顶部区域106tr、底部区域106br以及底部电极104的外侧壁分别是竖直的。
顶部电极108的外侧壁相对于延伸穿过顶部电极108的底部表面的平坦水平线分别倾斜顶部电极侧壁角θte(例如90度)。顶部区域106tr包括第二对相对的侧壁106ts1、106ts2，其相对于凸缘106l分别倾斜顶部区域侧壁角θtr(例如90度)。底部区域106br包括第一对相对的侧壁106bs1、106bs2，其相对于底部电极104的顶部表面分别倾斜底部区域侧壁角θbr(例如90度)。底部电极104的外侧壁相对于衬底102的顶部表面分别倾斜底部电极侧壁角θbe(例如90度)。因此，上述侧壁以相同的角度值(即90度)倾斜。在一些实施例中，上述侧壁以相同的角度值倾斜，所述角度值例如100度、135度或约90度至170度范围内的值。
参考图4，提供根据图1的压电MIM装置100的一些替代实施例的压电MIM装置400的立体图。
压电MIM装置400包含底部电极104下方的衬底102。压电结构106上覆底部电极104。压电结构106包括直接上覆底部区域106br的顶部区域106tr。顶部电极108上覆压电结构106，使得顶部电极108的外侧壁与顶部区域106tr的外侧壁对齐。钝化层110上覆顶部电极108、压电结构106、底部电极104以及衬底102。第一导电接触件112上覆钝化层110且直接接触顶部电极108。第二导电接触件114上覆钝化层110且直接接触底部电极104。第一导电接触件112和第二导电接触件114分别电连接到顶部电极108和底部电极104。在压电MIM装置400的操作期间，偏置电压施加在第一导电接触件112与第二导电接触件114之间。
钝化层110配置成在界面107处将顶部电极108夹持到压电结构106的顶部区域106tr。钝化层110直接接触顶部电极108的外侧壁、顶部区域106tr的外侧壁、底部区域106br的外侧壁以及底部电极104的外侧壁。钝化层从顶部电极108的顶部表面连续延伸到衬底102的顶部表面。
参考图5，提供包含图1的压电MIM装置100的集成芯片(integrated chip)500的一些实施例的剖视图，其中第一导电接触件112和第二导电接触件114分别引线接合到设置在印刷电路板(printed circuit board，PCB)衬底502内的金属线504。
集成芯片500包含上覆PCB衬底502上的压电MIM装置100。底部电极104上覆PCB衬底502。压电结构106上覆底部电极104。压电结构106包括直接上覆底部区域106br的顶部区域106tr。顶部区域106tr的最大宽度小于底部区域106br的最小宽度。顶部电极108上覆压电结构106，使得顶部电极108的外侧壁与顶部区域106tr的外侧壁对齐。钝化层110上覆顶部电极108、压电结构106、底部电极104以及衬底102。第一导电接触件112上覆钝化层110且在压电MIM装置100的第一侧上直接接触顶部电极108。第二导电接触件114上覆钝化层110且直接接触底部电极104。第一导电接触件112和第二导电接触件114分别电连接到顶部电极108和底部电极104。
PCB衬底502包括金属线504。多个电连接垫504a分别上覆金属线504。第一焊球508a上覆第一导电接触件112。第二焊球508b上覆第二导电接触件114。第一焊球508a和第二焊球508b为导线506提供接点(contact points)。导线506直接接触金属线504和连接垫504a。在一些实施例中，导线506电连接到不同的独立装置(未示出)。在一些实施例中，金属线504经由金属线504(未示出)之下的后段工艺(back end of line，BEOL)内连线结构电连接到电子装置(例如晶体管、电阻器、电容器、变容二极管(varactor)等)。
在一些实施例中，钝化层110可例如为或包括形成为厚度在约1000埃至3000埃的范围内的陶瓷、金属氧化物、碳化物、氧化硅、氮化物等。在一些实施例中，如果钝化层110形成厚度为小于约1000埃，那么压电MIM装置100可能具有不足的结构完整性。这反过来会导致在小于约110伏的偏置电压(例如67伏)下过早击穿。在一些实施例中，如果钝化层110形成为厚度大于约3000埃，那么压电MIM装置100可以具有增加的结构完整性，但是装置性能将下降(例如当压电MIM装置100配置为致动器时)。这反过来可以减少压电结构106可能经历的形状变化。
在一些实施例中，顶部电极108和底部电极104可例如为或包括不锈钢、黄铜、铜、镀锌铁、铅、蒙乃尔合金(monel)、镍、镍铬、锌、青铜、铝、铂、金、钌、石墨、钙、氟化锂、三氧化钼(molybdenum(VI)oxide)、银、钯、锡、钪、钛、钒、铬、锰、钴、镓、铟、铊、掺杂硅、多晶硅、锗、锑、钨、铪、铱、混合金属氧化物、氮化钛、氮化钽等。在一些实施例中，顶部电极108和/或底部电极104可例如形成为厚度在约10埃至100埃、100埃至1000埃、0.1微米至1微米、1微米至100微米或100微米至1000微米范围内。在一些实施例中，压电结构106可例如为或包括形成为厚度在约10埃至100埃、100埃至1000埃、0.1微米至1微米、1微米至100微米或100微米至1000微米范围内的压电材料、氮化铝、锆钛酸铅(例如Pb[ZrxTi1-x]O3，其中x是合适的正数)、氧化锌等。
图6至图14示出形成根据本公开的压电金属-绝缘体-金属(MIM)装置的方法的一些实施例的剖视图600至剖视图1400。尽管图6至图14中示出的剖视图600至剖视图1400是参考一种方法描述的，但应理解，图6至图14中示出的结构不限于所述方法，而是可独立于所述方法。尽管图6至图14经描述为一系列动作，但应理解，这些动作并不限于在其它实施例中可以变更动作的顺序，并且所公开的方法也适用于其它结构。
如图6的剖视图600中所示出，提供衬底102。底部金属层602形成在衬底102上方。压电层604形成在底部金属层602上方。顶部金属层606形成在压电层604上方。第一掩模层608形成在顶部金属层606上方。第一掩模层608具有限定在第一掩模层608的外侧壁之间的长度Lm1。
如图7的剖视图700中所示出，根据第一掩模层608对图6的结构执行第一图案化工艺。在一些实施例中，第一图案化工艺移除横向偏移第一掩模层608的外侧壁的顶部金属层(图6的606)的整个厚度，从而限定顶部电极108。刻蚀工艺用于限定顶部电极108，并且过刻蚀到压电层604中以限定压电层604的顶部区域。在一些实施例中，顶部金属层(图6的606)和压电层604的顶部区域在单一刻蚀工艺中由单一刻蚀剂刻蚀。顶部电极108的外侧壁与顶部区域的外侧壁对齐。顶部电极108的外侧壁相对于延伸穿过顶部电极108底部表面的平坦水平线分别倾斜顶部电极侧壁角θte。顶部区域的外侧壁相对于与顶部区域的底部表面对齐的笔直水平线分别倾斜顶部区域侧壁角θtr。在一些实施例中，第一图案化工艺包含低选择性干式刻蚀(low selectivity dry etch)，但其它刻蚀工艺为可修改的。执行移除工艺以移除第一掩模层608(未示出)。
在另外的实施例中，第一图案化工艺包含执行干式刻蚀工艺(例如离子束(ion-beam)刻蚀工艺)。在这类实施例中，干式刻蚀工艺可相对于垂直于衬底102的顶部表面的实质竖直线以非零的角度执行。在这类实施例中，干式刻蚀工艺的角度可以设成限定顶部电极侧壁角θte和/或顶部区域侧壁角θtr。此外，干式刻蚀工艺以顶部电极108的外侧壁与压电层604的侧壁实质上对齐的方式执行。这可能是由于低选择性干式刻蚀和/或干式刻蚀工艺所执行的角度。在又另外的实施例中，第一图案化工艺可在顶部电极108中形成底切轮廓(undercut profile)，其中顶部电极108的外侧壁在第一掩模层608的外侧壁之间横向间隔开。
如图8的剖视图800中所示出，第二掩模层802形成在顶部电极108与压电层604上方。第二掩模层802具有限定在第二掩模层802的外侧壁之间的长度Lm2。在一些实施例中，第一掩模层(图6的608)的长度Lm1小于第二掩模层802的长度Lm2。在一些实施例中，第二掩模层802配置成在后续处理步骤(例如图9的第二图案化工艺)期间保护顶部电极108的外侧壁和压电层604的侧壁。此外，第二掩模层802配置成限定和/或保护压电结构(图9的106)的凸缘(图9的106l)。
如图9的剖视图900中所示出，根据第二掩模层(图8的802)对图8的结构执行第二图案化工艺。第二图案化工艺移除横向偏移第二掩模层(图8的802)的外侧壁的压电层(图8的604)的整个厚度，限定压电结构106。第二图案化工艺限定压电结构106的底部区域，所述底部区域直接位于压电结构106的顶部区域和压电层106的凸缘106l之下。顶部区域的外侧壁由凸缘106l横向偏移底部区域的外侧壁。在一些实施例中，凸缘106l的长度Ll在约5埃至100埃、50埃至1000埃、0.05微米至1微米、0.5微米至100微米或50微米至1000微米的范围内。压电结构106的底部区域的外侧壁相对于底部金属层602的顶部表面分别倾斜底部区域侧壁角θbr。在一些实施例中，第二图案化工艺包含低选择性干式刻蚀，但其它刻蚀工艺为可修改的。顶部区域侧壁角θtr、凸缘106l以及底部区域角θbr有助于将顶部电极108夹持到压电结构106和底部金属层602，从而有助于限制分层。
如图10的剖视图1000中所示出，第三掩模层1002形成在顶部电极108、压电结构106以及底部金属层602上方。第三掩模层1002的中点1002mp横向偏移顶部电极108和压电结构106的中点108mp。在一些实施例中，第三掩模层1002的中点1002mp与顶部电极108的中点108mp和压电结构106的中点(未示出)竖直对齐。第三掩模层1002具有限定在第三掩模层1002的外侧壁之间的长度Lm3。在一些实施例中，第二掩模层(图8的802)的第二长度Lm2小于第三掩模层1002的长度Lm3。在这类实施例中，长度Lm3大于第一掩模层(图6的608)的长度Lm1。在一些实施例中，第三掩模层1002的尺寸大于第二掩模层(图8的802)的尺寸，并且第二掩模层(图8的802)的尺寸大于第一掩模层(图6的608)的尺寸。在另外的实施例中，第三掩模层1002的高度大于第二掩模层(图8的802)的高度，并且第二掩模层(图8的802)的高度大于第一掩模层(图6的608)的高度。第三掩模层1002配置成保护顶部电极108的外侧壁、压电结构106的侧壁和/或压电结构106的凸缘(图9的106l)免受后续处理步骤(例如图11的第三图案化工艺)的影响。
如图11的剖视图1100中所示出，根据第三掩模层(图10的1002)对图10的结构执行第三图案化工艺。第三图案化工艺移除横向偏移第三掩模层(图10的1002)的外侧壁的底部金属层(图10的602)的整个厚度，限定底部电极104。在一些实施例中，压电结构106的底部区域的第一外侧壁与底部电极104的第一顶部边缘之间的第一侧104a上的底部电极104的区段的长度Lfs在约1埃至25埃、1埃至250埃、0.01微米至0.25微米、0.1微米至25微米或10微米至250微米的范围内。在一些实施例中，压电结构106的底部区域的第二外侧壁与底部电极104的第二顶部边缘之间的第二侧104b上的底部电极104的区段的长度Lts在约10埃至100埃、100埃至1000埃、0.1微米至1微米、1微米至100微米或100微米至1000微米的范围内。在一些实施例中，第二侧104b上的底部电极104的区段的长度Lts在比第一侧104a上的底部电极104的区段的长度Lfs大2倍至10倍的范围内。底部电极104的外侧壁相对于衬底102的顶部表面分别倾斜底部电极侧壁角θbe。
如图12的剖视图1200中所示出，钝化层110形成在顶部电极108、压电结构106、底部电极104以及衬底102的上方，限定压电MIM装置100。在一些实施例中，钝化层110可例如为或包括形成为厚度在约1000埃至3000埃范围内的陶瓷、金属氧化物、碳化物、氧化硅、氮化物等。在一些实施例中，如果钝化层110形成为厚度小于约1000埃，那么在压电MIM装置100的操作期间，压电MIM装置100可在小于约110伏的偏置电压(例如67伏)下呈现过早击穿。在一些实施例中，如果钝化层110形成为厚度大于约3000埃，那么压电MIM装置100可具有增加的结构完整性，但装置性能将下降(例如当压电MIM装置100配置成致动器时)。这反过来可以减少压电结构106可能经历的形状变化。
如图13的剖视图1300中所示出，钝化层110经图案化，在顶部电极108的顶部表面上方形成第一开口1302且在底部电极104的顶部表面上方形成第二开口1304。
如图14的剖视图1400中所示出，第一导电接触件112形成在钝化层110和顶部电极108上方。第一导电接触件112直接接触顶部电极108的顶部表面，并且填充第一开口(图13的1302)。第二导电接触件114形成在钝化层110和底部电极104上方。第二导电接触件114直接接触底部电极104的顶部表面，并且填充第二开口(图13的1304)。在一些实施例中，第一导电接触件112和第二导电接触件114可例如为或包括铜、铝等。在一些实施例中，第一导电接触件112和第二导电接触件114包括不同于顶部电极108和/或底部电极104的材料的导电材料。
图15示出根据一些实施例的形成压电金属-绝缘体-金属(MIM)装置的方法1500。尽管方法1500经示出和/或描述为一系列动作或事件，但应理解，所述方法不限于所示出的顺序或动作。因此，在一些实施例中，这些动作可以与所示出的顺序不同的顺序执行和/或可以同时执行。此外，在一些实施例中，所示出的动作或事件可以细分为多个动作或事件，这些动作或事件可在单独的时间执行或者与其它动作或子动作同时执行。在一些实施例中，可省略一些所示出的动作或事件，并且可包含其它未示出的动作或事件。
在1502处，在衬底上方形成底部电极。图6示出对应于动作1502的一些实施例的剖视图600。
在1504处，在底部电极上方形成压电层，所述压电层包含上覆底部区域的顶部区域。图6示出对应于动作1504的一些实施例的剖视图600。
在1506处，在压电层上方形成顶部电极。图6示出对应于动作1506的一些实施例的剖视图600。
在1508处，根据第一掩模层对压电层的顶部电极和顶部区域执行第一图案化工艺。图6和图7示出对应于动作1508的一些实施例的剖视图600和剖视图700。
在1510处，根据第二掩模层对压电层的底部区域执行第二图案化工艺。图8和图9示出对应于动作1510的一些实施例的剖视图800和剖视图900。
在1512处，根据第三掩模层对底部电极执行第三图案化工艺。图10和图11示出对应于动作1512的一些实施例的剖视图1000和剖视图1100。
在1514处，在顶部电极、压电层以及底部电极上方形成钝化层。图12示出对应于动作1514的一些实施例的剖视图1200。
在1516处，对钝化层执行刻蚀工艺以在顶部电极上方形成第一开口以及在底部电极上方形成第二开口。图13示出对应于动作1516的一些实施例的剖视图1300。
在1518处，在顶部电极正上方形成第一电接触件且在底部电极正上方形成第二电接触件。图14示出对应于动作1518的一些实施例的剖视图1400。
因此，在一些实施例中，本公开涉及一种形成包含配置成将顶部电极夹持到压电结构的钝化层的压电MIM装置的方法。
在一些实施例中，提供一种压电装置，其包含底部电极、顶部电极、上覆底部电极以及设置在底部电极与顶部电极之间的压电层，其中压电层包括上覆底部区域的顶部区域，底部区域的外侧壁延伸穿过顶部区域的外侧壁，其中顶部区域的外侧壁与顶部电极的外侧壁对齐。
在一些实施例中，压电装置更包括钝化层以及多个金属接触件，钝化层上覆所述顶部电极和所述压电层，其中所述钝化层从所述底部区域穿过所述顶部区域的外侧壁连续延伸到所述顶部电极的上表面多个金属接触件分别穿过所述钝化层以延伸到所述顶部电极和所述底部电极。在一些实施例中，所述底部区域的外侧壁由所述底部电极的上凸缘从所述底部电极的外侧壁横向偏移，其中所述底部电极的所述上凸缘与所述钝化层直接接触。在一些实施例中，所述顶部电极的外侧壁由所述底部区域的上凸缘从所述底部区域的所述外侧壁横向偏移，其中所述底部区域的所述上凸缘与所述钝化层直接接触。在一些实施例中，所述底部电极的所述上凸缘比所述底部区域的所述上凸缘长。在一些实施例中，所述顶部电极的外侧壁与所述顶部区域的所述外侧壁对齐。在一些实施例中，所述顶部电极的所述外侧壁沿相反方向横向倾斜，其中所述顶部区域的所述外侧壁沿相反方向横向倾斜。在一些实施例中，所述顶部电极的外侧壁与所述顶部区域的所述外侧壁相对于垂直于所述压电层的底部表面的线以第一角度倾斜，其中所述底部区域的所述外侧壁相对于垂直于所述压电层的所述底部表面的所述线以第二角度倾斜，其中所述第一角度不同于所述第二角度。在一些实施例中，所述底部区域的厚度比所述顶部区域的厚度大至少两倍，其中所述顶部区域与所述底部区域是相同的材料。
在一些实施例中，提供一种金属-绝缘体-金属(metal-insulator-metal，MIM)装置，其包含半导体衬底、上覆半导体衬底的底部电极、上覆底部电极的顶部电极、上覆顶部电极的钝化层以及位于顶部电极与底部电极之间的压电结构，其中压电结构包括面向第一方向的第一外侧壁和面向第一方向的第二外侧壁，其中第一外侧壁由从第一外侧壁延伸到第二外侧壁的压电结构的凸缘横向偏移第二外侧壁，其中压电结构的凸缘与钝化层直接接触。
在一些实施例中，所述钝化层从所述顶部电极的顶部表面连续延伸到所述底部电极的顶部表面，其中所述钝化层直接接触所述顶部电极的外侧壁、所述压电结构的所述第一外侧壁和所述第二外侧壁以及所述压电结构的所述凸缘，其中所述顶部电极的所述外侧壁面向所述第一方向。在一些实施例中，所述第一外侧壁与所述顶部电极的所述外侧壁对齐，使得直接接触所述第一外侧壁和所述顶部电极的所述外侧壁的所述钝化层的区段沿着直线限定。在一些实施例中，所述第二外侧壁由所述底部电极的凸缘横向偏移所述底部电极的外侧壁，其中所述底部电极的所述凸缘至少部分地限定所述底部电极的最上表面，其中所述底部电极的所述外侧壁面向所述第一方向。在一些实施例中，所述底部电极的所述凸缘比所述压电结构的所述凸缘长至少两倍。在一些实施例中，所述压电结构的宽度从所述底部电极的顶部表面到所述压电结构的所述凸缘连续减小，其中所述压电结构的所述宽度从所述压电结构的所述凸缘到所述顶部电极的底部表面连续减小。在一些实施例中，所述压电结构的所述宽度在所述压电结构的所述凸缘处的所述顶部电极与所述底部电极之间不连续地增大。
在一些实施例中，提供一种用于形成金属-绝缘体-金属结构的方法，所述方法包含：在衬底上方形成底部电极；在底部电极上方形成压电层，其中压电层包括上覆底部区域的顶部区域；在压电层上方形成顶部电极；根据第一掩模层对压电层的顶部电极和顶部区域执行第一图案化工艺；根据第二掩模层对压电层的底部区域执行第二图案化工艺，其中第二掩模层的尺寸大于第一掩模层的尺寸；根据第三掩模层对底部电极执行第三图案化工艺，其中第三掩模层的尺寸大于第二掩模层的尺寸；以及在顶部电极、压电层以及底部电极上方形成钝化层。
在一些实施例中，所述方法更包括对所述钝化层执行刻蚀工艺以在所述顶部电极上方形成第一开口且在所述底部电极上方形成第二开口以及在所述顶部电极正上方形成第一电接触件且在所述底部电极正上方形成第二电接触件。在一些实施例中，所述第二图案化工艺在所述压电层的所述底部区域上形成凸缘。在一些实施例中，所述顶部区域的外侧壁由所述凸缘横向偏移所述底部区域的外侧壁。
前文概述若干实施例的特征以使得本领域的技术人员可更好地理解本公开的各方面。本领域的技术人员应了解，其可以易于使用本公开作为设计或修改用于执行本文中所引入的实施例的相同目的和/或达成相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的精神及范围且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。

Claims (20)

1.一种压电装置，包括：
底部电极；
顶部电极，上覆所述底部电极；
压电层，设置在所述底部电极与所述顶部电极之间，其中所述压电层包括上覆底部区域的顶部区域，所述底部区域的外侧壁延伸穿过所述顶部区域的外侧壁，其中所述顶部区域的所述外侧壁与所述顶部电极的外侧壁对齐，其中所述顶部区域直接接触所述底部区域；以及
钝化层，上覆所述顶部电极和所述压电层，其中所述钝化层从所述底部区域穿过所述顶部区域的所述外侧壁连续地延伸到所述顶部电极的上表面，其中所述钝化层包括面向第一方向的第一外侧壁和面向所述第一方向的第二外侧壁，其中所述第一外侧壁由从所述第一外侧壁延伸到所述第二外侧壁的所述钝化层的上表面横向偏移所述第二外侧壁，其中所述钝化层的所述上表面垂直设置于所述顶部电极的底部表面上方。
2.根据权利要求1所述的压电装置，更包括：
多个金属接触件，分别穿过所述钝化层以延伸到所述顶部电极和所述底部电极。
3.根据权利要求2所述的压电装置，其中所述底部区域的所述外侧壁由所述底部电极的上凸缘从所述底部电极的外侧壁横向偏移，其中所述底部电极的所述上凸缘与所述钝化层直接接触。
4.根据权利要求3所述的压电装置，其中所述顶部电极的所述外侧壁由所述底部区域的上凸缘从所述底部区域的所述外侧壁横向偏移，其中所述底部区域的所述上凸缘与所述钝化层直接接触。
5.根据权利要求4所述的压电装置，其中所述底部电极的所述上凸缘比所述底部区域的所述上凸缘长。
6.根据权利要求1所述的压电装置，其中所述顶部电极的所述外侧壁与所述顶部区域的所述外侧壁是倾斜的。
7.根据权利要求6所述的压电装置，其中所述顶部电极的所述外侧壁沿相反方向横向倾斜，其中所述顶部区域的所述外侧壁沿相反方向横向倾斜。
8.根据权利要求1所述的压电装置，其中所述顶部电极的所述外侧壁与所述顶部区域的所述外侧壁相对于垂直于所述压电层的底部表面的线以第一角度倾斜，其中所述底部区域的所述外侧壁相对于垂直于所述压电层的所述底部表面的所述线以第二角度倾斜，其中所述第一角度不同于所述第二角度。
9.根据权利要求1所述的压电装置，其中所述底部区域的厚度比所述顶部区域的厚度大至少两倍，其中所述顶部区域与所述底部区域是相同的材料。
10.一种金属-绝缘体-金属装置，包括：
半导体衬底；
底部电极，上覆所述半导体衬底；
顶部电极，上覆所述底部电极；
钝化层，上覆所述顶部电极；以及
压电结构，位于所述顶部电极与所述底部电极之间，其中所述压电结构包括面向第一方向的第一外侧壁和面向所述第一方向的第二外侧壁，其中所述第一外侧壁由从所述第一外侧壁延伸到所述第二外侧壁的所述压电结构的凸缘横向偏移所述第二外侧壁，其中所述压电结构的所述凸缘与所述钝化层直接接触，
其中所述钝化层包括直接接触所述顶部电极的外侧壁和所述压电结构的所述第一外侧壁的内侧壁，其中所述钝化层的所述内侧壁相对于所述半导体衬底的顶部表面倾斜，其中直接上覆所述压电结构的所述凸缘的所述钝化层的厚度从所述第一外侧壁到在所述第一方向上从所述第一外侧壁横向偏移非零距离的第一点连续地减小。
11.根据权利要求10所述的金属-绝缘体-金属装置，其中所述钝化层从所述顶部电极的顶部表面连续延伸到所述底部电极的顶部表面，其中所述钝化层直接接触所述压电结构的所述凸缘，其中所述顶部电极的所述外侧壁面向所述第一方向。
12.根据权利要求11所述的金属-绝缘体-金属装置，其中所述第一外侧壁与所述顶部电极的所述外侧壁对齐。
13.根据权利要求10所述的金属-绝缘体-金属装置，其中所述第二外侧壁由所述底部电极的凸缘横向偏移所述底部电极的外侧壁，其中所述底部电极的所述凸缘至少部分地限定所述底部电极的最上表面，其中所述底部电极的所述外侧壁面向所述第一方向。
14.根据权利要求13所述的金属-绝缘体-金属装置，其中所述底部电极的所述凸缘比所述压电结构的所述凸缘长至少两倍。
15.根据权利要求10所述的金属-绝缘体-金属装置，其中所述压电结构的宽度从所述底部电极的顶部表面到所述压电结构的所述凸缘连续减小，其中所述压电结构的所述宽度从所述压电结构的所述凸缘到所述顶部电极的底部表面连续减小。
16.根据权利要求15所述的金属-绝缘体-金属装置，其中所述压电结构的所述宽度在所述压电结构的所述凸缘处的所述顶部电极与所述底部电极之间不连续地增大。
17.一种用于形成金属-绝缘体-金属结构的方法，包括：
在衬底上方形成底部电极；
在所述底部电极上方形成压电层，其中所述压电层包括上覆底部区域的顶部区域；
在所述压电层上方形成顶部电极；
根据第一掩模层对所述压电层的所述顶部区域和所述顶部电极执行第一图案化工艺，其中所述第一图案化工艺定义出所述压电层的面向第一方向的第一外侧壁和所述顶部电极的面向所述第一方向的外侧壁；
根据第二掩模层对所述压电层的所述底部区域执行第二图案化工艺，其中所述第二掩模层的尺寸大于所述第一掩模层的尺寸，其中所述第二图案化工艺定义出所述压电层的面向所述第一方向的第二外侧壁，其中所述第一外侧壁由从所述第一外侧壁延伸到所述第二外侧壁的所述压电层的凸缘横向偏移所述第二外侧壁；
根据第三掩模层对所述底部电极执行第三图案化工艺，其中所述第三掩模层的尺寸大于所述第二掩模层的尺寸；以及
在所述顶部电极、压电层以及所述底部电极上方形成钝化层，其中所述钝化层直接接触所述压电层的所述凸缘，其中所述钝化层包括直接接触所述顶部电极的所述外侧壁和所述压电层的所述第一外侧壁的内侧壁，其中所述钝化层的所述内侧壁相对于所述衬底的顶部表面倾斜，其中直接上覆所述压电层的所述凸缘的所述钝化层的厚度从所述压电层的所述第一外侧壁到在所述第一方向上从所述第一外侧壁横向偏移非零距离的第一点连续地减小。
18. 根据权利要求17所述的用于形成金属-绝缘体-金属结构的方法，更包括：
对所述钝化层执行刻蚀工艺以在所述顶部电极上方形成第一开口且在所述底部电极上方形成第二开口；以及
在所述顶部电极正上方形成第一电接触件且在所述底部电极正上方形成第二电接触件。
19.根据权利要求17所述的用于形成金属-绝缘体-金属结构的方法，其中所述钝化层包括第一对相对的外侧壁，其中所述第一对相对的外侧壁之间的距离从所述钝化层的顶部表面沿朝向所述衬底的方向连续地减小。
20.根据权利要求19所述的用于形成金属-绝缘体-金属结构的方法，其中所述钝化层的所述第一对相对的外侧壁垂直设置在所述顶部电极的底部表面上方。
CN201910912617.3A 2018-09-26 2019-09-25 用于压电装置的击穿电压增强的结构与方法 Active CN110957413B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862736734P 2018-09-26 2018-09-26
US62/736,734 2018-09-26
US16/417,797 2019-05-21
US16/417,797 US11107630B2 (en) 2018-09-26 2019-05-21 Integration scheme for breakdown voltage enhancement of a piezoelectric metal-insulator-metal device

Publications (2)

Publication Number Publication Date
CN110957413A CN110957413A (zh) 2020-04-03
CN110957413B true CN110957413B (zh) 2023-05-19

Family

ID=69885003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910912617.3A Active CN110957413B (zh) 2018-09-26 2019-09-25 用于压电装置的击穿电压增强的结构与方法

Country Status (3)

Country Link
US (2) US11107630B2 (zh)
CN (1) CN110957413B (zh)
TW (1) TWI725548B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554799A (zh) * 2020-04-23 2020-08-18 瑞声声学科技(深圳)有限公司 平坦化方法
CN115915902A (zh) * 2021-07-20 2023-04-04 北京京东方技术开发有限公司 一种压电器件及其制备方法、面板、触觉再现装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410208A (en) * 1993-04-12 1995-04-25 Acuson Corporation Ultrasound transducers with reduced sidelobes and method for manufacture thereof
CN104904027A (zh) * 2013-01-14 2015-09-09 罗伯特·博世有限公司 用于制造多层电极系统的方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245768C (zh) * 2001-09-07 2006-03-15 松下电器产业株式会社 薄膜压电体元件及其制造方法并致动器
US7193756B2 (en) 2003-11-26 2007-03-20 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, method for fabricating the same, inkjet head, method for fabricating the same, and inkjet recording apparatus
US8143699B2 (en) * 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
JP2016511628A (ja) 2013-03-13 2016-04-14 マイクロジェン システムズ インコーポレイテッド 対称二重圧電スタック微小電気機械圧電カンチレバーエネルギー回収器
WO2015155746A1 (en) * 2014-04-11 2015-10-15 Fondazione Istituto Italiano Di Tecnologia Device for harvesting energy from a fluidic flow including a thin film of piezoelectric material
CN106687830B (zh) * 2014-07-18 2019-05-10 珀莱特股份有限公司 压电致动的光学透镜
US9440848B2 (en) * 2014-09-30 2016-09-13 Pixtronix, Inc. Passivated microelectromechanical structures and methods
US10734968B2 (en) * 2016-08-26 2020-08-04 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic resonator and filter including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410208A (en) * 1993-04-12 1995-04-25 Acuson Corporation Ultrasound transducers with reduced sidelobes and method for manufacture thereof
CN104904027A (zh) * 2013-01-14 2015-09-09 罗伯特·博世有限公司 用于制造多层电极系统的方法和装置

Also Published As

Publication number Publication date
US11107630B2 (en) 2021-08-31
TW202013777A (zh) 2020-04-01
TWI725548B (zh) 2021-04-21
CN110957413A (zh) 2020-04-03
US20210383972A1 (en) 2021-12-09
US20200098517A1 (en) 2020-03-26
US11984261B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
KR102352524B1 (ko) 캐패시터를 포함하는 전자 디바이스
KR100419233B1 (ko) 멤스소자 및 그의 제작방법
CN110957413B (zh) 用于压电装置的击穿电压增强的结构与方法
US20240090334A1 (en) Piezoelectric device and method of forming the same
CN111223842A (zh) 半导体装置及其制造方法
US7936073B2 (en) Semiconductor device and method of manufacturing the same
US20220367784A1 (en) Fully-wet via patterning method in piezoelectric sensor
TW202006980A (zh) 具有氫氣吸氣劑的壓電裝置
US9287050B2 (en) MEMS and method of manufacturing the same
CN112331770A (zh) 金属-绝缘体-金属器件及其形成方法
US6812568B2 (en) Electrode structure, and method for manufacturing thin-film structure
US9590027B2 (en) Method for fabricating an integrated-passives device with a MIM capacitor and a high-accuracy resistor on top
US7989904B2 (en) Micro-electromechanical device and manufacturing method thereof
US20200343435A1 (en) Method for producing an electronic component with double quantum dots
DE102013206368A1 (de) Halbleiterchip und Verfahren zu dessen Herstellung
WO2022153697A1 (ja) Ｍｅｍｓスイッチおよびｍｅｍｓスイッチの製造方法
CN113539837B (zh) 半导体结构引线的制备方法及半导体结构
CN109791840B (zh) 电子部件
US10418438B2 (en) Capacitor structure with an extended dielectric layer and method of forming a capacitor structure
CN114348955A (zh) 半导体结构及其形成方法
WO2021213773A1 (de) Verfahren zur herstellung einer mikroelektronikvorrichtung
TWI463637B (zh) 半導體結構及其製造方法
JP2018037618A (ja) 半導体装置、半導体装置の製造方法
US20090127670A1 (en) Semiconductor device, method for manufacturing the same and mask pattern for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant