CN110955403A - 近似基-8布斯编码器及混合布斯编码的近似二进制乘法器 - Google Patents

近似基-8布斯编码器及混合布斯编码的近似二进制乘法器 Download PDF

Info

Publication number
CN110955403A
CN110955403A CN201911196421.5A CN201911196421A CN110955403A CN 110955403 A CN110955403 A CN 110955403A CN 201911196421 A CN201911196421 A CN 201911196421A CN 110955403 A CN110955403 A CN 110955403A
Authority
CN
China
Prior art keywords
gate
input end
booth
approximate
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911196421.5A
Other languages
English (en)
Other versions
CN110955403B (zh
Inventor
贺雅娟
朱飞宇
衣溪琳
裴浩然
侯博文
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911196421.5A priority Critical patent/CN110955403B/zh
Publication of CN110955403A publication Critical patent/CN110955403A/zh
Application granted granted Critical
Publication of CN110955403B publication Critical patent/CN110955403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/46—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using electromechanical counter-type accumulators
    • G06F7/462—Multiplying; dividing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提出一种近似基‑8布斯编码器，将传统的精确基‑8布斯编码中的“×3”用“×2”和“×4”代替，使近似基‑8布斯编码的所有部分积都能通过简单移位得到，大幅简化了编码电路。本发明还提出一种应用近似基‑8布斯编码器构成的混合布斯编码的近似二进制乘法器，将精确基‑4布斯编码与近似基‑8布斯编码方案相结合，在乘数的高权重部分，采用精确的基‑4布斯编码进行划分编码并根据编码生成对应的部分积；在乘数的低权重部分，采用近似基‑8布斯编码进行划分编码并根据编码生成对应的部分积；利用部分积压缩模块将编码模块产生的所有部分积进行压缩，利用最终求和模块将经过部分积压缩模块压缩后的所有部分积相加得到近似二进制乘法器的最终输出。

Description

近似基-8布斯编码器及混合布斯编码的近似二进制乘法器
技术领域
本发明属于集成电路技术领域，涉及一种近似基-8布斯编码器和应用近似基-8布斯编码器构成的混合基布斯编码的近似二进制乘法器。
背景技术
随着电子信息技术的不断发展，数据处理需求不断增加，对底层计算单元的设计提出了新的挑战。在各种运算单元中，乘法器的应用较为广泛，在数字电路中占据着重要的地位。同时，由于乘法运算的复杂性，乘法器通常需要较大的电路开销，对整个电路的功耗影响较大。近似计算技术作为解决集成电路性能和功耗之间矛盾的一种方法，用带有误差的近似计算结果取代精确结果，从而实现电路计算速度的提高和电路功耗的降低。将近似计算技术引入乘法器设计，能够在保证一定计算精度的同时提升乘法器性能。
传统的布斯编码乘法器通常包括部分积生成模块、部分积压缩模块和最终求和模块。在部分积的生成方法上，传统精确乘法器通常采用精确基-4布斯编码。精确基-4布斯编码需要较多的编码单元，占用了大量的资源，同时产生的部分积数量较多，不利于之后的部分积压缩处理。而更高阶的布斯编码虽然减少了部分积数量，但需要计算被乘数乘以奇数的结果，部分积不能直接通过移位操作得到，电路复杂度较高，同时具有较高的延迟。而且基-8布斯编码中包括对被乘数“×3”的操作，电路实现较为复杂。
发明内容
针对上述传统布斯编码乘法器采用精确布斯编码的方式存在的占用资源多、电路复杂度高、延迟大等问题，以及传统基-8布斯编码中由于存在对被乘数“×3”的操作导致的电路实现复杂不利于乘法器中的应用的问题，本发明提出了一种近似基-8布斯编码器，不需要进行“×3”的操作，降低了电路实现的复杂度。
本发明实现近似基-8布斯编码器的技术方案为：
近似基-8布斯编码器，包括第一反相器、第二反相器、第三反相器、第一或非门、第二或非门、第三或非门、第四或非门、第一与非门、第一异或门、第一同或门和第二同或门，
第一异或门的第一输入端作为所述近似基-8布斯编码器的第一输入端和符号位输出端，其第二输入端连接第一同或门的第一输入端并作为所述近似基-8布斯编码器的第二输入端，其输出端连接第一或非门的第一输入端和第一反相器的输入端；
第二同或门的第一输入端连接第一同或门的第二输入端并作为所述近似基-8布斯编码器的第三输入端，其第二输入端作为所述近似基-8布斯编码器的第四输入端，其输出端连接第一或非门的第二输入端和第三反相器的输入端；
第一或非门的输出端作为所述近似基-8布斯编码器的1倍信号输出端；
第二或非门的第一输入端连接第一反相器的输出端和第四或非门的第一输入端，其第二输入端连接第三反相器的输出端、第三或非门的第一输入端和第四或非门的第二输入端，其输出端作为所述近似基-8布斯编码器的4倍信号输出端；
第二反相器的输入端连接第一同或门的输出端和第三或非门的第二输入端，其输出端连接第四或非门的第三输入端；
第一与非门的第一输入端连接第四或非门的输出端，其第二输入端连接第三或非门的输出端，其输出端作为所述近似基-8布斯编码器的2倍信号输出端；
所述近似基-8布斯编码器的第一输入端至第四输入端分别连接所述近似基-8布斯编码器输入信号中的最高位至最低位，所述近似基-8布斯编码器的符号位输出端、1倍信号输出端、2倍信号输出端和4倍信号输出端的信号共同作为所述近似基-8布斯编码器的输出编码。
由于布斯编码乘法器的部分积生成模块在整个电路的面积、功耗、延迟中占有最大的比例，对其进行近似处理和优化设计具有重要意义，因此本发明还提出一种将近似基-8布斯编码和精确基-4布斯编码相结合实现混合布斯编码用于生成部分积的近似二进制乘法器，将近似基-8布斯编码应用于权重较低的部分积生成，降低了编码单元的复杂度；将精确基-4布斯编码应用于权重较高的部分积生成，保证了计算结果的精度。
本发明实现混合布斯编码的近似二进制乘法器的技术方案为：
混合布斯编码的近似二进制乘法器，包括编码模块、部分积压缩模块和最终求和模块，
所述编码模块用于对乘数进行编码并根据编码获得乘数和被乘数的乘法运算中的部分积；
所述部分积压缩模块用于将所述编码模块产生的所有部分积进行压缩；
所述最终求和模块将经过所述部分积压缩模块压缩后的所有部分积相加得到所述近似二进制乘法器的输出；
所述乘数分为两部分，所述编码模块包括精确基-4布斯编码模块和近似基-8布斯编码模块，所述精确基-4布斯编码模块的输入信号为被乘数和所述乘数中权重更高的一部分，所述近似基-8布斯编码模块的输入信号为被乘数和所述乘数中权重更低的一部分；
所述精确基-4布斯编码模块将所述乘数中权重更高的一部分按照三位一组，每组之间交叠一位的方式进行划分，对划分后的每一组进行编码并根据编码获得每一组对应的部分积，划分时乘数中权重更高的一部分的位数不足时在结尾补零；
所述近似基-8布斯编码模块将所述乘数中权重更低的一部分按照四位一组，每组之间交叠一位的方式进行划分，对划分后的每一组进行编码并根据编码获得每一组对应的部分积，划分时乘数中权重更低的一部分的位数不足时在结尾补零，且所述近似基-8布斯编码模块划分的最高位与所述精确基-4布斯编码模块划分的最低位相互交叠；
所述近似基-8布斯编码模块采用式(1)对所述乘数中权重更低的一部分被划分后的每一组进行编码，
Figure BDA0002294757720000031
其中bi+2、bi+1、bi、bi-1分别是所述乘数中权重更低的一部分被划分后的每一组中的最高位至最低位，Sign、S×1、S×2、S×4分别是编码结果中的符号信号、1倍信号、2倍信号和4倍信号。
具体的，所述近似基-8布斯编码模块利用近似基-8布斯编码器对划分后的所述乘数中权重更低的一部分的每一组进行编码，所述近似基-8布斯编码器包括第一反相器、第二反相器、第三反相器、第一或非门、第二或非门、第三或非门、第四或非门、第一与非门、第一异或门、第一同或门和第二同或门，
第一异或门的第一输入端作为所述近似基-8布斯编码器的第一输入端和符号位输出端，其第二输入端连接第一同或门的第一输入端并作为所述近似基-8布斯编码器的第二输入端，其输出端连接第一或非门的第一输入端和第一反相器的输入端；
第二同或门的第一输入端连接第一同或门的第二输入端并作为所述近似基-8布斯编码器的第三输入端，其第二输入端作为所述近似基-8布斯编码器的第四输入端，其输出端连接第一或非门的第二输入端和第三反相器的输入端；
第一或非门的输出端作为所述近似基-8布斯编码器的1倍信号输出端；
第二或非门的第一输入端连接第一反相器的输出端和第四或非门的第一输入端，其第二输入端连接第三反相器的输出端、第三或非门的第一输入端和第四或非门的第二输入端，其输出端作为所述近似基-8布斯编码器的4倍信号输出端；
第二反相器的输入端连接第一同或门的输出端和第三或非门的第二输入端，其输出端连接第四或非门的第三输入端；
第一与非门的第一输入端连接第四或非门的输出端，其第二输入端连接第三或非门的输出端，其输出端作为所述近似基-8布斯编码器的2倍信号输出端；
所述近似基-8布斯编码器的第一输入端至第四输入端分别连接所述乘数中权重更低的一部分被划分后的每一组中的最高位至最低位，所述近似基-8布斯编码器的符号位输出端、1倍信号输出端、2倍信号输出端和4倍信号输出端的信号共同作为所述近似基-8布斯编码器的输出编码。
具体的，所述部分积压缩模块利用4-2压缩器、全加器和半加器对所述编码模块产生的所有部分积进行压缩。
具体的，所述部分积压缩模块中在每一行部分积的最低位添加一位符号补偿位，每一行部分积中将符号补偿位与最低位相或的结果作为当前行部分积的最低位。
本发明的有益效果为：本发明提出一种近似基-8布斯编码方式，将传统的精确基-8布斯编码中的“×3”用“×2”和“×4”代替，使近似基-8布斯编码的所有部分积都能通过简单移位得到，大幅简化了编码电路；本发明还提出一种近似二进制乘法器，将近似基-8布斯编码与精确基-4布斯编码结合用于产生部分积，由于基-8布斯编码部分引入了近似降低了编码单元的复杂度；在权重较高的部分积生成过程中采用精确基-4布斯编码，从而保证了乘法器计算结果的误差较低，在精度和复杂度之间实现了平衡，适用于对低能耗和低硬件复杂度的要求较高，但不要求得到精确结果，对误差有一定容忍度的运算场景。
附图说明
图1为本发明提出的混合布斯编码的近似二进制乘法器的结构示意图。
图2为利用本发明提出的混合布斯编码的近似二进制乘法器在位宽为8位和位宽为12位时进行混合基布斯编码的结构划分示意图。
图3为传统的精确基-8布斯编码真值表。
图4为本发明提出的近似基-8布斯编码真值表。
图5为本发明提出的近似基-8布斯编码器的门级电路示意图。
图6为实施例中设置符号补偿位近似前后分别对应的部分积阵列。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步叙述。
由于传统精确基-8布斯编码中包括对被乘数“×3”的操作，电路实现较为复杂，因此本发明提出一种近似基-8布斯编码的方式，对传统精确基-8布斯编码中的“×3”操作进行近似处理，使基-8布斯编码的所有部分积都能通过简单移位得到，因此大幅简化了编码电路。另外本发明还提出一种混合布斯编码的近似二进制乘法器，将精确基-4布斯编码与近似基-8布斯编码方案相结合，能够在误差较低的条件下降低乘法器的复杂度。
如图1所示是本发明提出的混合布斯编码的近似二进制乘法器的结构示意图，包括编码模块、部分积压缩模块和最终求和模块，编码模块用于对乘数进行编码并根据编码获得乘数和被乘数的乘法运算中的部分积；部分积压缩模块用于将编码模块产生的所有部分积进行压缩，可以利用4-2压缩器，全加器和半加器将编码模块产生的部分积数据进行逻辑运算；最终求和模块将经过部分积压缩模块压缩后的所有部分积相加得到近似二进制乘法器的最终输出。
其中编码模块中将布斯编码生成部分积的过程分为两部分：在乘数的高权重部分，采用精确的基-4布斯编码进行划分，对划分后的每一组进行编码并根据获得的编码生成对应的部分积；在乘数的低权重部分，采用近似处理后的近似基-8布斯编码进行划分，对划分后的每一组进行编码并根据获得的编码生成对应的部分积。精确基-4布斯编码模块的输入端接外部输入数据，包括被乘数和乘数的高权重部分；近似基-8布斯编码模块的输入端接外部输入数据，包括被乘数和乘数的低权重部分。外部输入的被乘数和乘数的步长固定且与乘法器的位数相同，可以是任意数值的二进制数据。
对于精确的基-4布斯编码方案，需要在乘数结尾补“0”，然后按照三位一组，每组之间交叠一位的方式进行划分。其划分原理可以表示为：
Figure BDA0002294757720000051
其中B为乘数，N为乘数B的位宽，b为乘数B中的具体位。
类似的，对于精确的基-8布斯编码，在乘数结尾补“0”后按照四位一组，每组之间交叠一位的方式进行划分。其划分原理可以表示为：
Figure BDA0002294757720000052
本发明中的混合编码方案将部分积的生成分为两个部分，将精确基-4布斯编码和近似基-8布斯编码相结合，共同应用于部分积的生成。首先将乘数划分为高权重和低权重两个部分，并在结尾补“0”以保证乘数能够被完整划分，然后在乘数的较低权重的部分采用近似基-8布斯编码，按照四位一组，每组之间交叠一位的规律进行划分，在乘数的较高权重的部分采用精确基-4布斯编码，按照三位一组，每组之间交叠一位的规律进行划分，同时本发明提出将精确基-4布斯编码的最高位和近似基-8布斯编码的最低位互相交叠以保证混合编码的正确性。本发明中提出的混合编码的原理可以表示为：
Figure BDA0002294757720000061
其中N1为乘数中采用精确基-4布斯编码的位数，N2为乘数中采用近似基-8布斯编码的位数，若乘数位宽为N，则N＝N1+N2。
布斯编码生成部分积的方式对各种位宽的乘法器具有普适性，可以通过改变精确基-4布斯编码和近似基-8布斯编码的划分位置来实现乘法器精度和复杂度的折中：乘数中采用精确基-4布斯编码的部分占的位数越多就越精确，同时越复杂；乘数中采用近似基-8布斯编码的部分占的位数越多就越简化但会损失更多精度。可以根据不同运算场景的要求选取不同的部分积划分方法。本实施例中分别以位宽为8位、12位乘数的划分方法为例，其混合编码的不同划分方法如图2所示，其他位宽乘数的划分方法类似。如图2中第一种情况利用三个精确基-4布斯编码和一个近似基-8布斯编码对位宽为8位的乘数进行划分，将b2-b7用精确基-4布斯编码进行划分，b2-b4划分为精确基-4布斯编码的一组，b4-b6划分为精确基-4布斯编码的一组，b6、b7再补一位0划分为精确基-4布斯编码的一组，由于需要将精确基-4布斯编码的最高位和近似基-8布斯编码的最低位互相交叠以保证混合编码的正确性，因此将b0-b2用近似基-8布斯编码进行划分，补一位0将b0-b2和补位的0划分为近似基-8布斯编码的一组。同样的方法图2的第二种情况给出了利用一个精确基-4布斯编码和两个近似基-8布斯编码对位宽为8位的乘数进行划分的示例，图2的第三种情况给出了利用两个精确基-4布斯编码和三个近似基-8布斯编码对位宽为12位的乘数进行划分的示例，图2的第四种情况给出了利用三个精确基-4布斯编码和两个近似基-8布斯编码对位宽为12位的乘数进行划分的示例。
相比于传统的精确基-8布斯编码，本发明在混合编码中对基-8布斯编码部分进行了近似处理，提出一种新的构思实现近似基-8布斯编码。
传统精确基-8布斯编码的真值表如图3所示，其中bi+2bi+1bibi-1为乘数分组后每一组的四位数据，精确基-8布斯编码根据分组结果进行编码得到精确基-8布斯编码的编码信号，包括符号信号Sign、1倍信号S×1、2倍信号S×2、3倍信号S×3和4倍信号S×4。PPi表示部分积，即被乘数A的倍数。由图3可知，在生成部分积时需要对被乘数进行“×3”操作，计算结果不能通过对被乘数进行简单位移得到，需要额外的加法器参与运算。因而虽然精确基-8布斯编码可以有效减少部分积数量，但其编码复杂性大幅提高。本发明中对基-8布斯编码进行近似处理，分别使用“×2”和“×4”代替“×3”进行编码，使所有部分积都可以通过根据编码结果对被乘数进行相应的移位操作得到，从而大幅简化了编码生成部分积的过程，不仅降低了编码单元的复杂度，而且减少了生成部分积的延迟。对于精确基-8布斯编码单元，当输入为“0101”、“0110”、“1001”和“1010”时，需要对被乘数进行“×3”操作得到部分积。本发明中提出的近似基-8布斯编码将“0101”和“1010”近似为“×2”，将“0110”和“1001”近似为“×4”。近似后得到的真值表如图4所示。
根据近似处理后的真值表得到各编码信号对应逻辑表达式如下：
Figure BDA0002294757720000071
值得注意的是，虽然增加一层取反操作表面上增加了逻辑复杂度，但由于或非门和与非门在电路层比与门和或门更易于实现，所以取反操作实际上降低了电路复杂度。同时虽然S×2信号的逻辑表达式较为复杂，但转化为实际电路时，多个信号可以复用，实际门级电路并不复杂，如图5所示给出了一种近似编码单元的对应门级电路，本实施例中近似基-8布斯编码器包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第一或非门NOR1、第二或非门NOR2、第三或非门NOR3、第四或非门NOR4、第一与非门NAND1、第一异或门XOR1、第一同或门XNOR1和第二同或门XNOR2，第一异或门XOR1的第一输入端作为近似基-8布斯编码器的第一输入端和符号位输出端，其第二输入端连接第一同或门XNOR1的第一输入端并作为近似基-8布斯编码器的第二输入端，其输出端连接第一或非门NOR1的第一输入端和第一反相器INV1的输入端；第二同或门XNOR2的第一输入端连接第一同或门XNOR1的第二输入端并作为近似基-8布斯编码器的第三输入端，其第二输入端作为近似基-8布斯编码器的第四输入端，其输出端连接第一或非门NOR1的第二输入端和第三反相器INV3的输入端；第一或非门NOR1的输出端作为近似基-8布斯编码器的1倍信号输出端；第二或非门NOR2的第一输入端连接第一反相器INV1的输出端和第四或非门NOR4的第一输入端，其第二输入端连接第三反相器INV3的输出端、第三或非门NOR3的第一输入端和第四或非门NOR4的第二输入端，其输出端作为近似基-8布斯编码器的4倍信号输出端；第二反相器INV2的输入端连接第一同或门XNOR1的输出端和第三或非门NOR3的第二输入端，其输出端连接第四或非门NOR4的第三输入端；第一与非门NAND1的第一输入端连接第四或非门NOR4的输出端，其第二输入端连接第三或非门NOR3的输出端，其输出端作为近似基-8布斯编码器的2倍信号输出端；近似基-8布斯编码器的第一输入端至第四输入端分别连接近似基-8布斯编码器输入信号中的最高位至最低位，近似基-8布斯编码器的符号位输出端、1倍信号输出端、2倍信号输出端和4倍信号输出端的信号共同作为近似基-8布斯编码器的输出编码。
本发明提出的近似编码方法在每组部分积中引入的误差等于被乘数与对应权重的积。但在每组部分积中误差发生的概率仅为25％，并且应用多组近似基-8布斯编码时，误差之间有一定概率可以互相部分抵消。
作为一种优选，本发明还提出了在非精确乘法器中对符号补偿位进行近似处理。对于传统的精确布斯编码乘法器，每行部分积的最低位需添加一位符号补偿位以保证部分积的正确。符号补偿位的存在使得部分积阵列不再规整，影响后续的部分积压缩过程。本发明中将符号补偿位与每行部分积的最低位相或的结果作为部分积的最低位，从而使部分积更加规整并便于压缩，通过在部分积压缩模块设置一个或门可以实现本发明提出的对符号补偿位进行近似处理。对符号补偿位近似前后分别对应的部分积阵列如图6所示。
综上所述，本发明将布斯编码乘法器的部分积生成模块分为精确基-4和近似基-8两个部分：将近似基-8布斯编码应用于权重较低的部分积生成模块，并对其进行近似设计以降低编码单元复杂度；将精确基-4布斯编码应用于权重较高的部分积生成模块，保证计算结果的精度采样精确与近似混合的布斯编码方案代替传统布斯编码乘法器中的精确部分积编码方案，达到了降低电路复杂度的目的。通过控制混合编码中精确基-4布斯编码和近似基-8布斯编码的划分位置，以及优化基-8布斯编码的近似处理方法，采用“×2”和“×4”代替了“×3”进行编码，实现了电路复杂度和计算结果精确度之间的折中。
将本发明与传统8×8比特精确基-4布斯编码乘法器性比，本发明提出的近似二进制乘法器经过实验仿真得出功耗降低了54.4％，延迟时间降低8.2％，同时具有几乎为0的平均相对错误距离与较小的归一化平均错误距离。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (5)

1.近似基-8布斯编码器，其特征在于，包括第一反相器、第二反相器、第三反相器、第一或非门、第二或非门、第三或非门、第四或非门、第一与非门、第一异或门、第一同或门和第二同或门，
第一异或门的第一输入端作为所述近似基-8布斯编码器的第一输入端和符号位输出端，其第二输入端连接第一同或门的第一输入端并作为所述近似基-8布斯编码器的第二输入端，其输出端连接第一或非门的第一输入端和第一反相器的输入端；
第二同或门的第一输入端连接第一同或门的第二输入端并作为所述近似基-8布斯编码器的第三输入端，其第二输入端作为所述近似基-8布斯编码器的第四输入端，其输出端连接第一或非门的第二输入端和第三反相器的输入端；
第一或非门的输出端作为所述近似基-8布斯编码器的1倍信号输出端；
第二或非门的第一输入端连接第一反相器的输出端和第四或非门的第一输入端，其第二输入端连接第三反相器的输出端、第三或非门的第一输入端和第四或非门的第二输入端，其输出端作为所述近似基-8布斯编码器的4倍信号输出端；
第二反相器的输入端连接第一同或门的输出端和第三或非门的第二输入端，其输出端连接第四或非门的第三输入端；
第一与非门的第一输入端连接第四或非门的输出端，其第二输入端连接第三或非门的输出端，其输出端作为所述近似基-8布斯编码器的2倍信号输出端；
所述近似基-8布斯编码器的第一输入端至第四输入端分别连接所述近似基-8布斯编码器输入信号中的最高位至最低位，所述近似基-8布斯编码器的符号位输出端、1倍信号输出端、2倍信号输出端和4倍信号输出端的信号共同作为所述近似基-8布斯编码器的输出编码。
2.混合布斯编码的近似二进制乘法器，包括编码模块、部分积压缩模块和最终求和模块，
所述编码模块用于对乘数进行编码并根据编码获得乘数和被乘数的乘法运算中的部分积；
所述部分积压缩模块用于将所述编码模块产生的所有部分积进行压缩；
所述最终求和模块将经过所述部分积压缩模块压缩后的所有部分积相加得到所述近似二进制乘法器的输出；
其特征在于，所述乘数分为两部分，所述编码模块包括精确基-4布斯编码模块和近似基-8布斯编码模块，所述精确基-4布斯编码模块的输入信号为被乘数和所述乘数中权重更高的一部分，所述近似基-8布斯编码模块的输入信号为被乘数和所述乘数中权重更低的一部分；
所述精确基-4布斯编码模块将所述乘数中权重更高的一部分按照三位一组，每组之间交叠一位的方式进行划分，对划分后的每一组进行编码并根据编码获得每一组对应的部分积，划分时乘数中权重更高的一部分的位数不足时在结尾补零；
所述近似基-8布斯编码模块将所述乘数中权重更低的一部分按照四位一组，每组之间交叠一位的方式进行划分，对划分后的每一组进行编码并根据编码获得每一组对应的部分积，划分时乘数中权重更低的一部分的位数不足时在结尾补零，且所述近似基-8布斯编码模块划分的最高位与所述精确基-4布斯编码模块划分的最低位相互交叠；
所述近似基-8布斯编码模块采用式(1)对所述乘数中权重更低的一部分被划分后的每一组进行编码，
Figure FDA0002294757710000021
其中bi+2、bi+1、bi、bi-1分别是所述乘数中权重更低的一部分被划分后的每一组中的最高位至最低位，Sign、S×1、S×2、S×4分别是编码结果中的符号信号、1倍信号、2倍信号和4倍信号。
3.根据权利要求2所述的混合布斯编码的近似二进制乘法器，其特征在于，所述近似基-8布斯编码模块利用近似基-8布斯编码器对划分后的所述乘数中权重更低的一部分的每一组进行编码，所述近似基-8布斯编码器包括第一反相器、第二反相器、第三反相器、第一或非门、第二或非门、第三或非门、第四或非门、第一与非门、第一异或门、第一同或门和第二同或门，
第一异或门的第一输入端作为所述近似基-8布斯编码器的第一输入端和符号位输出端，其第二输入端连接第一同或门的第一输入端并作为所述近似基-8布斯编码器的第二输入端，其输出端连接第一或非门的第一输入端和第一反相器的输入端；
第二同或门的第一输入端连接第一同或门的第二输入端并作为所述近似基-8布斯编码器的第三输入端，其第二输入端作为所述近似基-8布斯编码器的第四输入端，其输出端连接第一或非门的第二输入端和第三反相器的输入端；
第一或非门的输出端作为所述近似基-8布斯编码器的1倍信号输出端；
第二或非门的第一输入端连接第一反相器的输出端和第四或非门的第一输入端，其第二输入端连接第三反相器的输出端、第三或非门的第一输入端和第四或非门的第二输入端，其输出端作为所述近似基-8布斯编码器的4倍信号输出端；
第二反相器的输入端连接第一同或门的输出端和第三或非门的第二输入端，其输出端连接第四或非门的第三输入端；
第一与非门的第一输入端连接第四或非门的输出端，其第二输入端连接第三或非门的输出端，其输出端作为所述近似基-8布斯编码器的2倍信号输出端；
所述近似基-8布斯编码器的第一输入端至第四输入端分别连接所述乘数中权重更低的一部分被划分后的每一组中的最高位至最低位，所述近似基-8布斯编码器的符号位输出端、1倍信号输出端、2倍信号输出端和4倍信号输出端的信号共同作为所述近似基-8布斯编码器的输出编码。
4.根据权利要求2或3所述的混合布斯编码的近似二进制乘法器，其特征在于，所述部分积压缩模块利用4-2压缩器、全加器和半加器对所述编码模块产生的所有部分积进行压缩。
5.根据权利要求2或3所述的混合布斯编码的近似二进制乘法器，其特征在于，所述部分积压缩模块中在每一行部分积的最低位添加一位符号补偿位，每一行部分积中将符号补偿位与最低位相或的结果作为当前行部分积的最低位。
CN201911196421.5A 2019-11-29 2019-11-29 近似基-8布斯编码器及混合布斯编码的近似二进制乘法器 Active CN110955403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911196421.5A CN110955403B (zh) 2019-11-29 2019-11-29 近似基-8布斯编码器及混合布斯编码的近似二进制乘法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911196421.5A CN110955403B (zh) 2019-11-29 2019-11-29 近似基-8布斯编码器及混合布斯编码的近似二进制乘法器

Publications (2)

Publication Number Publication Date
CN110955403A true CN110955403A (zh) 2020-04-03
CN110955403B CN110955403B (zh) 2023-04-07

Family

ID=69978931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911196421.5A Active CN110955403B (zh) 2019-11-29 2019-11-29 近似基-8布斯编码器及混合布斯编码的近似二进制乘法器

Country Status (1)

Country Link
CN (1) CN110955403B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111488133A (zh) * 2020-04-15 2020-08-04 电子科技大学 高基数近似布斯编码方法和混合基数布斯编码近似乘法器
CN113778377A (zh) * 2021-08-19 2021-12-10 南京航空航天大学 一种基于基8布斯折叠编码的平方器结构
CN114816329A (zh) * 2022-04-02 2022-07-29 北京源启先进微电子有限公司 用于实现基4 Booth乘法器的32位加法器及其实现方法、运算电路及芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225705A1 (en) * 2003-03-28 2004-11-11 Dmitriy Rumynin Method and device for performing operations involving multiplication of selectively partitioned binary inputs using booth encoding
US20070043802A1 (en) * 2005-07-20 2007-02-22 Stmicroelectronics ( Research & Development ) Ltd. Multiplication circuitry
CN101122850A (zh) * 2007-09-21 2008-02-13 清华大学 基于二次Booth编码的大数乘法器
CN101384991A (zh) * 2006-02-15 2009-03-11 松下电器产业株式会社 乘法器、数字滤波器、信号处理装置、合成装置、合成程序和合成程序记录介质
CN103677736A (zh) * 2012-09-04 2014-03-26 亚德诺半导体股份有限公司 数字信号处理器的数据路径电路
CN107977191A (zh) * 2016-10-21 2018-05-01 中国科学院微电子研究所 一种低功耗并行乘法器
CN109101219A (zh) * 2017-06-20 2018-12-28 英特尔公司 高基数子集代码乘法器架构
CN110058840A (zh) * 2019-03-27 2019-07-26 西安理工大学 一种基于4-Booth编码的低功耗乘法器
CN110362292A (zh) * 2019-07-22 2019-10-22 电子科技大学 一种基于近似4-2压缩器的近似乘法运算方法和近似乘法器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225705A1 (en) * 2003-03-28 2004-11-11 Dmitriy Rumynin Method and device for performing operations involving multiplication of selectively partitioned binary inputs using booth encoding
US20070043802A1 (en) * 2005-07-20 2007-02-22 Stmicroelectronics ( Research & Development ) Ltd. Multiplication circuitry
CN101384991A (zh) * 2006-02-15 2009-03-11 松下电器产业株式会社 乘法器、数字滤波器、信号处理装置、合成装置、合成程序和合成程序记录介质
CN101122850A (zh) * 2007-09-21 2008-02-13 清华大学 基于二次Booth编码的大数乘法器
CN103677736A (zh) * 2012-09-04 2014-03-26 亚德诺半导体股份有限公司 数字信号处理器的数据路径电路
CN107977191A (zh) * 2016-10-21 2018-05-01 中国科学院微电子研究所 一种低功耗并行乘法器
CN109101219A (zh) * 2017-06-20 2018-12-28 英特尔公司 高基数子集代码乘法器架构
CN110058840A (zh) * 2019-03-27 2019-07-26 西安理工大学 一种基于4-Booth编码的低功耗乘法器
CN110362292A (zh) * 2019-07-22 2019-10-22 电子科技大学 一种基于近似4-2压缩器的近似乘法运算方法和近似乘法器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ALBERTO A. DEL BARRIO等: "A Combined Arithmetic-High-Level Synthesis Solution to Deploy Partial Carry-Save Radix-8 Booth Multipliers in Datapaths", 《IEEE》 *
张喆 等: "一种新颖的向量基-8布斯乘加器的设计", 《微电子学与计算机》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111488133A (zh) * 2020-04-15 2020-08-04 电子科技大学 高基数近似布斯编码方法和混合基数布斯编码近似乘法器
CN111488133B (zh) * 2020-04-15 2023-03-28 电子科技大学 高基数近似布斯编码方法和混合基数布斯编码近似乘法器
CN113778377A (zh) * 2021-08-19 2021-12-10 南京航空航天大学 一种基于基8布斯折叠编码的平方器结构
CN113778377B (zh) * 2021-08-19 2024-03-29 南京航空航天大学 一种基于基8布斯折叠编码的平方器结构
CN114816329A (zh) * 2022-04-02 2022-07-29 北京源启先进微电子有限公司 用于实现基4 Booth乘法器的32位加法器及其实现方法、运算电路及芯片
CN114816329B (zh) * 2022-04-02 2024-04-30 杭州缘及科技有限公司 用于实现基4 Booth乘法器的32位加法器及其实现方法

Also Published As

Publication number Publication date
CN110955403B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN110955403B (zh) 近似基-8布斯编码器及混合布斯编码的近似二进制乘法器
US6763367B2 (en) Pre-reduction technique within a multiplier/accumulator architecture
Vázquez et al. A new family of high. performance parallel decimal multipliers
Fritz et al. Fast binary counters based on symmetric stacking
CN107340993B (zh) 运算装置和方法
CN111488133B (zh) 高基数近似布斯编码方法和混合基数布斯编码近似乘法器
US20210182026A1 (en) Compressing like-magnitude partial products in multiply accumulation
CN114647399B (zh) 一种低能耗高精度近似并行定宽乘法累加装置
CN115407965B (zh) 一种基于泰勒展开的高性能近似除法器及误差补偿方法
CN111221499A (zh) 基于近似6-2和4-2压缩器的近似乘法器及计算方法
US6434586B1 (en) Narrow Wallace multiplier
CN111966323B (zh) 基于无偏压缩器的近似乘法器及计算方法
JP3556950B2 (ja) 高速算術演算装置のけた上げ先見加算器段の数を減少させる構造及び方法
CN110825346A (zh) 一种低逻辑复杂度的无符号近似乘法器
US3842250A (en) Circuit for implementing rounding in add/subtract logic networks
US4918639A (en) Overlapped multiple-bit scanning multiplication system with banded partial product matrix
CN101110016A (zh) 子字并行整数乘法器
CN114115803B (zh) 一种基于部分积概率分析的近似浮点乘法器
CN115796197A (zh) 一种基于对数的频率和精度可重构的近似浮点乘法器
US7840628B2 (en) Combining circuitry
US20070180014A1 (en) Sparce-redundant fixed point arithmetic modules
CN111506293A (zh) 一种基于srt算法的高基除法器电路
Zhu et al. An area-time efficient architecture for 16 x 16 decimal multiplications
CN116126283B (zh) 一种fpga卷积加速器的资源占用率优化方法
US20230015148A1 (en) Multiplier and Adder in Systolic Array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant