CN114816329B - 用于实现基4 Booth乘法器的32位加法器及其实现方法 - Google Patents

用于实现基4 Booth乘法器的32位加法器及其实现方法 Download PDF

Info

Publication number
CN114816329B
CN114816329B CN202210402303.0A CN202210402303A CN114816329B CN 114816329 B CN114816329 B CN 114816329B CN 202210402303 A CN202210402303 A CN 202210402303A CN 114816329 B CN114816329 B CN 114816329B
Authority
CN
China
Prior art keywords
carry
bit
bits
module
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210402303.0A
Other languages
English (en)
Other versions
CN114816329A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Yuanhe Technology Co ltd
Original Assignee
Hangzhou Yuanhe Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Yuanhe Technology Co ltd filed Critical Hangzhou Yuanhe Technology Co ltd
Publication of CN114816329A publication Critical patent/CN114816329A/zh
Application granted granted Critical
Publication of CN114816329B publication Critical patent/CN114816329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本申请实施例提供了一种用于实现基4Booth乘法器的32位加法器及其实现方法、运算电路和芯片，该加法器包括：用于确定8组带有基4Booth乘法进位权重的16比特的部分积在第0‑31个比特位上对应的比特位，并对第0‑31个比特位上的部分积分别进行压缩，输出32比特的2组数据；带进位链的进位加法器，包括：N个进位模块，每个进位模块对应32比特的2组数据的多个比特位，每个进位模块的预处理单元，用于对对应的32比特的2组数据中的多个比特位进行预处理；进位计算单元，用于生成第n个进位模块对应的每个比特位的进位输出和第n个进位模块的级间进位参数；求和模块与N个进位模块电连接，以用于将32比特的2组数据进行处理以及得到对应的求和结果。

Description

用于实现基4 Booth乘法器的32位加法器及其实现方法
技术领域
本申请实施例涉及电路领域，尤其涉及一种用于实现基4 Booth乘法器的32位加法器及其实现方法、运算电路及芯片。
背景技术
基4 Booth乘法器是数字电路设计中常用电路之一，例如，基4 Booth乘法器常常用于中央处理器(central processing unit，CPU)、图形处理器(graphics processingunit，GPU)等复杂逻辑芯片，也常常用于微控制单元(Microcontroller Unit，MCU)、现场可编程门阵列(Field Programmable Gate Array，FPGA)等综合性设计芯片。一般地，乘法运算可以分为三个步骤：部分积生成、部分积压缩至两行向量、最后将两行向量再相加。在部分积生成中，通常采用基4-Booth编码，基4-Booth编码可使乘法器的部分积数量减少一半。
因此，如何基于基4-Booth编码中部分积得到最终的计算结果，进而提升基4-Booth编码乘法器整体性能，成为亟待解决的技术问题。
发明内容
有鉴于此，本申请实施例提供了一种用于实现基4 Booth乘法器的32位加法器及其实现方法、运算电路及芯片，用以克服上述全部或部分技术缺陷。
第一方面，本申请实施例提供了一种用于实现基4 Booth乘法器的32位加法器，其包括：
多路进位保存加法器用于确定8组带有基4 Booth乘法进位权重的16比特的部分积在第0-31个比特位上对应的比特位，并对第0-31个比特位上的部分积分别进行压缩，输出32比特的2组数据，所述多路进位保存加法器在第0-31个比特位上用于压缩的进位保存加法器的数量为对应比特位上部分积的数量与符号位的数量之和减2；
带进位链的进位加法器，用于将所述32比特的2组数据进行相加求和，所述带进位链的进位加法器包括：
N个进位模块，每个进位模块对应所述32比特的2组数据的多个比特位，其中，第n个进位模块与第n-1个进位模块连接，以用于接收所述第n-1进位模块输出的级间进位参数，所述被乘数和所述乘数为16位二进制数，N为小于或者等于5的整数，n为大于1且小于或等于N的整数；每个进位模块包括预处理单元和多个进位计算单元，一个进位计算单元对应所述32比特的2组数据的一个比特位；其中，所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4 Booth乘法的乘积；i为大于或等于0且小于或等于15的整数；
其中，所述第n个进位模块包含的预处理单元，用于对对应的所述32比特的2组数据中的多个比特位进行预处理；
所述第n个进位模块包含的多个进位计算单元，用于根据所述预处理的结果和所述第n-1个进位模块的级间进位参数进行运算，生成所述第n个进位模块对应的每个比特位的进位输出和所述第n个进位模块的级间进位参数；
求和模块，所述求和模块与所述N个进位模块电连接，以用于所述32比特的2组数据的符号位选通控制信号为有效位时，将所述32比特的2组数据进行处理，所述处理包括：将所述32比特的2组数据的部分积的最高比特位取反、对第一个部分积的最高比特位加1、以及在所有部分积的最高位前增加1个比特数，且所述比特数取值为1；以及用于根据处理后的所述所述32比特的2组数据中的每个比特位、以及对应的进位输出进行运算，得到对应的求和结果；其中，符号位选通控制信号用于表征部分积为被乘数乘以负数倍。
第二方面，本申请提供了一种用于实现基4 Booth乘法器的32位加法器的实现方法，其包括：
接收8组带有基4 Booth乘法进位权重的16比特的部分积；所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4 Booth乘法的乘积；i为大于或等于0且小于或等于15的整数；
确定8组带有基4 Booth乘法进位权重的16比特的部分积在第0-31个比特位上对应的比特位，并对第0-31个比特位上的部分积分别进行压缩，输出32比特的2组数据；所述多路进位保存加法器在第0-31个比特位上用于压缩的进位保存加法器的数量为对应比特位上部分积的数量与符号位的数量之和减2；
将压缩得到的所述32比特的2组数据按照比特位从低到高的顺序划分为N个数据组，每个数据组包括32比特的2组数据中的多个比特位，N为小于或者等于5的整数；其中，所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4Booth乘法的乘积；i为大于或等于0且小于或等于15的整数；
对所述每个数据组包含的多个比特位进行预处理；
计算所述每个数据组包含的多个比特位的进位输出，其中，对于N个数据组中的第n个数据组，根据所述第n个数据组的预处理结果和第n-1个数据组的级间进位参数进行运算，生成所述第n个数据组对应的每个比特位的进位输出和所述第n个进位模块的级间进位参数，n为大于1且小于或等于N的整数；
在所述32比特的2组数据的符号位选通控制信号为有效位时，将所述32比特的2组数据的部分积进行处理，所述处理包括：将所述32比特的2组数据中部分积的最高比特位取反、对第一个部分积的最高比特位加1、以及在所有部分积的最高位前增加1个比特数，且所述比特数取值为1；其中，符号位选通控制信号用于表征部分积为被乘数乘以负数倍；
根据处理后的所述32比特的2组数据中的每个比特位、以及对应的进位输出进行运算，得到对应的求和结果。
第三方面，本申请提供了一种运算电路，所述运算电路包括根据第一方面任一实施例提供的加法器。
第四方面，本申请提供了一种芯片，所述芯片包括根据第二方面任一实施例提供的运算电路。本申请实施例提供了一种用于实现基4 Booth乘法器的32位加法器及其实现方法、运算电路和芯片，由于多路进位保存加法器用于用于确定8组带有基4 Booth乘法进位权重的16比特的部分积在第0-31个比特位上对应的比特位，并对第0-31个比特位上的部分积分别进行压缩，输出32比特的2组数据；带进位链的进位加法器，用于将所述32比特的2组数据进行相加求和，所述带进位链的进位加法器包括包括N个进位模块，每个进位模块对应32比特的2组数据中的多个比特位，且每个进位模块包括预处理单元和多个进位计算单元，第n个进位模块包含的预处理单元用于对对应的32比特的2组数据中的多个比特位进行预处理，第n个进位模块包含的多个进位计算单元，用于根据预处理的结果和第n-1个进位模块的级间进位参数进行运算，生成第n个进位模块对应的每个比特位的进位输出和第n个进位模块的级间进位参数，这使得在获取到第n-1个进位模块输出的级间进位参数时，第n个进位模块中的每个进位计算单元可以直接利用预处理结果和第n-1个进位模块输出的级间进位参数并行计算对应的每个比特位的进位输出，由此基本上实现了并行计算部分积中每个比特位的进位输出，以用于求和运算，由此可以缩短整个计算过程的时长，提高计算速度。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本申请实施例的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比值绘制的。附图中：
图1为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器用于对16比特的8组数据求和的原理示意图；
图2为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器中多路进位保存加法器的结构示意图；
图3为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器中带进位链的进位加法器的结构示意图；
图4为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器中带进位链的进位加法器的进位模块中的第一预处理单元的电路示意图；
图5为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器中带进位链的进位加法器的进位模块中的第二预处理单元的电路示意图；
图6为本申请实施例提供了一种用于实现基4 Booth乘法器的64位加法器中带进位链的进位加法器的进位链的示意图；
图7为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器的实现方法的示意性流程图。
具体实施方式
下面结合本发明实施例附图进一步说明本发明实施例具体实现。
实施例一
图1为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器用于对16比特的8组数据求和的原理示意图。其中，每一数据均为部分积，用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4 Booth乘法的乘积；i为大于或等于0且小于或等于15的整数。具体地，多路进位保存加法器，用于确定8组带有基4 Booth乘法进位权重的16比特的部分积在第0-31个比特位上对应的比特位。由于8组部分积的进位权重不同，因此根据各进位权重进行排位后，形成如图1所示的错位排列形式。多路进位保存加法器对第0-31个比特位上的部分积分别进行压缩，输出32比特的2组数据，所述多路进位保存加法器在第0-31个比特位上用于压缩的进位保存加法器的数量为对应比特位上部分积的数量与符号位的数量之和减2。
图2为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器中多路进位保存加法器的结构示意图。多路进位保存加法器用于将16比特的8组数据实现8-2数据压缩，输出32比特的2组数据，所述32位加法器的每一比特位上对应的进位保存加法器的数量为对应比特位上部分积的数量与符号位的数量之和减2。比如对于，对于第14-18比特位对应的进位保存加法器的数量为7个。
图3为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器中带进位链的进位加法器的结构示意图。本实施例的带进位链的进位加法器可以为独立的硬件电路结构，也可以为芯片或微处理器等其他器件的基础电路单元结构。如图3所示，本申请实施例提供的用于实现基4 Booth乘法器的32位加法器中带进位链的进位加法器包括N个进位模块10，N为小于或者等于5的整数。每个进位模块对应32比特的2组数据中的多个比特位，其中，32比特的2组数据为16位二进制数。例如，一个进位模块可以对应32比特的2组数据中的2个比特位、3个比特位或更多个比特位等。应理解，N个进位模块10中的每个进位模块对应的32比特的2组数据中的比特位的数量可以相同，也可以不同。其中，所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4 Booth乘法的乘积；i为大于或等于0且小于或等于15的整数。
其中，第n个进位模块与第n-1个进位模块连接，以用于接收第n-1进位模块输出的级间进位参数，由此，基于第n-1个进位模块输出的级间进位参数，计算第n个进位模块的级间进位参数和第n个进位模块对应的每个比特位的进位输出。其中，n为大于1且小于或等于N的整数。
每个进位模块包括预处理单元和多个进位计算单元，一个进位计算单元对应32比特的2组数据的一个比特位。
本实施例中，第n个进位模块包含的预处理单元，用于对对应的32比特的2组数据中的多个比特位进行预处理。
可选地，在本申请的一种实现方式中，预处理结果包括：组内进位生成信号和组内进位传播信号。第n个进位模块包含的预处理单元，具体用于：对对应的32比特的2组数据中的每个比特位进行运算，生成每个比特位对应的进位生成信号和进位传播信号；基于对应的至少一个比特位的进位生成信号和进位传播信号分别生成每个比特位的组内进位生成信号和组内进位传播信号。
具体地，对对应的32比特的2组数据中的每个比特位进行逻辑与运算，生成每个比特位的进位生成信号，进位生成信号为32比特的2组数据中的对应比特位的逻辑与值运算结果。对对应的32比特的2组数据中的每个比特位进行逻辑或运算，生成每个比特位的进位传播信号，进位传播信号为32比特的2组数据中的对应比特位的逻辑或值运算结果。为了便于电路实现时的整体化布局，在本申请实施例中，有时也将每个比特位的进位生成信号进行逻辑非运算的结果称为进位生成信号。类似地，将每个比特位的进位传播信号进行逻辑非运算的结果称为进位传播信号。
在得到第n个进位模块对应的每个比特位的进位生成信号和进位传播信号之后，第n个进位模块包含的预处理单元还可以对相邻的多个比特位的进位生成信号进行逻辑或运算，生成组内进位生成信号，第n个进位模块包含的预处理单元还可以对相邻的多个比特位的进位传播信号进行逻辑与运算，生成组内进位传播信号。为了便于电路实现时的整体化布局，在本申请实施例中，有时也将组内进位生成信号进行逻辑非运算的结果称为组内进位生成信号。类似地，将组内进位传播信号进行逻辑非运算的结果称为组内进位传播信号。
例如，对于第一加数A和第二加数δ中的第i个比特位，第i个比特位的进位生成信号Gi＝Ai·Bi，第i个比特位的进位传播信号Pi＝Ai+Bi。如上所述，为了便于电路实现时的整体化布局，第i个比特位的进位生成信号和进位传播信号有时也分别被表示为或/>第j个比特位到第i个比特位的组内进位产生信号Gi：j＝Gi+Gi+1+...+Gi，第j个比特位到第i个比特位的组内进位传播信号Pi：j＝Pi·Pi+1·...·Pi。如上所述，为了便于电路实现时的整体化布局，第j个比特位到第i个比特位的组内进位产生信号和进位传播信号有时也可以被表示为/>和
此外，Gi：j＝Gi：k+Gk-1：j，并且，Pi：j＝Pi：k·Pk-1：j，其中，k为按照比特位从低到高的顺序位于第j个比特位到第i个比特位之间的任一比特位。
本实施例中，第n个进位模块包含的多个进位计算单元，用于根据预处理的结果和第n-1个进位模块的级间进位参数进行运算，生成第n个进位模块对应的每个比特位的进位输出和第n个进位模块的级间进位参数。
可选地，在本申请的一种实施例中，第n个进位模块包含的每个进位计算单元，具体用于根据对应的比特位的组内进位生成信号和组内进位传播信号以及第n-1个进位模块的级间进位参数进行运算，生成对应的比特位的进位输出。
对于第n个进位模块对应的多个比特位中的最高位，该最高比特位对应的进位计算单元，还用于将在第n个进位模块对应的最高位的进位输出的计算中得到的进位参数，作为第n个进位模块的级间进位参数。
其中，进位参数是在每个比特位的进位输出的计算过程中得到中间量，进位参数与进位输出之间存在预设关系。每个比特位的进位输出可以基于该比特位的进位参数与该比特位的进位传播信号进行运算得到，具体地，每个比特位的进位输出为该比特位的进位参数与该比特位的进位传播信号的逻辑与运算结果。例如，若第i个比特位的进位输出为Ci，第i个比特位的进位传播信号为Pi，第i个比特位的进位参数为Cpi，则预设关系为：Ci＝Pi·Cpi。
若第n-1个进位模块对应的多个比特位中的最高位为第(k-1)个比特位，则在第n-1个进位模块中的多个进位计算单元在计算第(k-1)个比特位的进位输出Ck-1时得到进位参数Cpk-1，作为第n-1个级间进位参数。若第n个进位模块的预处理单元输出结果中包括组内进位生成信号Gi：k和组内进位生成信号Pi-1：k，则第i个比特位的进位输出为Ci＝Gi：k+Pi：k-1·Cpk-1。此外，由于Pi：k-1·Cpk-1＝Pi：k·Pk-1·Cpk-1，因此，Ci＝Gi：k+Pi：k·Ck-1也成立。
由于Gi：k和Pi：k可以通过预处理单元处理得到，因此，第n个进位模块中与第i个比特位对应的进位计算单元在得到第n-1个进位模块的级间进位参数Ck-1时，可以通过简单的逻辑运算，得到第i个比特位的进位输出或进位参数。此外，由于第n个进位模块中的预处理单元可以对第n个进位模块对应的多个比特位进行预处理得到对应的多个组内进位生成信号和组内进位传播信号第n个进位模块中的多个进位计算单元可以，基于对应的组内进位生成信号和组内进位传播信号并行计算每个比特位的进位输出，由此提高进位计算的效率。
应理解，为了便于电路实现时的整体化布局，进位参数Cpk-1和进位输出Ck-1有时也被表示为和/>
本申请实施例中，由于第n个进位模块包含的预处理单元对对应的32比特的2组数据中的多个比特位进行预处理，第n进位模块包含的多个进位计算单元，用于根据预处理的结果和第n-1个进位模块的级间进位参数进行运算，生成第n个进位模块对应的每个比特位的进位输出和第n个进位模块的级间进位参数，这使得在获取到第n-1个进位模块输出的级间进位参数时，第n个进位模块中的每个进位计算单元即可以直接利用预处理结果和第n-1个进位模块输出的级间进位参数并行计算对应的每个比特位的进位输出，由此基本上实现了并行计算16位二进制数据中每个比特位的进位输出。
此外，如图3所示，用于实现基4 Booth乘法器的32位加法器中多路进位保存加法器还包括求和模块，该求和模块与N个进位模块电连接，以用于在32比特的2组数据的符号位选通控制信号为有效位时，将32比特的2组数据进行处理，所述处理包括：将被乘数和乘数的所有部分积的最高比特位取反、对第一个部分积的最高比特位加1、以及在所有部分积的最高位前增加1个比特数，且所述比特数取值为1；以及用于根据处理后的所述32比特的2组数据中的每个比特位、以及对应的进位输出进行运算，得到对应的求和结果；其中，符号位选通控制信号用于表征部分积为被乘数乘以负数倍。
例如，对于第一加数A和第二加数B中的第i个比特位，可以根据以下求和公式，得到第i个比特位的求和结果。该公式为：
其中，Ci-1为第一加数A和第二加数A中的第i-1个比特位的进位输出。
本实施例中，由于基本上并行计算16位二进制数据中每个比特位的进位输出，因此，可以基本上并行地计算16位二进制数据中每个比特位的求和结果，由此可以缩短整个计算过程的时长，提高计算速度。
可选地，在本申请的一种实施例中，第n个进位模块对应的32比特的2组数据中的比特位的数量等于或大于第n-1个进位模块对应的32比特的2组数据中的比特位的数量。
由于第n个进位模块对应的每个比特位的进位输出的计算依赖于第n-1个进位模块的级间进位参数，因此，第n个进位模块中的每个进位计算单元的进位运算时间相对于第n-1个进位模块中的每个进位计算单元的进位运算时间具有一定的逻辑时延。通过使第n个进位模块对应的32比特的2组数据中的比特位的数量等于或大于第n-1个进位模块对应的32比特的2组数据中的比特位的数量，可以充分利用这一逻辑延时进行组内进位生成信号和组内进位传播信号的计算，避免第n个进位模块在计算时等待第n-1个进位模块的级间进位参数的情况出现，有利于进一步减小运算所耗费的时间。
可选地，在本申请的一种实施例中，N等于5，第1个进位模块对应32比特的2组数据的第0比特位至第3比特位，所述第2个进位模块对应32比特的2组数据的第4比特位至第7比特位，所述第3个进位模块对应32比特的2组数据的第8比特位至15比特位，所述第4个进位模块对应32比特的2组数据的第16比特位至23比特位，所述第5个进位模块对应32比特的2组数据的第24比特位至31比特位。由此，使得加法器的布局较为集中，面积较小，有利于整体结构化布局。
应当理解，在本实施例中，进位模块的数量N可以为2个、4个、或者更多个，并且每个进位模块对应的具体比特位可以根据需要进行设置，本实施例对此不做限定。
实施例二
基于实施例一提供的用于实现基4 Booth乘法器的32位加法器，进一步，本实施例提供了图3所示的用于实现基4 Booth乘法器的32位加法器中多路进位保存加法器中的一个进位模块的结构示意图。应理解，该进位模块可以为实施例一中的N个进位模块中的任一进位模块，为了便于描述，下文中将该进位模块称为第n个进位模块。在本实施例中，第n个进位模块包含的预处理单元包括交替布置的至少一个第一预处理单元和至少一个第二预处理单元。
本实施例中，第一预处理单元用于对对应的32比特的2组数据中的第i个比特位和第i-1个比特位进行运算，生成第一预处理结果，第一预处理结果指示第i个比特位和第i-1个比特位的进位生成信号的逻辑或运算结果，i为奇数。
可选地，在本申请的一种具体的实现方式中，如图4所示，第一预处理单元包括：第一与门201、第二与门202和第一或非门203，第一与门201的第一输入端和第二输入端分别接收第i个比特位，第一与门201的输出端连接至第一或非门203的第一输入端；第二与门202的第一输入端和第二输入端分别接收第i-1个比特位，第二与门202的输出端连接至第一或非门203的第二输入端，第一或非门203的输出端输出第一预处理结果。例如，若第一加数为A，第二加数为B，则第一预处理结果为其中，Gi和Gi-1为第i个比特位的进位生成信号和第i-1个比特位的进位生成信号。
应理解，第一预处理单元也可以直接由与或非门这种结构实现，本实施例对此不做限定。
本实施例中，第二预处理单元用于对对应的32比特的2组数据中的第j个比特位和第j-1个比特位进行运算，生成第二预处理结果，第二预处理结果指示第j个比特位和第j-1个比特位的进位传播信号的逻辑与运算结果，j为偶数。
可选地，在本申请的一种具体的实现方式中，如图5所示，第二预处理单元包括：第一或门301、第二或门302和第一与非门303，第一或门301的第一输入端和第二输入端分别接收第j个比特位，第一或门301的输出端连接至第一与非门的第一输入端；第二或门302的第一输入端和第二输入端分别接收第j-1个比特位，第二或门302的输出端连接至第一与非门303的第二输入端，第一与非门303的输出端输出第二预处理结果。例如，若第一加数为A，第二加数为B，则第一预处理结果为其中，Pj和Pj-1为第j个比特位的进位传播信号和第j-1个比特位的进位传播信号。
应理解，第二预处理单元也可以直接由或与非门这种结构实现，本实施例对此不做限定。
相应地，第n个进位模块包含的多个进位计算单元，用于基于至少一个第一预处理结果和至少一个第二预处理结果以及第n-1个进位模块的级间进位参数得到对应的比特位的进位输出。
可选地，在本申请的一个实施例中，第n个进位模块包含的预处理单元还包括第三预处理单元和第四预处理单元，第三预处理单元分别对至少一个第一预处理单元输出的第一预处理结果和至少一个第二预处理单元输出的第二预处理结果中的相邻至少两个进行运算，以生成对应的第三预处理结果和第四预处理结果，第三预处理结果指示对应的相邻多个比特之间的进位参数，第四预处理结果指示对应的相邻多个比特的进位传播信号的逻辑与运算结果。第n个进位模块包含的多个进位计算单元，用于基于第三预处理结果和第四预处理结果以及第n-1个进位模块的级间进位参数得到对应的比特位的进位输出。
例如，第三预处理单元对第一预处理结果和/>以及第二预处理结果/>进行运算，生成指示第4个比特位至第7个比特位之间的进位参数第四预处理单元对基于第二预处理结果/>和第二预处理结果/>进行运算，生成指示第3个比特位至第6个比特位的进位生成信号的逻辑或运算结果，即一个组内进位传播信号/>(也即，PAN_6_3)。对应的进位计算单元可以基于第三预处理结果GON_7_4和第四预处理结果PAN_6_3，结合第n-1个进位模块的级间进位参数得到第7个比特位的进位输出。
可选地，在本申请的一种实施例中，第n个进位模块包含的多个进位计算单元包括与第i个比特位对应的第一进位计算单元，第一进位计算单元包括第三或门、第三与门和第二或非门；
第三或门的第一输入端连接至对应的第二预处理单元的输出端，第三或门的第二输入端连接至第n-1个进位模块输出的级间进位参数，第三或门的输出端连接至第三与门的第一输入端，第三与门的第二输入端连接至对应的第一预处理单元的输出端，第三与门的输出端输出第i个比特的进位参数；
第三与门的输出端连接至第二或非门的第一输入端，第二或非门的第二输入端接收第i个比特位的进位传播信号，第二或非门的输出端连接至求和模块，以向求和模块输出第i个比特位的进位输出。
可选地，在本申请的一种实施例中，多个进位计算单元还包括第j个比特位对应的第二进位计算单元，第二进位计算单元包括第四或门和第二与非门。
第四或门的第一输入端连接至对应的第二预处理单元的输出端，第四或门的第二输入端连接至第n-1个进位模块输出的级间进位参数或第j-1个比特位的进位参数，第四或门的输出端连接至第二与非门的第一输入端，第二与非门的第二输入端接收第j个比特位对应的进位生成信号，第二与非门的输出端连接至求和模块，以向求和模块输出第j个比特位的进位输出。
本实施例中，由于每个进位模块中的第一预处理单元、第二预处理单元、第三预处理单元和第四预处理单元对每个进位模块对应的32比特的2组数据中的多个比特位进行预处理，每个进位模块包含的多个进位计算单元，这使得每个进位模块在获取到前一进位模块输出的级间进位参数时，每个进位模块中的多个进位计算单元即可以直接利用预处理结果和前一进位模块输出的级间进位参数并行计算对应的每个比特位的进位输出，由此基本上实现了并行计算16位二进制数据中每个比特位的进位输出。
如图6所示，第1个进位模块对应32比特的2组数据的第0比特位至第3比特位，所述第2个进位模块对应32比特的2组数据的第4比特位至第7比特位，所述第3个进位模块对应32比特的2组数据的第8比特位至15比特位，所述第4个进位模块对应32比特的2组数据的第16比特位至23比特位，所述第5个进位模块对应32比特的2组数据的第24比特位至31比特位。
此外，通过有规律地布置第一预处理单元、第二预处理单元、第三预处理单元、第四预处理单元、第一进位计算单元和第二进位计算单元，可以在提高用于实现基4 Booth乘法器的32位加法器的计算速度的同时，减少用于实现基4 Booth乘法器的32位加法器的占用面积，并且使得布线较为集中，有利于整体结构化布局。
需要指出的是，图6仅是用于说明本实施实施例提供的用于实现基4 Booth乘法器的64位加法器中多路进位保存加法器的进位链的一种具体示例，根据实际需要，进位模块的数量可以为2个、4个、或者更多个，并且每个进位模块对应的具体比特位可以根据需要进行设置，本实施例对此不做限定。
实施例三
基于上述实施例提供的用于实现基4 Booth乘法器的32位加法器，本申请实施例提供一种用于实现基4 Booth乘法器的32位加法器的实现方法。图7为本申请实施例提供的一种用于实现基4 Booth乘法器的32位加法器的实现方法的流程图。如图7所示，该用于实现基4 Booth乘法器的32位加法器的实现方法包括：
S501、接收8组带有基4 Booth乘法进位权重的16比特的部分积；所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4 Booth乘法的乘积；i为大于或等于0且小于或等于15的整数；
S502、确定8组带有基4 Booth乘法进位权重的16比特的部分积在第0-31个比特位上对应的比特位，并对第0-31个比特位上的部分积分别进行压缩，输出32比特的2组数据；所述多路进位保存加法器在第0-31个比特位上用于压缩的进位保存加法器的数量为对应比特位上部分积的数量与符号位的数量之和减2；
S503、将压缩得到的所述32比特的2组数据按照比特位从低到高的顺序划分为N个数据组，每个数据组包括32比特的2组数据中的多个比特位，N为小于或者等于5的整数；其中，所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4 Booth乘法的乘积；i为大于或等于0且小于或等于15的整数；
S504、对每个数据组包含的多个比特位进行预处理；
S505、计算所述每个数据组包含的多个比特位的进位输出，其中，对于N个数据组中的第n个数据组，根据所述第n个数据组的预处理结果和第n-1个数据组的级间进位参数进行运算，生成所述第n个数据组对应的每个比特位的进位输出和所述第n个进位模块的级间进位参数，n为大于1且小于或等于N的整数；
S506、在32比特的2组数据的符号位选通控制信号为有效位时，将32比特的2组数据进行处理，所述处理包括：将被乘数和乘数的所有部分积的最高比特位取反、对第一个部分积的最高比特位加1、以及在所有部分积的最高位前增加1个比特数，且所述比特数取值为1；其中，符号位选通控制信号用于表征部分积为被乘数乘以负数倍；
S507、根据处理后的所述32比特的2组数据中的每个比特位、以及对应的进位输出进行运算，得到对应的求和结果。
本申请实施例提供的用于实现基4 Booth乘法器的32位加法器的实现方法，用于实现前述装置实施例中的用于实现基4 Booth乘法器的32位加法器，并具有相应的装置实施例的有益效果，此处不再赘述。
实施例四
本申请实施例提供了一种运算电路，该运算电路包括根据前述实施例一和二中任一项提供的用于实现基4 Booth乘法器的32位加法器。其原理与效果类似，此处不再赘述。
实施例五
本申请实施例提供了一种芯片，该芯片包括根据前述实施例四提供的运算电路。其原理与效果类似，此处不再赘述。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种用于实现基4Booth乘法器的32位加法器，其特征在于，所述用于实现基4Booth乘法器的32位加法器包括：
多路进位保存加法器，用于确定8组带有基4Booth乘法进位权重的16比特的部分积在第0-31个比特位上对应的比特位，并对第0-31个比特位上的部分积分别进行压缩，输出32比特的2组数据，所述多路进位保存加法器在第0-31个比特位上用于压缩的进位保存加法器的数量为对应比特位上部分积的数量与符号位的数量之和减2；
带进位链的进位加法器，用于将所述32比特的2组数据进行相加求和，所述带进位链的进位加法器包括：
N个进位模块，每个进位模块对应所述32比特的2组数据的多个比特位，其中，第n个进位模块与第n-1个进位模块连接，以用于接收所述第n-1进位模块输出的级间进位参数，被乘数和乘数为16位二进制数，N为小于或者等于5的整数，n为大于1且小于或等于N的整数；每个进位模块包括预处理单元和多个进位计算单元，一个进位计算单元对应所述32比特的2组数据的一个比特位；其中，所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4Booth乘法的乘积；i为大于或等于0且小于或等于15的整数；
其中，所述第n个进位模块包含的预处理单元，用于对对应的所述32比特的2组数据中的多个比特位进行预处理；
所述第n个进位模块包含的多个进位计算单元，用于根据所述预处理的结果和所述第n-1个进位模块的级间进位参数进行运算，生成所述第n个进位模块对应的每个比特位的进位输出和所述第n个进位模块的级间进位参数；
求和模块，所述求和模块与所述N个进位模块电连接，以用于在所述32比特的2组数据的符号位选通控制信号为有效位时，将所述32比特的2组数据进行处理，所述处理包括：将所述32比特的2组数据的部分积的最高比特位取反、对第一个部分积的最高比特位加1、以及在所有部分积的最高位前增加1个比特数，且所述比特数取值为1；以及用于根据处理后的所述32比特的2组数据中的每个比特位、以及对应的进位输出进行运算，得到对应的求和结果；其中，符号位选通控制信号用于表征部分积为被乘数乘以负数倍。
2.根据权利要求1所述的用于实现基4Booth乘法器的32位加法器，其特征在于，N等于5，第1个进位模块对应32比特的2组数据的第0比特位至第3比特位，所述第2个进位模块对应32比特的2组数据的第4比特位至第7比特位，所述第3个进位模块对应32比特的2组数据的第8比特位至15比特位，所述第4个进位模块对应32比特的2组数据的第16比特位至23比特位，所述第5个进位模块对应32比特的2组数据的第24比特位至31比特位。
3.根据权利要求2所述的用于实现基4Booth乘法器的32位加法器，其特征在于，所述预处理结果包括：组内进位生成信号和组内进位传播信号；
第n个进位模块包含的预处理单元，具体用于：对对应的所述32比特的2组数据中的每个比特位进行运算，生成每个比特位对应的进位生成信号和进位传播信号；基于对应的至少一个比特位的进位生成信号和进位传播信号分别生成每个比特位的组内进位生成信号和组内进位传播信号；
所述第n个进位模块包含的每个进位计算单元，具体用于根据对应的比特位的组内进位生成信号和组内进位传播信号以及所述第n-1个进位模块的级间进位参数进行运算，生成对应的比特位的进位输出。
4.根据权利要求3所述的用于实现基4Booth乘法器的32位加法器，其特征在于，所述第n个进位模块对应的最高位的进位计算单元，还用于将在所述第n个进位模块对应的多个比特位中的最高位的进位输出的计算中得到的进位参数，作为所述第n个进位模块的级间进位参数，其中，所述最高位的进位输出基于所述最高位的进位参数与所述最高位的进位传播信号进行运算得到。
5.根据权利要求4所述的用于实现基4Booth乘法器的32位加法器，其特征在于，所述第n个进位模块包含的预处理单元包括交替布置的至少一个第一预处理单元和至少一个第二预处理单元；
其中，所述第一预处理单元用于对对应的32比特的2组数据中的第i个比特位和第i-1个比特位进行运算，生成第一预处理结果，所述第一预处理结果指示所述第i个比特位和所述第i-1个比特位的进位生成信号的逻辑或运算结果，i为奇数；
所述第二预处理单元用于对对应的32比特的2组数据中的第j个比特位和第j-1个比特位进行运算，生成第二预处理结果，所述第二预处理结果指示所述第j个比特位和所述第j-1个比特位的进位传播信号的逻辑与运算结果，j为偶数；
所述第n个进位模块包含的多个进位计算单元，用于基于所述第一预处理结果和所述第二预处理结果以及所述第n-1个进位模块的级间进位参数得到对应的比特位的进位输出。
6.根据权利要求5所述的用于实现基4Booth乘法器的32位加法器，其特征在于，所述第n个进位模块包含的多个进位计算单元包括与所述第i个比特位对应的第一进位计算单元，所述第一进位计算单元包括第三或门、第三与门和第二或非门；
所述第三或门的第一输入端连接至对应的第二预处理单元或第四预处理单元的输出端，所述第三或门的第二输入端连接至所述第n-1个进位模块输出的级间进位参数，所述第三或门的输出端连接至所述第三与门的第一输入端，所述第三与门的第二输入端连接至对应的第一预处理单元或第三预处理单元的输出端，所述第三与门的输出端输出所述第i个比特的进位参数；
所述第三与门的输出端连接至所述第二或非门的第一输入端，所述第二或非门的第二输入端接收所述第i个比特位的进位传播信号，所述第二或非门的输出端连接至所述求和模块，以向所述求和模块输出所述第i个比特位的进位输出。
7.根据权利要求6所述的用于实现基4Booth乘法器的32位加法器，其特征在于，所述多个进位计算单元包括所述第j个比特位对应的第二进位计算单元，所述第二进位计算单元包括第四或门和第二与非门；
所述第四或门的第一输入端连接至对应的第二预处理单元的输出端，所述第四或门的第二输入端连接至所述第n-1个进位模块输出的级间进位参数或所述第j-1个比特位的进位参数，所述第四或门的输出端连接至所述第二与非门的第一输入端，所述第二与非门的第二输入端接收所述第j个比特位对应的进位生成信号，所述第二与非门的输出端连接至所述求和模块，以向所述求和模块输出所述第j个比特位的进位输出。
8.一种用于实现基4Booth乘法器的32位加法器的实现方法，其特征在于，包括：
接收8组带有基4Booth乘法进位权重的16比特的部分积；所述部分积用于表征乘数的第i+1个比特位、第i个比特位和第i-1个比特位与被乘数基于基4Booth乘法的乘积；i为大于或等于0且小于或等于15的整数；
确定8组带有基4Booth乘法进位权重的16比特的部分积在第0-31个比特位上对应的比特位，并对第0-31个比特位上的部分积分别进行压缩，输出32比特的2组数据；多路进位保存加法器在第0-31个比特位上用于压缩的进位保存加法器的数量为对应比特位上部分积的数量与符号位的数量之和减2；
将压缩得到的所述32比特的2组数据按照比特位从低到高的顺序划分为N个数据组，每个数据组包括32比特的2组数据中的多个比特位，N为小于或者等于5的整数；
对所述每个数据组包含的多个比特位进行预处理；
计算所述每个数据组包含的多个比特位的进位输出，其中，对于N个数据组中的第n个数据组，根据所述第n个数据组的预处理结果和第n-1个数据组的级间进位参数进行运算，生成所述第n个数据组对应的每个比特位的进位输出和所述第n个进位模块的级间进位参数，n为大于1且小于或等于N的整数；
在所述32比特的2组数据的符号位选通控制信号为有效位时，将所述32比特的2组数据的的部分积进行处理，所述处理包括：将所述32比特的2组数据的部分积的最高比特位取反、对第一个部分积的最高比特位加1、以及在所有部分积的最高位前增加1个比特数，且所述比特数取值为1；其中，符号位选通控制信号用于表征部分积为被乘数乘以负数倍；
根据处理后的所述32比特的2组数据中的每个比特位、以及对应的进位输出进行运算，得到对应的求和结果。
9.一种运算电路，其特征在于，所述运算电路包括根据权利要求1至7中任一项所述的用于实现基4Booth乘法器的32位加法器。
10.一种芯片，其特征在于，所述芯片包括根据权利要求9所述的运算电路。
CN202210402303.0A 2022-04-02 2022-04-18 用于实现基4 Booth乘法器的32位加法器及其实现方法 Active CN114816329B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210346074 2022-04-02
CN2022103460745 2022-04-02

Publications (2)

Publication Number Publication Date
CN114816329A CN114816329A (zh) 2022-07-29
CN114816329B true CN114816329B (zh) 2024-04-30

Family

ID=82537277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210402303.0A Active CN114816329B (zh) 2022-04-02 2022-04-18 用于实现基4 Booth乘法器的32位加法器及其实现方法

Country Status (1)

Country Link
CN (1) CN114816329B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303176A (en) * 1992-07-20 1994-04-12 International Business Machines Corporation High performance array multiplier using four-to-two composite counters
US6434586B1 (en) * 1999-01-29 2002-08-13 Compaq Computer Corporation Narrow Wallace multiplier
US6567835B1 (en) * 1999-08-17 2003-05-20 Intrinsity, Inc. Method and apparatus for a 5:2 carry-save-adder (CSA)
US6598064B1 (en) * 2000-01-04 2003-07-22 National Semiconductor Corporation Split multiplier array and method of operation
US8533250B1 (en) * 2009-06-17 2013-09-10 Altera Corporation Multiplier with built-in accumulator
CN110362292A (zh) * 2019-07-22 2019-10-22 电子科技大学 一种基于近似4-2压缩器的近似乘法运算方法和近似乘法器
CN110955403A (zh) * 2019-11-29 2020-04-03 电子科技大学 近似基-8布斯编码器及混合布斯编码的近似二进制乘法器
CN113419703A (zh) * 2021-07-23 2021-09-21 北京源启先进微电子有限公司 33位加法器及其实现方法、运算电路及芯片
CN114756200A (zh) * 2022-04-02 2022-07-15 北京源启先进微电子有限公司 用于实现基4 Booth乘法器的64位加法器及其实现方法、运算电路及芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10402168B2 (en) * 2016-10-01 2019-09-03 Intel Corporation Low energy consumption mantissa multiplication for floating point multiply-add operations

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303176A (en) * 1992-07-20 1994-04-12 International Business Machines Corporation High performance array multiplier using four-to-two composite counters
US6434586B1 (en) * 1999-01-29 2002-08-13 Compaq Computer Corporation Narrow Wallace multiplier
US6567835B1 (en) * 1999-08-17 2003-05-20 Intrinsity, Inc. Method and apparatus for a 5:2 carry-save-adder (CSA)
US6598064B1 (en) * 2000-01-04 2003-07-22 National Semiconductor Corporation Split multiplier array and method of operation
US8533250B1 (en) * 2009-06-17 2013-09-10 Altera Corporation Multiplier with built-in accumulator
CN110362292A (zh) * 2019-07-22 2019-10-22 电子科技大学 一种基于近似4-2压缩器的近似乘法运算方法和近似乘法器
CN110955403A (zh) * 2019-11-29 2020-04-03 电子科技大学 近似基-8布斯编码器及混合布斯编码的近似二进制乘法器
CN113419703A (zh) * 2021-07-23 2021-09-21 北京源启先进微电子有限公司 33位加法器及其实现方法、运算电路及芯片
CN114756200A (zh) * 2022-04-02 2022-07-15 北京源启先进微电子有限公司 用于实现基4 Booth乘法器的64位加法器及其实现方法、运算电路及芯片

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
A 16-bit/spl times/16-bit MAC design using fast 5:2 compressors;Ohsang Kwon .etc;《Proceedings IEEE International Conference on Application-Specific Systems, Architectures, and Processors》;20020831;1-9 *
A Combined Arithmetic-High-Level Synthesis Solution to Deploy Partial Carry-Save Radix-8 Booth Multipliers in Datapaths;Alberto A.Del Barrio .etc;《IEEE Transactions on Circuits and Systems I:Regular Papers》;20180830;第66卷(第2期);742-755 *
A New VLSI Architecture of Parallel Multiplier–Accumulator Based on Radix-2 Modified Booth Algorithm;Young-Ho Seo .etc;《IEEE Transactions on Very Large Scale Integration (VLSI) Systems 》;20091130;第18卷(第2期);201 - 208 *
周婉婷等.基4BOOTH编码的高速32×32乘法器的设计与实现.《电子科技大学学报》.2008,106-108+132. *
基4BOOTH编码的高速32×32乘法器的设计与实现;周婉婷等;《电子科技大学学报》;20080630;106-108+132 *
采用Booth算法的16×16并行乘法器设计;刘东;现代电子技术;20030515(第09期);52-56 *

Also Published As

Publication number Publication date
CN114816329A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
JP3761977B2 (ja) 遅延整合技術の利用によりクリティカル・パスを減少させた浮動小数点型掛け算器及びその演算方法
US20210349692A1 (en) Multiplier and multiplication method
JPS6217770B2 (zh)
Rajaram et al. Improvement of Wallace multipliers using parallel prefix adders
US20130159367A1 (en) Implementation of Negation in a Multiplication Operation Without Post-Incrementation
CN114756200A (zh) 用于实现基4 Booth乘法器的64位加法器及其实现方法、运算电路及芯片
CN215068205U (zh) 16位加法器、运算电路及芯片
CN113407153B (zh) 16位加法器及其实现方法、运算电路及芯片
Sharma et al. Modified booth multiplier using wallace structure and efficient carry select adder
CN215068203U (zh) 49位加法器、运算电路及芯片
CN114756203A (zh) 基4 Booth乘法器及其实现方法、运算电路及芯片
CN114816329B (zh) 用于实现基4 Booth乘法器的32位加法器及其实现方法
EP3610367B1 (en) Energy-efficient variable power adder and methods of use thereof
CN113419703A (zh) 33位加法器及其实现方法、运算电路及芯片
WO1998011481A1 (en) Fast n-bit by n-bit multipliers using 4-bit by 4-bit multipliers and cascaded adders
Hong et al. Design and implementation of a high-speed matrix multiplier based on word-width decomposition
CN215068204U (zh) 33位加法器、运算电路及芯片
Nannarelli A multi-format floating-point multiplier for power-efficient operations
CN113419704B (zh) 49位加法器及其实现方法、运算电路及芯片
Gayathree et al. Design of High-Speed Adder with three operands for Image Blending Applications
US20230015148A1 (en) Multiplier and Adder in Systolic Array
JPH01302426A (ja) 高速並列乗算回路
US20060242219A1 (en) Asynchronous multiplier
Bhadra et al. Design and Analysis of High-Throughput Two-Cycle Multiply-Accumulate (MAC) Architectures for Fixed-Point Arithmetic
CN116796816B (zh) 处理器、计算芯片和计算设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240228

Address after: No. 519, 2nd Street, Baiyang Street, Qiantang New District, Hangzhou City, Zhejiang Province, China, 4-1301

Applicant after: Hangzhou Yuanhe Technology Co.,Ltd.

Country or region after: China

Address before: 100080 unit 1-32-1, 14th floor, block B, No. 3 Danling street, Haidian District, Beijing

Applicant before: Beijing Yuanqi Advanced Microelectronics Co.,Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant