CN115407965B - 一种基于泰勒展开的高性能近似除法器及误差补偿方法 - Google Patents

一种基于泰勒展开的高性能近似除法器及误差补偿方法 Download PDF

Info

Publication number
CN115407965B
CN115407965B CN202211352793.4A CN202211352793A CN115407965B CN 115407965 B CN115407965 B CN 115407965B CN 202211352793 A CN202211352793 A CN 202211352793A CN 115407965 B CN115407965 B CN 115407965B
Authority
CN
China
Prior art keywords
circuit
data
multiply
output
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211352793.4A
Other languages
English (en)
Other versions
CN115407965A (zh
Inventor
刘伟强
王航航
陈珂
王成华
夏伟杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN202211352793.4A priority Critical patent/CN115407965B/zh
Publication of CN115407965A publication Critical patent/CN115407965A/zh
Application granted granted Critical
Publication of CN115407965B publication Critical patent/CN115407965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种基于泰勒展开的高性能近似除法器及误差补偿方法。该近似除法器主要由前导1检测电路、逻辑运算单元电路、乘累加单元电路、截断乘法器电路、误差补偿电路以及移位电路组成。本发明的高性能近似除法器基于有限阶数的泰勒展开将除法转换为有限次数的乘法；截断乘法器电路的低k位直接截断，高n‑k位使用精确部分积压缩电路，最后压缩的两行部分积使用超前进位加法器计算出最终乘法结果，通过移位电路得到最终的近似除法器的结果。本发明在简化除法器电路的同时，使用简单的常数补偿方法对使用的近似方法进行误差补偿，能够在最大程度减小额外硬件开销的同时带来更小的精度损失。

Description

一种基于泰勒展开的高性能近似除法器及误差补偿方法
技术领域
本发明涉及近似算术运算电路设计领域，具体为一种基于泰勒展开的高性能近似除法器及误差补偿方法。
背景技术
随着通信领域和人工智能技术的迅速发展，一些包含着大量数据的应用对算力的需求变得尤为重要，支撑其相关技术的硬件设备资源开销也随之迅速增长。除法是数字信号处理中至关重要的基本算术运算。在数字图像处理如二维图像背景去除，变化检测以及图形渲染等应用场景中，除法运算都发挥着重要作用。然而，由于除法算法的高度复杂性，硬件除法器在延迟和能耗方面是一个昂贵的模块。例如，AMD12h系列的整数除法器指令对于16位除法具有9–17个周期的延迟，对于32位除法则具有9–25个周期的延迟，而对于相同宽度的整数乘法器指令，IMUL只需要三个周期就能完成。另一个例子是，相较于FPGA上的相同精度乘法器，单精度浮点除法器需要1.35倍到3倍的硬件资源，运算速度上也会慢27%。
然而，随着新兴信号处理算法的发展，除法器在低功耗系统中发挥着越来越重要的作用，对除法器的需求也越来越大。为了在处理复杂运算的同时保持低功耗，研究人员提出了近似计算的概念。作为一种新兴计算范式，近似计算在具有容错特性的系统中有着广泛的应用场景。而在除法器应用的信号处理场景中，其中间过程甚至最终结果出现轻微误差是可以接受的，且仍然可以产生有意义的结果。例如图像处理等与人类感知相关的应用中，人脑自身强大的容错和推理能力使得我们对轻微的差别并不敏感，可以轻易纠正微小误差。因此，针对这些容错应用，可以设计基于近似计算技术的高性能的除法器。而如何设计一个计算结果不完全精确但又不影响应用正常使用的近似除法器电路已成为一个关键问题。
发明内容
本发明针对现有技术中的不足，提供了一种基于泰勒展开的高性能近似除法器及误差补偿方法。
为达成上述目的，本发明采用以下技术方案：
一种基于泰勒展开的高性能近似除法器，包括前导1检测电路、逻辑运算单元电路、乘累加电路和移位电路，其中：
前导1检测电路包括或门和选择器电路，是用编码记录除数和被除数二进制表示中最高1的位置并输出到移位电路中，将除数和被除数移位直至前导1落在最高位上并截断为八位，之后输出被除数移位数据到逻辑运算单元电路中；
逻辑运算单元电路将前导1检测电路输入的数据取反加一得到一组数据，然后将得到的数据再加一得到另一组数据，得到的两组数据输出到乘累加电路中；
乘累加电路将逻辑运算单元电路输出的两组数据进行乘累加操作以生成除数的倒数结果，以分时钟周期控制进行数据乘累加操作，对乘累加计算得到的结果与精确结果对比进行误差分析及误差补偿计算，误差补偿后的数据再与除数移位数据相乘，得到的结果输出到移位电路中；
移位电路对前导1检测电路输出的位置编码与乘累加电路输出的结果进行移位操作，得到最终的近似除法器的结果。
进一步的，乘累加电路包括截断乘法器电路、累加器电路和加法器电路，截断乘法器电路以分时钟周期进行数据乘法计算，累加器电路以分时钟周期进行截断乘法器电路输出数据累加操作，将累加器电路输出的乘累加结果与精确结果对比进行误差分析，通过加法器电路加上常数的方法进行误差补偿得到误差补偿后的数据，二次调用截断乘法器电路将误差补偿后的数据与前导1检测电路中的除数移位数据相乘，得到的结果输出到移位电路中。
进一步的，截断乘法器电路包括精确部分积压缩电路、精确加法器电路和超前进位加法器电路，截断乘法器的低k位不产生部分积阵列，高k位按照阵列方式生成部分积，精确部分积压缩电路使用精确加法器电路将部分积阵列压缩成两行，输出到超前进位加法器电路中，超前进位加法器电路对压缩产生的两行部分积进行处理，得到截断乘法器电路的输出结果。
本发明还提供了一种基于泰勒展开的高性能近似除法器的误差补偿方法，包括以下步骤：
S1：对除数
Figure DEST_PATH_IMAGE001
的倒数使用有限阶数的泰勒展开，除法表达式为：
Figure DEST_PATH_IMAGE002
， />
Figure DEST_PATH_IMAGE003
为被除数，/>
Figure DEST_PATH_IMAGE004
、/>
Figure DEST_PATH_IMAGE005
为位置编码，/>
Figure DEST_PATH_IMAGE006
、/>
Figure DEST_PATH_IMAGE007
为移位数据，有限阶数泰勒展开表达式为：
Figure DEST_PATH_IMAGE008
；
S2：除数
Figure 572842DEST_PATH_IMAGE001
和被除数/>
Figure 129463DEST_PATH_IMAGE003
首先通过前导1检测电路得到位置编码/>
Figure 440358DEST_PATH_IMAGE004
和/>
Figure 101147DEST_PATH_IMAGE005
以及移位数据/>
Figure 56465DEST_PATH_IMAGE006
和/>
Figure 144506DEST_PATH_IMAGE007
，位置编码/>
Figure 942698DEST_PATH_IMAGE004
和/>
Figure 282544DEST_PATH_IMAGE005
输出到移位电路中，移位数据/>
Figure 217002DEST_PATH_IMAGE007
输出到逻辑运算单元电路；
S3：逻辑运算单元电路对
Figure 475945DEST_PATH_IMAGE007
取反加1得到数据/>
Figure DEST_PATH_IMAGE009
，然后对/>
Figure 636799DEST_PATH_IMAGE009
再加1得到/>
Figure DEST_PATH_IMAGE010
，/>
Figure 904969DEST_PATH_IMAGE009
和/>
Figure 693933DEST_PATH_IMAGE010
输出到乘累加电路中；
S4：乘累加电路通过分时钟周期调用
Figure 763258DEST_PATH_IMAGE009
和/>
Figure DEST_PATH_IMAGE011
执行乘累加计算得数据/>
Figure DEST_PATH_IMAGE012
，/>
Figure 801621DEST_PATH_IMAGE012
与精确结果对比进行误差分析及误差补偿计算得到误差补偿后的数据/>
Figure 217690DEST_PATH_IMAGE012
，二次调用截断乘法器电路将误差补偿后的数据/>
Figure 126741DEST_PATH_IMAGE012
与前导1检测电路中的除数移位数据/>
Figure 727486DEST_PATH_IMAGE006
相乘，得到/>
Figure DEST_PATH_IMAGE013
，输出到移位电路中；
S5：移位电路将位置编码
Figure 128512DEST_PATH_IMAGE004
和/>
Figure 472905DEST_PATH_IMAGE005
与/>
Figure 236462DEST_PATH_IMAGE013
进行移位计算得到最终的近似除法器输出。
进一步的，步骤S2中，除数
Figure 149054DEST_PATH_IMAGE001
和被除数/>
Figure 365272DEST_PATH_IMAGE003
通过前导1检测电路，通过将数据分段并使用或门和数据选择器找到非零段，得到前导1位置编码/>
Figure 513357DEST_PATH_IMAGE004
和/>
Figure 131420DEST_PATH_IMAGE005
，然后再左移/>
Figure DEST_PATH_IMAGE014
和
Figure DEST_PATH_IMAGE015
位得到/>
Figure 510186DEST_PATH_IMAGE006
和/>
Figure 89066DEST_PATH_IMAGE007
。/>
进一步的，步骤S3中，逻辑运算单元电路对
Figure 509683DEST_PATH_IMAGE007
进行计算，表达式为：/>
Figure DEST_PATH_IMAGE016
，
Figure DEST_PATH_IMAGE017
。
进一步的，步骤S4中，乘累加电路对有限阶数泰勒展开执行乘累加运算，通过控制截断乘法器电路分时钟周期得到
Figure DEST_PATH_IMAGE018
的结果并计算/>
Figure DEST_PATH_IMAGE019
，最后控制累加器电路分时钟周期进行数据累加操作得到数据/>
Figure DEST_PATH_IMAGE020
。
进一步的，步骤S4中，将乘累加计算后得到的
Figure 451095DEST_PATH_IMAGE012
和精确结果对比进行误差分析，通过加法器电路加上常数的方法降低误差曲线减小误差，得到误差补偿后的/>
Figure 830123DEST_PATH_IMAGE012
。
进一步的，步骤S4中，二次调用截断乘法器电路，误差补偿后的
Figure 896299DEST_PATH_IMAGE012
在截断乘法器电路中和前导1检测电路中的/>
Figure 386187DEST_PATH_IMAGE006
相乘，得到乘累加电路的输出结果/>
Figure 713263DEST_PATH_IMAGE013
，输出到移位电路中。
进一步的，步骤S5中，对乘累加电路的输出结果进行移位操作，最终得到近似除法器的输出，表达式为：
Figure DEST_PATH_IMAGE021
。
本发明的有益效果是：
1. 本发明在电路中重复调用同一截断乘法器，所以功耗面积更低，并且由于我们使用有限阶数的泰勒展开，与现有的基于泰勒展开的近似除法器相比我们的计算速度更快，用于图像处理和机器学习应用中更具优势；
2. 本发明与现有的基于乘法器的近似除法器相比，精度更高，对于提升应用效果更具有优势。
附图说明
图1是8比特近似除法器的设计过程示意图。
图2是16比特前导1检测电路图；
图3是乘累加电路的分时钟周期操作图；
图4是8比特截断乘法器的部分积点阵图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细描述。
一种基于泰勒展开的高性能近似除法器，包括前导1检测电路、逻辑运算单元电路、乘累加电路和移位电路，其中：前导1检测电路包括或门和选择器电路；乘累加电路包括截断乘法器电路、累加器电路和加法器电路；截断乘法器电路还包括精确部分积压缩电路、精确加法器电路和超前进位加法器电路。
本发明基于泰勒展开的高性能近似除法器采用倒数的泰勒展开方法，将除法中除数的倒数基于有限阶数的泰勒展开转换为多项式的加减法，以和被除数相乘；
上述前导1检测电路是用编码记录除数和被除数二进制表示中最高1的位置并输出到移位电路中，同时将除数和被除数移位直至前导1落在最高位上并截断为八位以适应截断乘法器的位宽，之后输出到逻辑运算单元电路中；
上述逻辑运算单元电路将前导1检测电路输入的数据取反加1，所得数据再加1，分别得到两组数据输出到乘累加电路中；
上述乘累加电路将逻辑运算单元电路输出的数据进行乘累加操作以生成除数的倒数结果，其中乘法的操作通过截断乘法器电路完成，累加器电路对乘法器电路的数据进行累加，加法器电路对误差补偿分析后的数据进行补偿误差，之后再输出到截断乘法器电路中；
上述的误差补偿分析是将累加器电路的输出和精确结果进行数据分析统计误差曲线，精确结果是直接使用乘法符号进行计算，数据分析统计误差曲线是使用MATLAB仿真对比，再通过加法器电路进行常数误差补偿减小误差；
上述截断乘法器电路包括精确部分积压缩电路、精确加法器电路和超前进位加法器电路，截断乘法器的低k位不产生部分积阵列，高k位按照阵列方式生成部分积，精确部分积压缩电路使用精确加法器电路将部分积阵列压缩成两行，输出到超前进位加法器电路中，超前进位加法器电路对压缩产生的两行部分积进行处理，得到截断乘法器的结果；
上述移位电路对乘累加电路输出的被除数乘以除数的倒数的结果进行移位操作，得到最终的近似除法器的结果。
如图1中8比特近似除法器设计流程图所示，除数和被除数首先通过前导1检测电路得到3比特前导1位置编码
Figure 902673DEST_PATH_IMAGE004
和/>
Figure 580779DEST_PATH_IMAGE005
以及8比特移位数据/>
Figure 139937DEST_PATH_IMAGE006
和/>
Figure 462465DEST_PATH_IMAGE007
。逻辑运算单元对/>
Figure 917717DEST_PATH_IMAGE007
取反加1得到8比特数据/>
Figure DEST_PATH_IMAGE022
，然后对/>
Figure 348698DEST_PATH_IMAGE022
再加1得到/>
Figure 55754DEST_PATH_IMAGE011
。/>
Figure 623002DEST_PATH_IMAGE022
和/>
Figure 249155DEST_PATH_IMAGE011
输出到乘累加电路中，通过分时钟周期调用截断乘法器和累加器计算有限阶数泰勒展开的/>
Figure 636274DEST_PATH_IMAGE020
。通过对比精确数据进行误差分析，使用常数补偿方法降低误差曲线达到减小误差的目的。本发明使用的常数补偿方法中，/>
Figure 271655DEST_PATH_IMAGE012
的小数部分位宽为6比特，因此误差补偿的步长设置在/>
Figure DEST_PATH_IMAGE023
。补偿后的/>
Figure 568775DEST_PATH_IMAGE012
输出到截断乘法器电路中和/>
Figure 631409DEST_PATH_IMAGE006
相乘，得到乘法结果/>
Figure 505824DEST_PATH_IMAGE013
，最后结合前导1检测电路输出的前导1位置编码对该乘法结果进行移位得到最终的除法输出。
图2为16比特前导1检测电路图，假设除法器输入位宽为
Figure DEST_PATH_IMAGE024
，其中/>
Figure DEST_PATH_IMAGE025
。图中/>
Figure DEST_PATH_IMAGE026
为输入16比特数据，/>
Figure DEST_PATH_IMAGE027
为输出的位置编码，/>
Figure DEST_PATH_IMAGE028
分别是对应的二分段非零数据。前导1检测电路首先将输入数据分段，找到其中的非零段并将高位数据输入或门中，位置编码的最高位即为或门的输出。然后对此非零段继续二分段找到其中的非零段，再将高位数据输入或门中，位置编码的次高位即为或门的输出，重复此操作直到剩下两位数据，最低一位的位置编码即等于这两位数据的高位。对于/>
Figure 522059DEST_PATH_IMAGE024
位的除法器输入，需要
Figure DEST_PATH_IMAGE029
位的位置编码。
图3为乘累加器的分时钟周期操作图，图中
Figure DEST_PATH_IMAGE030
即计算括号中的乘累加部分，对于本发明设计的近似除法器，其泰勒展开阶数为5阶，即乘累加器的计算表达式为
Figure DEST_PATH_IMAGE031
。如图3所示，第1个时钟周期截断乘法器计算/>
Figure DEST_PATH_IMAGE032
，累加器输出即为/>
Figure 736003DEST_PATH_IMAGE032
；第2个时钟周期截断乘法器计算/>
Figure DEST_PATH_IMAGE033
，累加器输出/>
Figure DEST_PATH_IMAGE034
；第3个时钟周期截断乘法器计算
Figure DEST_PATH_IMAGE035
，累加器输出/>
Figure DEST_PATH_IMAGE036
。
图4为8比特截断乘法器的部分积点阵图。当生成部分积时，低7位的部分积直接截断即不生成，而高位部分积通过与门电路生成。部分积压缩时，本实例使用精确的4-2压缩器以及全加器压缩部分积，直到最后生成两行部分积。所述超前进位加法器计算最后两行部分积的结果，得到截断乘法器的最终结果。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (10)

1.一种基于泰勒展开的高性能近似除法器，其特征在于，包括前导1检测电路、逻辑运算单元电路、乘累加电路和移位电路，
所述的前导1检测电路包括或门和选择器电路，是用编码记录除数和被除数二进制表示中最高1的位置并输出到移位电路中，将除数和被除数移位直至前导1落在最高位上并截断为八位，之后输出被除数移位数据到逻辑运算单元电路中；
所述的逻辑运算单元电路将前导1检测电路输入的数据取反加一得到一组数据，然后将得到的数据再加一得到另一组数据，得到的两组数据输出到乘累加电路中；
所述的乘累加电路将逻辑运算单元电路输出的两组数据进行乘累加操作以生成除数的倒数结果，以分时钟周期控制进行数据乘累加操作，对乘累加计算得到的结果与精确结果对比进行误差分析及误差补偿计算，误差补偿后的数据再与除数移位数据相乘，得到的结果输出到移位电路中；
所述的移位电路对前导1检测电路输出的位置编码与乘累加电路输出的结果进行移位操作，得到最终的近似除法器的结果。
2.根据权利要求1所述的一种基于泰勒展开的高性能近似除法器，其特征在于，所述的乘累加电路包括截断乘法器电路、累加器电路和加法器电路，所述的截断乘法器电路以分时钟周期进行数据乘法计算，所述的累加器电路以分时钟周期进行截断乘法器电路输出数据累加操作，将累加器电路输出的乘累加结果与精确结果对比进行误差分析，通过加法器电路加上常数的方法进行误差补偿得到误差补偿后的数据，二次调用截断乘法器电路将误差补偿后的数据与前导1检测电路中的除数移位数据相乘，得到的结果输出到移位电路中。
3.根据权利要求2所述的一种基于泰勒展开的高性能近似除法器，其特征在于，所述的截断乘法器电路包括精确部分积压缩电路、精确加法器电路和超前进位加法器电路，截断乘法器的低k位不产生部分积阵列，高k位按照阵列方式生成部分积，k表示截断位数，取值为截断乘法器输入操作数位宽减1，精确部分积压缩电路使用精确加法器电路将部分积阵列压缩成两行，输出到超前进位加法器电路中，超前进位加法器电路对压缩产生的两行部分积进行处理，得到截断乘法器电路的输出结果。
4.一种基于泰勒展开的高性能近似除法器的误差补偿方法，其特征在于，包括以下步骤：
S1：对除数A的倒数使用有限阶数的泰勒展开，除法表达式为：
Figure FDA0003995915900000011
B为被除数，kA、kB为位置编码，XA、XB为移位数据，有限阶数泰勒展开表达式为：
Figure FDA0003995915900000021
S2：除数A和被除数B首先通过前导1检测电路得到位置编码kA和kB以及移位数据XA和XB，位置编码kA和kB输出到移位电路中，移位数据XB输出到逻辑运算单元电路；
S3：逻辑运算单元电路对XB取反加1得到数据x，然后对x再加1得到
Figure FDA0003995915900000022
x和
Figure FDA0003995915900000023
输出到乘累加电路中；
S4：乘累加电路通过分时钟周期调用x和
Figure FDA0003995915900000024
执行乘累加计算得数据Rj(B)，Rj(B)与精确结果对比进行误差分析及误差补偿计算得到误差补偿后的数据Rj(B)，二次调用截断乘法器电路将误差补偿后的数据Rj(B)与前导1检测电路中的除数移位数据XA相乘，得到XA·j(B)，输出到移位电路中；
S5：移位电路将位置编码kA和kB与XA·Rj(B)进行移位计算得到最终的近似除法器输出。
5.根据权利要求4所述的一种基于泰勒展开的高性能近似除法器的误差补偿方法，其特征在于，步骤S2中，除数A和被除数B通过前导1检测电路，通过将数据分段并使用或门和数据选择器找到非零段，得到前导1位置编码kA和kB，然后再左移n-kA和n-kB位得到XA和XB。
6.根据权利要求4所述的一种基于泰勒展开的高性能近似除法器的误差补偿方法，其特征在于，步骤S3中，逻辑运算单元电路对XB进行计算，表达式为：x＝XB-1，
Figure FDA0003995915900000025
7.根据权利要求4所述的一种基于泰勒展开的高性能近似除法器的误差补偿方法，其特征在于，步骤S4中，乘累加电路对有限阶数泰勒展开执行乘累加运算，通过控制截断乘法器电路分时钟周期得到x2、x4…x2j的结果并计算
Figure FDA0003995915900000026
最后控制累加器电路分时钟周期进行数据累加操作得到数据
Figure FDA0003995915900000027
8.根据权利要求4所述的一种基于泰勒展开的高性能近似除法器的误差补偿方法，其特征在于，步骤S4中，将乘累加计算后得到的Rj(B)和精确结果对比进行误差分析，通过加法器电路加上常数的方法降低误差曲线减小误差，得到误差补偿后的Rj(B)。
9.根据权利要求4所述的一种基于泰勒展开的高性能近似除法器的误差补偿方法，其特征在于，步骤S4中，二次调用截断乘法器电路，误差补偿后的Rj(B)在截断乘法器电路中和前导1检测电路中的XA相乘，得到乘累加电路的输出结果XA·Rj(B)，输出到移位电路中。
10.根据权利要求4所述的一种基于泰勒展开的高性能近似除法器的误差补偿方法，其特征在于，步骤S5中，对乘累加电路的输出结果进行移位操作，最终得到近似除法器的输出，表达式为：
Figure FDA0003995915900000031
CN202211352793.4A 2022-11-01 2022-11-01 一种基于泰勒展开的高性能近似除法器及误差补偿方法 Active CN115407965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211352793.4A CN115407965B (zh) 2022-11-01 2022-11-01 一种基于泰勒展开的高性能近似除法器及误差补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211352793.4A CN115407965B (zh) 2022-11-01 2022-11-01 一种基于泰勒展开的高性能近似除法器及误差补偿方法

Publications (2)

Publication Number Publication Date
CN115407965A CN115407965A (zh) 2022-11-29
CN115407965B true CN115407965B (zh) 2023-03-24

Family

ID=84168636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211352793.4A Active CN115407965B (zh) 2022-11-01 2022-11-01 一种基于泰勒展开的高性能近似除法器及误差补偿方法

Country Status (1)

Country Link
CN (1) CN115407965B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833845B (zh) * 2023-01-06 2023-05-19 北京象帝先计算技术有限公司 位置输出装置和位置输出方法
CN116048455B (zh) * 2023-03-07 2023-06-02 南京航空航天大学 一种插入型的近似乘法累加器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367191C (zh) * 2005-09-22 2008-02-06 上海广电（集团）有限公司中央研究院 一种快速流水线型除法器
TW201009696A (en) * 2008-08-20 2010-03-01 Chang Ching Ray Fixed-width multiplier with error compensation circuit
CN113312021A (zh) * 2020-02-27 2021-08-27 南京航空航天大学 基于阵列和对数除法器的近似混合除法器电路
CN114647399B (zh) * 2022-05-19 2022-08-16 南京航空航天大学 一种低能耗高精度近似并行定宽乘法累加装置

Also Published As

Publication number Publication date
CN115407965A (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
CN115407965B (zh) 一种基于泰勒展开的高性能近似除法器及误差补偿方法
Mohan et al. Residue Number Systems
US10684825B2 (en) Compressing like magnitude partial products in multiply accumulation
CN111984226B (zh) 一种基于双曲cordic的立方根求解装置及求解方法
Haritha et al. Design of an enhanced array based approximate arithmetic computing model for multipliers and squarers
Baba et al. Design and implementation of advanced modified booth encoding multiplier
CN114691086A (zh) 一种基于操作数裁剪的高性能近似乘法器及其计算方法
Basha et al. Design and Implementation of Radix-4 Based High Speed Multiplier for ALU's Using Minimal Partial Products
CN114860193A (zh) 一种用于计算Power函数的硬件运算电路及数据处理方法
CN112631546A (zh) 基于ko-8算法的高性能模乘器
Guardia Implementation of a fully pipelined BCD multiplier in FPGA
Kukade et al. A Novel Parallel Multiplier for 2's Complement Numbers Using Booth's Recoding Algorithm
Shah et al. A high speed redundant-signed-digit based montgomery modular multiplier
Pohane et al. VLSI Designing of High Speed Parallel Multiplier Accumulator Based on Radix 4 Booths Multiplier
Negi et al. Implementation of high speed radix-10 parallel multiplier using Verilog
Bhajantri et al. 32-bit Signed and Unsigned Advanced Modified Booth Multiplication using Radix-4 Encoding Algorithm
CN115062768A (zh) 一种逻辑资源受限平台的Softmax硬件实现方法及系统
Darshini et al. A DESIGN OF RECURSIVE BASED APPROXIMATE MULTIPLIERS
Reshma et al. Two Speed Modified Radix-4 Booth Multiplier With Different Adder Configurations
Nithya et al. An efficient fixed width multiplier for digital filter
CN115495046A (zh) 基于分段二次多项式近似的单精度浮点数n次开根号计算架构、方法和系统
KUMAR et al. Design And Implementation of Single Precision Floating Point ALU
JYOTHI et al. Implementation of Modified Booth Algorithm for Power Critical Applications
Krishna et al. Convolution Using Delay Efficient Improved Hybrid Multiplier
SUREKHA et al. Pre Encoded Multipliers Based on Non Redundant Radix-4 Design Using Modified Wallace Scheme

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant