CN110931337B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110931337B
CN110931337B CN201910880521.3A CN201910880521A CN110931337B CN 110931337 B CN110931337 B CN 110931337B CN 201910880521 A CN201910880521 A CN 201910880521A CN 110931337 B CN110931337 B CN 110931337B
Authority
CN
China
Prior art keywords
substrate
hole
electrode
blanking apparatus
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910880521.3A
Other languages
English (en)
Other versions
CN110931337A (zh
Inventor
冈田史朗
松尾美惠
山下浩
锅屋信介
片冈宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Publication of CN110931337A publication Critical patent/CN110931337A/zh
Application granted granted Critical
Publication of CN110931337B publication Critical patent/CN110931337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/06—Electron sources; Electron guns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
    • H01J37/1472—Deflecting along given lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/043—Beam blanking
    • H01J2237/0435—Multi-aperture
    • H01J2237/0437—Semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electron Beam Exposure (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

实施方式的半导体装置具备：第一基板，具有多个第一贯通孔；多个第一电极，在第一基板上分别与多个第一贯通孔邻接地设置；多个第二电极，在第一基板上分别与第一贯通孔邻接且分别与第一电极对置地设置；以及第二基板，与第一基板对置地设置，具有分别与多个第一贯通孔对置的多个第二贯通孔，至少在与第一基板对置的对置面上具有导电性，且与第二电极电连接。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
承担半导体器件的细微化进展的光刻技术是极其重要的工序。近年来，伴随着LSI的高集成化，半导体器件所要求的电路线宽逐年细微化。由于电子线(电子束)描绘技术在本质上具有优异的分辨率，因此对掩模坯(Mask blanks)使用电子线来进行掩模图案的描绘。
使用了多电子束(多束)的描绘装置与描绘一条电子束的情况相比，能够大幅度提高生产率。在这样的多束方式的描绘装置中，例如使从电子枪释放的电子束通过具有多个孔的成型孔径来形成多束。构成所形成的多束的各个电子束利用消隐孔径阵列进行消隐控制。通过消隐孔径阵列偏转后的电子束被遮挡(消隐)，没有被偏转的电子束照射到掩模坯等试料。
在消隐孔径阵列设有供各个电子束通过的贯通孔。而且，在贯通孔的周围分别设有用于使电子束偏转的一对电极对。在消隐孔径阵列的制造中，使用半导体制造技术，例如可采用在硅(Si)基板形成上述各个贯通孔以及各个电极对等的方法。
在使用多束进行图案的描绘时，利用向设于消隐孔径阵列的电极对间施加的电压所产生的电场，能够使各个电子束独立地偏转。此时，存在因用于使成为对象的电子束偏转的电极对以外的电极对所产生的电场的影响而导致产生不希望的束的偏转、串扰的问题。
发明内容
本发明的实施方式提供能够抑制串扰的半导体装置。
实施方式的半导体装置具备：第一基板，具有多个第一贯通孔；多个第一电极，在第一基板上分别与多个第一贯通孔邻接地设置；多个第二电极，在第一基板上与第一贯通孔分别邻接且分别与第一电极对置地设置；以及第二基板，与第一基板对置地设置，具有与多个第一贯通孔分别对置的多个第二贯通孔，至少在与第一基板对置的对置面上具有导电性，且与第二电极电连接。
附图说明
图1是第一实施方式的电子束描绘装置的示意剖面图。
图2是第一实施方式的半导体装置的示意俯视图。
图3是第一实施方式的半导体装置的示意剖面图。
图4是表示第一实施方式的半导体装置的主要部分的一个例子的示意俯视图。
图5A到图5E是表示第一实施方式的半导体装置中的第一贯通孔、第二贯通孔以及电源电极的一个例子的示意图。
图6是第二实施方式的半导体装置的示意剖面图。
图7是第二实施方式的其他方式的半导体装置的示意剖面图。
图8是第三实施方式的半导体装置的示意剖面图。
具体实施方式
以下，使用附图对实施方式进行说明。另外，在附图中，对相同或者类似的位置标注相同或者类似的附图标记。
在本说明书中，对于相同或者类似的部件，有标注相同的附图标记并省略重复的说明的情况。
在本说明书中，为了表示部件等的位置关系，将附图的上方向记述为“上”，将附图的下方向记述为“下”。在本说明书中，“上”、“下”的概念并不一定是表示与重力的朝向的关系的词语。
以下，作为荷电粒子束的一个例子，对使用了电子束的构成进行说明。但是，荷电粒子束不限于电子束，也可以是使用了离子束等的荷电粒子的束。
(第一实施方式)
本实施方式的半导体装置具备：第一基板，具有多个第一贯通孔；多个第一电极，在第一基板上与多个第一贯通孔的每一个邻接地设置；多个第二电极，在第一基板上与第一贯通孔的每一个邻接且分别与第一电极对置地设置；以及第二基板，与第一基板对置地设置，具有与多个第一贯通孔的每一个对置的多个第二贯通孔，至少在与第一基板的对置面上具有导电性，且与第二电极电连接。
图1是本实施方式的电子束描绘装置150的示意剖面图。电子束描绘装置150是多荷电粒子束描绘装置的一个例子。
本实施方式的半导体装置100a是使用于电子束描绘装置150的消隐孔径阵列。
电子束描绘装置150具备电子镜筒102(多电子束柱)与描绘室103。在电子镜筒102内配置有电子枪201、照明透镜202、成型孔径阵列203、半导体装置100a(消隐孔径阵列)、缩小透镜205、限制孔径部件206、物镜207、主偏转器208、以及副偏转器209。
这里，定义正交坐标系(x、y、z轴)。即，定义x轴和与x轴正交的y轴、以及与x轴及y轴分别正交的z轴。电子枪201向z方向释放电子束200。另外，试料101配置于与xy面平行的面内。另外，x方向是第一方向的一个例子，y方向是第二方向的一个例子。
从电子枪201释放的电子束200利用照明透镜202，大致垂直地对成型孔径阵列203进行照明。然后，电子束200通过成型孔径阵列203的开口部，从而形成多束110。多束110具有电子束120a、120b、120c、120d、120e以及120f。各个电子束120的形状反映了成型孔径阵列203的开口部的形状，例如为矩形形状。另外，在图1中示出了成型孔径阵列203的开口部的个数为6个，但并不限定于此。利用成型孔径阵列203形成的多束110的根数在图1中为6根。但是，形成的多束110的根数当然不限于6根。作为一个例子，成型孔径阵列203的开口部在x方向以及y方向上分别各以512个配置为矩阵状。
作为消隐孔径阵列的半导体装置100a设于成型孔径阵列203之下。通过半导体装置100a偏转后的电子束120其从限制孔径部件206的中心的孔起，位置发生偏移，被限制孔径部件206遮挡。另一方面，未偏转的电子束120穿过限制孔径部件206的中心的孔。由此，控制电子束的通断。
穿过了限制孔径部件206的电子束120利用物镜207聚焦，成为希望的缩小率的图案像，利用主偏转器208以及副偏转器209一并偏转。然后，照射到载置于XY工作台105的试料101上的各个照射位置。在XY工作台105上还配置有XY工作台105的位置测定用的镜210。
图2是本实施方式的半导体装置100a的示意俯视图。图3是图2所示的本实施方式的半导体装置100a的、A－A’线的示意剖面图。使用图2与图3，对本实施方式的半导体装置100a进行说明。
第一基板20例如是硅基板等半导体基板。在图2以及图3中，第一基板20的基板表面平行于xy面地配置。
第一基板20具有多个第一贯通孔12。在图3中，作为多个第一贯通孔，示出了第一贯通孔12a、12b、12c、12d、12e以及12f。在图2中，示出了第一贯通孔12在x方向以及y方向上分别各配置有6个。另外，多个第一贯通孔12的个数当然并不限定于此。
多个电源电极14(第一电极的一个例子)设于第一基板20之上的多个第一贯通孔12各自的周边。在图3中，在第一贯通孔12a、12b、12c、12d、12e、12f的周围分别设有电源电极14a、14b、14c、14d、14e、14f。
接地电极16(第二电极的一个例子)设于第一基板20之上。在图3中，接地电极16以隔着第一贯通孔12而与电源电极14对置的方式设置。例如，接地电极16a、16b、16c、16d、16e以及16f以分别隔着第一贯通孔12a、12b、12c、12d、12e以及12f而与对应的电源电极14a、14b、14c、14d、14e以及14f对置的方式设置。各个接地电极16例如在未图示的部分中相互连接，接地于未图示的地电位，使用于电子束描绘装置150内。
电路10设于第一基板20内。在图3中，作为电路10，示出了电路10a、10b、10c、10d、10e以及10f。例如，电路10a、10b、10c、10d、10e以及10f利用未图示的布线而分别与电源电极14a、14b、14c、14d、14e以及14f连接。电路10具有向电源电极14施加例如5V左右的规定电压的功能。电路10例如是CMOS(Complimentary Metal－Oxide－Semiconductor)电路。
第二基板40与第一基板20对置地设置。第二基板40例如是Si基板等半导体基板。另外，第二基板40至少与第一基板20对置的对置面需要具有导电性。如图3所示，能够使用在表面形成有导电膜32者。例如优选的是在Si基板表面形成有金(Au)等金属膜。另外，也能够优选使用其他金属基板等。
第二基板40具有多个第二贯通孔34。在多个第一贯通孔12各自之上分别设有多个第二贯通孔34。在图3中，在第一贯通孔12a、12b、12c、12d、12e以及12f之上分别设有对应的第二贯通孔34a、34b、34c、34d、34e以及34f。
另外，以使电源电极14不与第二基板40接触的方式，在电源电极14a、14b、14c、14d、14e以及14f之上设有分别对应的第二贯通孔34a、34b、34c、34d、34e以及34f。换言之，在第二贯通孔34a、34b、34c、34d、34e以及34f之下设有分别对应的第一贯通孔12a、12b、12c、12d、12e以及12f和分别对应的电源电极14a、14b、14c、14d、14e以及14f。另外，考虑到将第二基板40配置于第一基板20上时的对准偏移，优选的是第二贯通孔34的大小比第一贯通孔12的大小大。
另一方面，只要是不阻碍电子束120穿过的程度，则也可以是相同或更小。在该情况下，通过使第二贯通孔34的大小为比第一贯通孔12的大小更小的希望的大小，能够使第二基板40成为兼备成型孔径阵列203的功能者，利用第二贯通孔34形成多束。
另外，作为第二基板40的材料，也能够通过使用钨(W)、金(Au)等重金属来具备X射线遮挡功能。此时，通过使第二贯通孔34的大小为比第一贯通孔12的大小更小的希望的大小，能够如上述那样兼备成型孔径阵列203的功能与X射线遮挡功能这两方。
第二基板40的板厚是考虑加工性和电子束120的透射性而决定的，上述加工性专门考虑了贯通孔34的大小、挠曲等。第二基板40的板厚优选的是10μm以上。这是因为，若小于10μm，则难以加工第二基板40。另外，若第二基板40的板厚设为例如200μm以下，则在不使电子束120接触壁面地穿过贯通孔34的方面是优选的。但是，出于抑制串扰效果的观点，第二基板40的板厚也可以大于200μm，也可以小于10μm，但优选的是较厚。
第二基板40中的导电膜32设于第二基板40的与第一基板20对置的面，电连接于接地电极16。导电膜32例如是Au(金)的膜，但并不限定于此。另外，导电膜32可以在第二基板40的与第一基板20对置的面上均匀地或者局部地形成，也可以形成于贯通孔内。
第一基板20以及第二基板40例如平行于xy面地配置。
由成型孔径阵列203成型的电子束120分别穿过第二贯通孔34以及第一贯通孔12。这里，例如，若使用电路10a向电源电极14a施加规定的电压，则在接地电极16a、导电膜32以及第二基板40与电源电极14a之间产生电场。在产生的电场的作用下，穿过第二贯通孔34a以及第一贯通孔12a的电子束120被偏转。
另外，电子束120可以从第二贯通孔34朝向第一贯通孔12穿过，也可以从第一贯通孔12朝向第二贯通孔34穿过，但在使第二基板40具有成型孔径阵列203的功能、X射线遮挡功能、或兼备其两方的情况下，在电子束120从第二贯通孔34朝向第一贯通孔12穿过的情况是有效的。
电源电极14与第二基板40(导电膜32)的垂直距离(Z方向的距离、或者与第二基板40垂直的方向的距离)，出于串扰抑制的观点，优选的是30μm以下，更优选的是10μm以下。最优选的是电源电极14与第二基板40的垂直距离为零的情况。
图4是表示本实施方式的半导体装置100a的主要部分的一个例子的示意俯视图。图4是在图2所示的半导体装置100a中将第二基板40除去而表示的示意俯视图。接地电极16设于第一基板上，具有格子状的形状，在各个格子的内侧配置有设于各个第一贯通孔12以及第一基板上的电源电极14。换言之，接地电极16以包围各个第一贯通孔12以及电源电极14的方式设置。
图5是表示本实施方式的半导体装置100a中的第一贯通孔12、第二贯通孔34以及电源电极14的一个例子的示意图。
使用图5A说明第一贯通孔12、第二贯通孔34以及电源电极14的配置。将第二贯通孔34的x方向的长度设为LX，将y方向的长度设为Ly。将第一贯通孔12的x方向的长度设为aX，将y方向的长度设为ay。将电源电极14的x方向的长度设为bX，将y方向的长度设为by。
出于串扰抑制的观点，第二贯通孔34优选的是小到电子束120能够穿过的程度。但是，在将第二基板40配置于第一基板20上时，有第二基板40相对于第一基板20从规定的位置起在x方向上偏移dX、在y方向上偏移dy地配置的情况。因而，优选的是，在x方向上，2dx+bx+ax≤Lx。另外，优选的是，在y方向上，2dy+ay≤Ly，并且2dy+by≤Ly。
另外，第二贯通孔34的开口形状不限于四边形，也可以是多边形等。如图5B所示，相对于由电源电极14和第一贯通孔12构成的多边形，外形采用与将分别考虑接合误差dx与dy而增大了的电源电极14与第一贯通孔12的上表面形状综合后的形状大致相似的形状，从而能够使开口面积更小，能够更加增大串扰抑制效果。
图5C、图5D以及图5E示出了第一贯通孔12以及电源电极14的其他方式。在图5A以及图5B中，第一贯通孔12、第二贯通孔34以及电源电极14的形状均为矩形形状。但是，第一贯通孔12、第二贯通孔34以及电源电极14的形状并不限定于此。在图5C中，第一贯通孔12的形状为圆形。在图5D中，第一贯通孔12的形状为三角形。在图5E中，第一贯通孔12的形状为三角形，电源电极14的形状为波形。图5C、图5D以及图5E都能够优选使用。而且，分别优选的是，在x方向上，2dx+bx+ax≤Lx。另外，分别优选的是，在y方向上，2dy+ay≤Ly，并且2dy+by≤Ly。
接下来，记载本实施方式的作用效果。
为了抑制串扰，在具有电路10、电源电极14以及接地电极16的第一基板20之上配置具有导电性的第二基板40。这是因为，用第二基板40遮挡在电源电极14与接地电极16间产生的电场，使得电场不到达其他电源电极14的周边。出于该观点，优选的是电源电极14、接地电极16与第二基板40的距离尽可能小。这在使第二基板40具有成型孔径阵列203的功能、X射线遮挡功能、或兼备这两方的情况下也相同。
为了获得遮挡效果，在不使电源电极14、接地电极16短路的情况下尽可能将与第二基板40的距离保持得小、同时将第一基板20以及第二基板40保持为平行是困难的。
因此，在本实施方式的半导体装置100a中，在第二基板40中在与第一基板20对置的对置面上设置导电膜32，使导电膜32电连接于接地电极16。然后，以使第二基板40与电源电极14不接触的方式设置第二贯通孔。这样，能够使第一基板20与第二基板40的距离接近，因此能够更可靠地抑制串扰。
根据本实施方式的半导体装置100a，能够提供可抑制串扰的半导体装置。
(第二实施方式)
本实施方式的半导体装置在多个第一电极之上设有第二基板的一部分这一点上与第一实施方式的半导体装置不同。这里，关于与第一实施方式重复的点，省略记载。
图6是本实施方式的半导体装置100b的示意剖面图。
在半导体装置100b中，在接地电极16与导电膜32之间设有突起部(凸块)18。由此，构成为，即使在电源电极14之上设有第二基板40的一部分，电源电极14与第二基板40也不会接触而不会短路。通过该构成，即使在电源电极14与接地电极16的膜厚相同的情况下也能够设为由第二基板覆盖电源电极14，因此能够使贯通孔34的开口面积更小，能够抑制串扰。
突起部18例如由金属等导电体形成。
图7是本实施方式的其他形态的半导体装置100c的示意剖面图。
在半导体装置100c中设有多个凹部36。凹部36a、36b、36c、36e、36f分别设于对应的电源电极14a、14b、14c、14d、14e、14f之上。由此，构成为，即使在电源电极14之上设有第二基板40的一部分，电源电极14与第二基板40也不会接触。凹部36以不与电源电极14接触的方式考虑dx与dy而形成。另外，凹部36的Z方向的量越小越优选，但为了避免基板1与基板2短路，考虑电源电极14与接地电极16的高度偏差而决定。通过该构成，由于贯通孔34能够覆盖电源电极14地设置，因此能够使贯通孔34的开口面积更小，能够更可靠地抑制串扰。贯通孔34的尺寸能够考虑接合误差来决定。
通过本实施方式的半导体装置100b以及100c，也能够提供可抑制串扰的半导体装置。
(第三实施方式)
本实施方式的半导体装置与第一以及第二实施方式的不同点在于，具备：具有导电性的第一接合材，在第一基板的贯通孔的阵列周缘、设于与第二基板对置的对置面；具有导电性的第二接合材，在第二基板的周缘、设于与第一基板对置的对置面；以及设于第一接合材与第二接合材之间的间隔件。这里，关于与第一以及第二实施方式重复的点，省略记载。
图8是本实施方式的半导体装置100d的示意剖面图。
第一接合材90以及第二接合材92例如是含有Ag(银)等且具有导电性的粘合剂。这是为了在被照射电子束120时抑制半导体装置100d充电。间隔件94例如是Si。第一接合材90、第二接合材92以及间隔件94优选的是设于第一基板的贯通孔12的阵列部、第二基板的周缘。
优选的是，第一接合材90、第二接合材92以及间隔件94的膜厚之和与电源电极14或者接地电极16的膜厚为相同程度或者大致相等。
通过本实施方式的半导体装置100d，也能够提供可抑制串扰的半导体装置。
虽然说明了本发明的几个实施方式以及实施例，但这些实施方式以及实施例是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明与其等效的范围内。

Claims (17)

1.一种消隐装置，具备：
第一基板，具有多个第一贯通孔；
多个第一电极，在所述第一基板上分别与多个所述第一贯通孔邻接地设置；
多个第二电极，在所述第一基板上与所述第一贯通孔分别邻接且分别与所述第一电极对置地设置；以及
第二基板，与所述第一基板对置地设置，具有与多个所述第一贯通孔分别对置的多个第二贯通孔，至少在与所述第一基板对置的对置面上具有导电性，且与所述第二电极电连接，
所述第二基板具有分别与所述多个第一电极对置的多个凹部，
形成有所述多个凹部的区域的所述第二基板的厚度比所述凹部以外的区域小。
2.根据权利要求1所述的消隐装置，
在所述第二贯通孔之下设有所述第一贯通孔和所述第一基板的一部分。
3.根据权利要求1所述的消隐装置，
所述第二贯通孔的开口形状为，与综合了所述第一电极与所述第一贯通孔的上表面形状后的形状相似的形状。
4.根据权利要求1所述的消隐装置，
所述第二贯通孔比所述第一贯通孔大。
5.根据权利要求1所述的消隐装置，
所述第二贯通孔比所述第一贯通孔小。
6.根据权利要求1所述的消隐装置，
所述第二基板包含重金属。
7.根据权利要求1所述的消隐装置，
所述第二基板的板厚为10μm以上。
8.根据权利要求1所述的消隐装置，
所述第二基板在与所述第一基板对置的所述对置面上具有导电膜，所述导电膜与所述第二电极电连接。
9.根据权利要求1所述的消隐装置，
在所述第一电极之上配置有所述第二基板的一部分。
10.根据权利要求9所述的消隐装置，
还具备设于所述第二电极与所述第二基板之间的突起部。
11.根据权利要求1所述的消隐装置，
与所述第二基板垂直的方向上的所述第一电极与所述第二基板的距离为30μm以下。
12.根据权利要求1所述的消隐装置，
还具备设于所述第一基板内的电路，所述电路电连接于所述第一电极。
13.根据权利要求1所述的消隐装置，
所述第二电极具有格子状的形状，以包围所述第一贯通孔以及所述第一电极的方式设置。
14.根据权利要求1所述的消隐装置，
在将与所述第一基板或者所述第二基板平行的第一方向上的所述第一贯通孔的长度设为ax，将与所述第一基板或者所述第二基板平行且与所述第一方向交叉的第二方向上的所述第一贯通孔的长度设为ay，将所述第一方向上的所述第一电极的长度设为bx，将与所述第二方向平行的方向上的所述第一电极的长度设为by，将所述第一方向上的所述第二贯通孔的长度设为Lx，将所述第二方向上的所述第二贯通孔的长度设为Ly，将所述第一方向上的所述第一基板相对于所述第二基板的偏移设为dx，将所述第二方向上的所述第一基板相对于所述第二基板的偏移设为dy时，2dx+bx+ax≤Lx，2dy+ay≤Ly以及2dy+by≤Ly。
15.根据权利要求1所述的消隐装置，
具备：
具有导电性的第一接合材，在所述第一基板的贯通孔的阵列周缘，设于与所述第二基板对置的对置面；
具有导电性的第二接合材，在所述第二基板的周缘，设于与所述第一基板对置的对置面；以及
间隔件，设于所述第一接合材与所述第二接合材之间。
16.根据权利要求15所述的消隐装置，
所述第一接合材、所述第二接合材以及所述间隔件的膜厚之和与所述第一电极的膜厚或者所述第二电极的膜厚大致相等。
17.根据权利要求15所述的消隐装置，
所述间隔件包含硅。
CN201910880521.3A 2018-09-19 2019-09-18 半导体装置 Active CN110931337B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018175432A JP7016309B2 (ja) 2018-09-19 2018-09-19 半導体装置
JP2018-175432 2018-09-19

Publications (2)

Publication Number Publication Date
CN110931337A CN110931337A (zh) 2020-03-27
CN110931337B true CN110931337B (zh) 2023-04-11

Family

ID=69773183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910880521.3A Active CN110931337B (zh) 2018-09-19 2019-09-18 半导体装置

Country Status (5)

Country Link
US (1) US11189554B2 (zh)
JP (1) JP7016309B2 (zh)
KR (1) KR102303434B1 (zh)
CN (1) CN110931337B (zh)
TW (1) TWI776078B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164495A (ja) * 1998-11-26 2000-06-16 Advantest Corp 荷電粒子ビーム露光装置及びそこで使用するブランキング・アパーチャ・アレイ
CN1525259A (zh) * 2003-02-28 2004-09-01 ������������ʽ���� 偏转器及其制造方法和应用偏转器的带电粒子束曝光装置
CN103620693A (zh) * 2011-04-27 2014-03-05 迈普尔平版印刷Ip有限公司 包括用于操纵一条或多条带电粒子束的操纵器装置的带电粒子系统
JP2014041948A (ja) * 2012-08-23 2014-03-06 Canon Inc 荷電粒子線レンズアレイ用電極基板とその製造方法、及びこれを用いた露光装置
TW201732445A (zh) * 2015-12-22 2017-09-16 Nuflare Technology Inc 多重帶電粒子束裝置
TW201739685A (zh) * 2016-04-13 2017-11-16 弗勞恩霍夫爾協會 機電組件、機電組件配置，藉由使用機電組件檢測電位差之方法以及在機電組件上執行功能測試之方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252207A (ja) * 1998-08-19 2000-09-14 Ims Ionen Mikrofab Syst Gmbh 粒子線マルチビームリソグラフイー
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
JP3988735B2 (ja) * 2004-03-15 2007-10-10 日立金属株式会社 半導体装置及びその製造方法
GB2414111B (en) * 2004-04-30 2010-01-27 Ims Nanofabrication Gmbh Advanced pattern definition for particle-beam processing
JP4477435B2 (ja) * 2004-06-29 2010-06-09 キヤノン株式会社 偏向器作製方法、荷電粒子線露光装置及びデバイス製造方法
KR101192761B1 (ko) * 2005-11-29 2012-10-18 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
JP5491704B2 (ja) * 2007-05-14 2014-05-14 イーエムエス ナノファブリカツィオン アーゲー 対向電極アレイ板を有するパターン定義装置
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8546767B2 (en) * 2010-02-22 2013-10-01 Ims Nanofabrication Ag Pattern definition device with multiple multibeam array
JP6147642B2 (ja) * 2013-10-11 2017-06-14 株式会社ニューフレアテクノロジー マルチ荷電粒子ビームのブランキング装置
KR102358009B1 (ko) * 2015-11-10 2022-02-04 삼성전자주식회사 빔 투사 장치 및 빔 투사 장치를 이용하여 빔을 투사하는 방법
JP6709109B2 (ja) 2016-05-31 2020-06-10 株式会社ニューフレアテクノロジー マルチ荷電粒子ビームのブランキング装置及びマルチ荷電粒子ビーム照射装置
US10351417B2 (en) * 2017-08-28 2019-07-16 Taiwan Semiconductor Manufacturing Company Ltd. MEMS device with viewer window and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164495A (ja) * 1998-11-26 2000-06-16 Advantest Corp 荷電粒子ビーム露光装置及びそこで使用するブランキング・アパーチャ・アレイ
CN1525259A (zh) * 2003-02-28 2004-09-01 ������������ʽ���� 偏转器及其制造方法和应用偏转器的带电粒子束曝光装置
CN103620693A (zh) * 2011-04-27 2014-03-05 迈普尔平版印刷Ip有限公司 包括用于操纵一条或多条带电粒子束的操纵器装置的带电粒子系统
JP2014041948A (ja) * 2012-08-23 2014-03-06 Canon Inc 荷電粒子線レンズアレイ用電極基板とその製造方法、及びこれを用いた露光装置
TW201732445A (zh) * 2015-12-22 2017-09-16 Nuflare Technology Inc 多重帶電粒子束裝置
TW201739685A (zh) * 2016-04-13 2017-11-16 弗勞恩霍夫爾協會 機電組件、機電組件配置，藉由使用機電組件檢測電位差之方法以及在機電組件上執行功能測試之方法

Also Published As

Publication number Publication date
CN110931337A (zh) 2020-03-27
US11189554B2 (en) 2021-11-30
TW202025228A (zh) 2020-07-01
JP7016309B2 (ja) 2022-02-04
JP2020047788A (ja) 2020-03-26
TWI776078B (zh) 2022-09-01
KR102303434B1 (ko) 2021-09-23
US20200091056A1 (en) 2020-03-19
KR20200033175A (ko) 2020-03-27

Similar Documents

Publication Publication Date Title
JP7030663B2 (ja) 半導体装置及び荷電粒子線露光装置
KR101943201B1 (ko) 멀티 하전 입자 빔의 블랭킹 장치 및 멀티 하전 입자 빔 조사 장치
JP2004282038A (ja) 偏向器、偏向器を製造する方法、偏向器を適用した荷電粒子線露光装置
KR20110004371A (ko) 투사 렌즈 배열체
US20160099129A1 (en) Blanking aperture array and charged particle beam writing apparatus
KR101731339B1 (ko) 멀티 하전 입자빔용의 블랭킹 장치 및 멀티 하전 입자빔 묘화 장치
JP7427794B2 (ja) 荷電粒子操作デバイス
KR102025602B1 (ko) 멀티 빔용 애퍼쳐 세트 및 멀티 하전 입자 빔 묘화 장치
US20140091229A1 (en) Electrode for a charged particle beam lens
CN110931337B (zh) 半导体装置
JP7222874B2 (ja) 半導体装置
TWI844817B (zh) 半導體裝置，多帶電粒子束描繪裝置及多帶電粒子束照射裝置
JP4455846B2 (ja) 電極基板およびその製造方法、該電極基板を用いた偏向器、ならびに該偏向器を用いた荷電粒子線露光装置
JP4532184B2 (ja) 電極およびその製造方法ならびに偏向器アレイ構造体の製造方法
CN113495434A (zh) 多射束用的消隐装置以及多带电粒子束描绘装置
JPH02205010A (ja) マルチ荷電子ビーム露光装置及び方法
JPH02205012A (ja) マルチ荷電粒子ビームパターン描画装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant