CN110915003A - 具有梯田状的内部阶梯部的半导体芯片和制造半导体芯片的方法 - Google Patents

具有梯田状的内部阶梯部的半导体芯片和制造半导体芯片的方法 Download PDF

Info

Publication number
CN110915003A
CN110915003A CN201880040700.XA CN201880040700A CN110915003A CN 110915003 A CN110915003 A CN 110915003A CN 201880040700 A CN201880040700 A CN 201880040700A CN 110915003 A CN110915003 A CN 110915003A
Authority
CN
China
Prior art keywords
semiconductor
current spreading
semiconductor chip
semiconductor body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880040700.XA
Other languages
English (en)
Other versions
CN110915003B (zh
Inventor
亚历山大·通基赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram Oled GmbH
Original Assignee
Osram Oled GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled GmbH filed Critical Osram Oled GmbH
Publication of CN110915003A publication Critical patent/CN110915003A/zh
Application granted granted Critical
Publication of CN110915003B publication Critical patent/CN110915003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提出一种半导体芯片(10)，所述半导体芯片具有半导体本体(2)、电流扩展层(3)和接触结构(4)，其中所述半导体本体包括第一半导体层(21)、第二半导体层(22)和位于其间的有源层(23)，并且所述电流扩展层沿着竖直方向设置在所述接触结构和所述半导体本体之间。所述半导体本体具有多个内部的阶梯部(24)，所述阶梯部梯田状地构成，其中所述接触结构包括多个带状导线(42)，所述带状导线在其横向取向方面关于内部的阶梯部的横向取向设置为，使得沿着所述内部的阶梯部的电流扩展相对于横向于所述内部的阶梯部的电流扩展被促进。此外，提出一种用于制造这种半导体芯片的方法。

Description

具有梯田状的内部阶梯部的半导体芯片和制造半导体芯片的 方法
技术领域
本发明提出一种半导体芯片。此外，提出一种用于制造半导体芯片或多个半导体芯片的方法。
背景技术
在化合物半导体材料在生长衬底上外延生长时，例如III-V族半导体材料如InGaAlP在GaAs上外延生长时，会出现所谓的原子的CuPt设置。这类原子设置通常引起带隙减小、带偏减小和/或光学的各向异性并因此在许多情况下是不期望的。
发明内容
目的是，提出一种有效的半导体芯片。此外，提出一种简化的用于制造这种半导体芯片或多个这种半导体芯片的方法。
根据半导体芯片的至少一个实施方式，该半导体芯片具有半导体本体。半导体本体具有第一半导体层、第二半导体层和有源层，所述有源层沿着竖直方向设置在第一半导体层和第二半导体层之间。
通常将竖直方向理解为如下方向，所述方向横向于，尤其垂直于半导体本体的主延伸面取向。竖直方向例如是半导体本体的生长方向。而将横向方向理解为如下方向，所述方向沿着半导体本体的主延伸面、尤其平行于半导体本体的主延伸面伸展。竖直方向和横向方向尤其彼此垂直。
第一半导体层和第二半导体层能够是N型传导或P型传导地构成，或者相反。在半导体芯片运行时，有源层尤其设计用于，发射或检测在可见的、紫外的或者在红外的光谱范围中的电磁辐射。尤其是，有源层在半导体芯片运行时发射具有如下峰值波长的电磁辐射，所述峰值波长在480nm和660nm之间，其中包括边界值，例如在500nm和660nm之间，其中包括边界值，或者在550nm和660nm之间，其中包括边界值。有源层例如是p-n结区。有源层能够具有量子阱结构，尤其具有多个量子阱层(英语是：quantum well layers)。尤其是，半导体芯片是发光二极管(LED)。
根据半导体芯片的至少一个实施方式，半导体本体具有多个内部的阶梯部，所述阶梯部例如梯田状构成。半导体本体尤其包含多个子层，所述子层分别具有多级的类似梯的几何走向。子层能够分别具有由半导体材料构成的单层(英语是：momolayer)或者多个单层，例如在2个和20个之间的单层，其中包括边界值，或者在2个和10个之间的单层，其中包括边界值。换言之，内部的阶梯部和具有内部的阶梯部的子层形成为单原子的或者多原子的阶梯部或子层。半导体本体的子层的层厚度尤其通过所属的阶梯部的竖直高度给出。子层的层厚度能够在2nm和2000nm之间，其中包括边界值，例如在2nm和200nm之间，其中包括边界值，或者在2nm和20nm之间，或者在20nm和2000nm之间，其中包括边界值，例如在20nm和200nm之间。
内部的梯田状的阶梯部尤其可归因于半导体材料在具有邻近表面的生长衬底上的生长。将邻近表面理解为如下面，所述面的取向与低折射的表面偏差小的角度，即所谓的向错(英语是：offcut)或者向错角(英语是：offcut angle)。在具有邻近表面的衬底中，宏观的表面的法线例如向着低折射的表面的法线倾斜了向错角。低折射的表面例如是(100)晶体面或者(001)晶体面。向错角能够在2°和15°之间，其中包括边界值，或者在4°和15°之间，其中包括边界值，例如在6°和10°之间，其中包括边界值。
如果半导体本体在这种生长衬底上形成，那么这会引起内部的阶梯部的构成，其中内部的阶梯部具有定向的、尤其平行伸展的梯地，所述梯地通过阶梯过渡部分开。例如，半导体本体基于InGaAlP、AlGaAs或者InGaAlAs。半导体本体的材料能够在GaAs衬底上或者在InP衬底上外延地生长，所述衬底具有(001)或者(100)邻近表面和在2°和15°之间的向错角，其中包括边界值。半导体本体和/或生长衬底一般能够基于III-V族半导体材料。
已经证实，当在具有邻近表面的生长衬底上产生半导体本体时，能够降低伴随着原子的CuPt型设置的所不期望的效应。然而，半导体本体在这种衬底上的生长会引起内部的阶梯部的形成，其中在阶梯部上或在阶梯过渡部上形成势垒，所述势垒会使横向的电流扩展和从而使电荷传输变得困难。这种势垒尤其在半导体本体的尤其位于相同的竖直平面上的相邻的子层之间的异质结(英语是：heterojunctions)处形成。
由于内部的阶梯部的存在，电流扩展或者电流传播沿着横向方向各向异性地进行。在沿着阶梯部的一个横向方向上，载流子基本上能够不受阻地运动，因为载流子能够基本上保持在相同的梯地上。而在横向于或垂直于阶梯部的横向方向上，载流子必须克服在阶梯过渡部处形成的势垒。为了实现有效的横向的电流扩展，半导体芯片能够具有一个或多个电流扩展层或者一个或多个有针对性地结构化的接触结构。
根据半导体芯片的至少一个实施方式，该半导体芯片具有电流扩展层和接触结构。电流扩展层在竖直方向上例如设置在接触结构和半导体本体之间。接触结构尤其直接设置在电流扩展层上并且与该电流扩展层优选直接电接触。电流扩展层例如邻接于半导体本体。
接触结构尤其具有多个带状导线，所述带状导线在其横向取向方面关于内部的阶梯部的横向取向构成为，使得沿着内部的阶梯部进行电流扩展和/或电流传播相对于横向于或者垂直于内部的阶梯部进行电流扩展和/或电流传播被促进。
在半导体本体的俯视图中，带状导线在制造公差的范围中能够彼此平行地定向。载流子在带状导线之外并且在电流扩展层之内的横向传播通常沿着垂直于平行伸展的带状导线的方向进行。在半导体本体中，载流子的同一横向扩展方向或者传播方向被激发。
如果扩展方向或者传播方向基本上平行于阶梯部的主延伸方向伸展或者该扩展方向或传播方向仅轻微地偏离于阶梯部的主延伸方向，那么载流子不碰撞到阶梯过渡部处的势垒上或者相对仅碰撞到少的势垒上，使得横向的载流子传播设计得在同一平面上有效。换言之，载流子在电流扩展层之内并且在半导体本体中沿着内部的阶梯部的传播能够通过带状导线关于阶梯部的主延伸方向有针对性定向来增强。因此避免了载流子沿着横向于阶梯部的方向或者沿着穿过势垒的方向的传播。整体上，尤其具有二极管结构的半导体芯片的正向电压能够有效地减小，由此提高半导体芯片的效率。
根据半导体芯片的至少一个实施方式，接触结构具有连接面和至少一个连接接片。经由连接面，半导体芯片能够从外部电接触。接合线例如能够安置在连接面上。连接接片与连接面例如直接电接触。经由连接接片，带状导线能够彼此电连接。连接接片例如在边缘侧设置在电流扩展层上，其中带状导线远离连接接片在中央的区域上延伸至电流扩展层的与连接接片相对置的边缘区域。
在半导体芯片的至少一个实施方式中，该半导体芯片具有半导体本体、电流扩展层和接触结构。半导体本体包括第一半导体层、第二半导体层和位于其间的有源层。电流扩展层沿着竖直方向设置在接触结构和半导体本体之间。半导体本体具有多个内部的阶梯部，所述内部的阶梯部梯田状地构成。接触结构具有多个带状导线，所述带状导线在其横向取向方面关于内部的阶梯部的横向取向设置为，使得沿着内部的阶梯部的电流扩展相对于横向于内部的阶梯部的电流扩展被促进。
根据半导体芯片的至少一个实施方式，相应的带状导线在对半导体本体的俯视图中与内部的梯田状的阶梯部中的多个阶梯部重叠。在俯视图中，带状导线能够分别部分地覆盖内部的梯田状的阶梯部中的多个阶梯部。换言之，带状导线中的每一个在俯视图中都能够在多个内部的阶梯部上延伸。
带状导线和电流扩展层能够具有不同的材料，其中带状导线的材料与电流扩展层的材料相比优选具有更高的导电能力。接触结构例如形成有由金属或者不同的材料构成的带状导线。优选地，带状导线覆盖半导体芯片的电流扩展层和/或辐射出射面的至多30％，至多20％，例如至多10％或者至多5％。
根据半导体芯片的至少一个实施方式，相应的带状导线，尤其所有带状导线，在对半导体本体的俯视图中与所有内部的梯田状的阶梯部的至少50％、60％、70％、80％或者至少90％重叠。内部的阶梯部的横向的主延伸方向和带状导线的横向的主延伸方向优选横向于或者垂直于彼此取向。
阶梯部的主延伸方向可质疑地理解为如下方向，阶梯平台部沿着所述方向具有其最大的横向扩展，所述阶梯平台部尤其在制造公差的范围内具有保持相同的宽度。带状导线的主延伸方向可质疑地理解为如下方向，带状导线沿着所述方向具有其最大的横向扩展。
根据半导体芯片的至少一个实施方式，带状导线彼此平行地取向并且经由接触结构的连接接片彼此导电连接。尤其是，带状导线在俯视图中具有在电流扩展层上的各向异性的分布，例如关于沿着阶梯部的横向方向和横向于或者垂直于阶梯部的横向方向。彼此平行伸展的带状导线的数量例如为至少5、10、20或者至少50，例如在5和100之间，其中包括边界值。
尤其是，带状导线在俯视图中不形成各向同性的或者基本上各向同性的分布，所述各向同性的分布例如模仿圆形的、蜂窝状的或者蛛网状的结构。带状导线的各向同性或者近似各向同性的分布不引起横向的电流扩展或者沿着特定的横向方向即沿着半导体本体中的内部的阶梯部的横向方向的电流传播的明显增强。带状导线例如不形成规则的图案，所述图案具有围绕如下角度的旋转对称性，所述角度小于180°、120°、90°、60°或者小于30°。
根据半导体芯片的至少一个实施方式，内部的阶梯部沿着第一横向方向位于半导体本体的不同的竖直平面上。相应的内部的阶梯部在每个竖直平面上都能够沿着主延伸方向，例如沿着第二横向方向伸展，其中第一横向方向和第二横向方向横行于或者垂直于彼此取向。沿着第二横向方向，位于不同的竖直方向上的内部的阶梯部能够彼此平行地伸展。
根据半导体芯片的至少一个实施方式，内部的阶梯部具有共同的横向的主延伸方向。在对半导体本体的俯视图中，相应的、尤其彼此平行伸展的带状导线能够与内部的阶梯部的共同的主延伸方向相交并且与其形成90°+/-30°，尤其90°+/-20°，例如90°+/-10°或者90°+/-5°的角度。
根据半导体芯片的至少一个实施方式，该半导体芯片具有另一接触结构，所述另一接触结构具有多个另外的带状导线。半导体本体沿着竖直方向尤其设置在接触结构和另外的接触结构之间。另外的带状导线在其侧向取向方面关于内部的阶梯部的横向取向优选设置为，使得沿着内部的阶梯部的电流扩展相对于横向于内部的阶梯部的电流扩展被促进。
根据半导体芯片的至少一个实施方式，带状导线和另外的带状导线具有横向取向，所述横向取向彼此相差至多30°、20°、10°或者至多5°。在俯视图中，带状导线和另外的带状导线在制造公差的范围中彼此平行地伸展。
根据半导体芯片的至少一个实施方式，电流扩展层是透明导电层。电流扩展层例如由透明导电氧化物(TCO)形成，尤其由氧化铟锡(ITO)形成。
根据半导体芯片的至少一个实施方式，第一半导体层和第二半导体层分别具有由多个子层构成的半导体层序列。有源层同样能够具有多个子层。子层能够分别模仿内部的梯田状的阶梯部的几何走向。子层中的每一个例如能够一个或多个相同材料或相同材料组分的单层。单层的数量能够在1和20之间，其中包括边界值，在2和20之间，其中包括边界值，例如在3和10之间，其中包括边界值。第一半导体层、第二半导体层和/或有源层能够分别具有1至10个这样的子层。第一半导体层、第二半导体层和有源层的子层能够具有不同的材料组分和/或不同地掺杂。
根据半导体芯片的至少一个实施方式，有源层具有多级的梯田状的表面。有源层能够具有多个子层，所述子层分别具有多个阶梯部并且整体上梯田状地构成。
在用于制造一个或多个尤其在此所描述的半导体芯片的方法的至少一个实施方式中，提供衬底，优选基于III-V族半导体材料的生长衬底，其具有邻近表面，尤其具有邻近(100)-或(001)表面。邻近表面具有错误取向(英语是：offcut orientation)，例如具有在2°和15°之间的向错角，其中包括边界值。半导体本体逐层地施加到衬底上，例如借助于外延法施加。半导体本体能够具有多个子层，所述子层梯田状地在衬底上产生。具有子层的半导体本体能够具有多个阶梯部，尤其多个内部的梯田状的阶梯部。
电流扩展层施加到半导体本体上。尤其是，电流扩展层由辐射可透过的导电材料形成。具有多个带状导线的接触结构形成到电流扩展层上。尤其是，带状导线借助于掩模施加到电流扩展层上，尤其结构化地施加。
可行的是，衬底由于错误取向而具有阶梯部。半导体本体的内部的阶梯部能够模仿衬底的阶梯部。衬底例如是邻近的GaAs(100)衬底或者邻近的InP衬底。半导体本体能够基于InGaAlP、GaInAs、AlGaAs、InGaAlAs或者InGaP。
根据所述方法的至少一个实施方式，掩模由可光子结构化的材料形成。掩模被结构化并且例如具有多个用于构成接触结构的带状导线和/或连接面和/或连接接片的开口。接触结构的带状导线、连接面和/或连接接片能够借助于掩模结构化地施加到电流扩展层上。
根据所述方法的至少一个实施方式，将衬底从半导体本体移除。待制造的半导体芯片由此能够没有生长衬底。施加电流扩展层能够在从半导体本体处移除衬底之前或之后进行。尤其是，电流扩展层的构成在移除衬底之后进行，其中电流扩展层例如施加到半导体芯片的通过移除衬底而露出的表面上。
上述方法特别适用于制造一个或多个上文所描述的半导体芯片。结合半导体芯片所描述的特征因此也能够用于所述方法，反之亦然。
附图说明
半导体芯片以及所述方法的其它优点、优选的实施方式和改进方案从在下文中结合图1A至3D所阐述的实施例得出。附图示出：
图1A、1B和1C示出根据第一实施例的半导体芯片的示意图，
图1D示出根据一个对照实例的半导体芯片的示意图，
图2A、2B、2C和2D示出半导体芯片的其它实施例的示意图，以及
图3A、3B、3C和3D示出邻接的生长衬底的示意图和一些用于在这种生长衬底上制造一个或多个半导体芯片的方法步骤。
相同的、相类的或者起相同作用的元件在附图中设有相同的附图标记。附图分别是示意性视图而因此不一定是按比例的。更确切地说，为了图解说明夸张大地示出相对小的元件和尤其层厚度。
具体实施方式
半导体芯片10的一个实施例在图1A和1B中分别在xz平面中示意性示出，其中x表示第一横向方向，例如横向的横贯方向，而z表示竖直方向。此外，用y表示第二横向方向，例如横向的纵向方向。
根据图1A，半导体芯片10具有衬底1或者载体9、设置在其上的半导体本体2、电流扩展层3和接触结构4。衬底1能够是生长衬底，在所述生长衬底上外延地生长有半导体本体2。例如，衬底1是III-V族半导体材料衬底，例如GaAs或者InP衬底。替选地，衬底1能够是载体9，所述载体不同于生长衬底。在这种情况下，半导体芯片10可以没有生长衬底。载体能够通过连接层与半导体本体2机械连接。
衬底1具有朝向半导体本体2的前侧11和背离半导体本体2的背侧12。前侧11能够具有阶梯部124。尤其是，阶梯部124归因于前侧11的错误取向。例如，衬底具有邻近表面，所述邻近表面具有如下向错角，所述向错角例如在2°和15°之间，其中包括边界值，尤其在5°和10°之间，其中包括边界值，例如在7°和9°之间，其中包括边界值。背侧12尤其平坦地构成并且能够没有棱边或者阶梯部。
半导体芯片10具有前侧101和背侧102。前侧101例如通过电流扩展层3和/或接触结构4的表面形成。例如，前侧101是半导体芯片10的辐射穿通面，尤其辐射出射面。半导体芯片10的背侧102能够通过衬底1或者载体9的背侧12形成。
电流扩展层3优选由辐射可透过的并且能导电的材料形成，所述材料例如由透明和导电的氧化物(TCO)形成。接触结构4尤其仅部分地覆盖电流扩展层3。接触结构4例如是前侧接触结构。半导体本体2具有朝向衬底1的第一半导体层21、背离衬底1的第二半导体层22和设置在所述半导体层21和22之间的光学有源层23。半导体层21和22能够n型传导地或者p型传导地构成并且此外是n型掺杂或者p型掺杂的，或者相反。尤其是，半导体层21和/或22和/或有源层23由相同的或者不同的材料组分和/或掺杂的多个子层210、220或者230形成，所述子层沿着竖直方向z上下相叠地设置。有源层23优选设计用于产生电磁辐射。例如，半导体本体2具有III-V族半导体材料或者由其构成。
半导体本体2具有多个内部的阶梯部24。阶梯部24尤其梯田状地构成。沿着第一横向方向Rx，例如沿着横向的横贯方向x，或者沿着错误取向Rxz，半导体本体2能够具有这样的内部的阶梯部24，其在10个和200个之间，其中包括边界值，例如在20个和200个之间或在40个和200个之间，例如在60个和200个之间。半导体本体2的内部的阶梯部24能够模仿衬底1的阶梯部124。
在图1B中略微更详细地示出半导体本体2中的在图1A中表示的部段A24。
内部的阶梯部24中的每一个都具有阶梯平台部T24和阶梯过渡部U24。阶梯平台部T24尤其位于半导体本体2的竖直平面上并且沿着主延伸方向R24延伸，所述主延伸方向尤其通过第二横向方向Ry，例如通过横向的纵向方向y给定。子层210、220和/或230中的每一个都能够具有多个阶梯平台部T24，所述阶梯平台部沿着横向的横贯方向x设置在半导体本体2的不同的竖直平面上并且分别具有沿着横向的纵向方向y的主延伸方向R24。阶梯过渡部U24沿着竖直方向z分别在子层210、220或者230的两个相邻的阶梯平台部T24之间延伸。
由于内部的阶梯部24，在阶梯过渡部U24处形成势垒，所述势垒使得在半导体本体2的同一竖直平面之内的横向电流扩展(英语：lateral in-plane current spreading)变得困难。其原因是，载流子在横向传播时必须克服在相邻的子层210、220或者230之间的异质结(英语：heterojunctions)处形成的势垒。沿着横向的横贯方向x或者Rx的电荷传输由此与沿着横向的纵向方向y或沿着内部的阶梯部24的主延伸方向R24的电荷传输相比明显更有损耗。
在图1C中示出的半导体芯片10的实施例对应于在图1A中示出的实施例。与图1A不同，半导体芯片10附加地沿着横向的纵向方向y示出。
接触结构4在电流扩展层3上具有连接面40、连接接片41和多个带状导线42。经由连接面40，半导体芯片10能够从外部电接触。经由连接接片41，带状导线42能够彼此导电连接。连接面40在图1C中设置在边缘侧。除此之外，连接面40也能够居中地设置在电流扩展层3上。接触结构4能够具有多个连接接片41，所述连接接片例如边缘侧地设置在电流扩展层3上或者远离居中地设置的连接面40引导。
沿着横向的横贯方向x，带状导线42尤其彼此平行地取向。在对前侧101的俯视图中，带状导线42分别与多个位于其下的内部的阶梯部24，尤其位于其下的内部的阶梯部24的至少70％交叠。
在图1C中示意性地示出了从带状导线42起进入到周围环境中的电流扩展方向Ra。电流扩展方向Ra基本上垂直于带状导线42的主延伸方向R42取向。载流子主要沿着内部的阶梯部24，也就是说，沿着横向的纵向方向y远离尤其彼此平行地取向的带状导线42传播。沿着横向的纵向方向y，因此没有或者基本上没有势垒阻碍载流子，使得能够将在电流扩展层3中并且在半导体本体2中的横向电流扩展有效地设计。由此抑制了载流子沿着横向的横贯方向x的带有高损耗的传播。就此而言，沿着内部的阶梯部24，即沿着横向的纵向方向y的电流扩展相对于横向于内部的阶梯部24，即沿着横向的横贯方向x的电流扩展增强或促进。
在图1C中示出，内部的阶梯部24具有共同的横向的主延伸方向R24。带状导线42的主延伸方向R42在对半导体本体2的俯视图中与内部的阶梯部24的共同的主延伸方向R24分别形成角度W42，所述角度优选在60°和120°之间，其中包括边界值。优选地，角度W42因此为90°，其中偏差为至多30°、20°、10°或者至多5°。
半导体芯片10的对照实例在图1D中示意性地示出，其中不仅阶梯平台部T24而且带状导线42都沿着横向的纵向方向y取向。电流扩展方向Ra在这种情况中横向于或者垂直于相应的阶梯部24的主延伸方向R24取向。电流扩展方向Ra因此沿着横向的横贯方向x或者沿着错误取向Rxz取向。这引起：载流子在其在同一竖直平面上横向传播时必须克服在异质结上的多个势垒。已经证实，在图1C中示出的半导体芯片10的正向电压相对于在图1D中示出的半导体芯片10的正向电压明显减小。在正向电压减小时，再次提高半导体芯片10的效率。
在图2A中示出的半导体芯片10的实施例基本上对应于在图1A中示出的实施例。在图1A中，电流扩展层3具有朝向接触结构4的表面，所述表面基本上平坦地构成。带状导线42由此设置在电流扩展层3的平坦的表面上。与之不同，带状导线42和/或电流扩展层3在剖视图中具有沿着横向的横贯方向x或者沿着半导体本体2的错误取向Rxz的多级的梯田状的走向。半导体芯片10的前侧101能够通过多级的梯田状的表面形成。
在图2B中示出的半导体芯片10的实施例基本上对应于在图1A中示出的实施例。与之不同，半导体芯片10具有另一电流扩展层5。此外，半导体芯片10能够具有另一接触结构6，例如背侧接触结构6。半导体本体2尤其设置在电流扩展层3和另一电流扩展层5之间。
可行的是，另一电流扩展层5反射辐射地设计。尤其是，另一电流扩展层5可以针对在有源层中产生的辐射具有至少60％、70％、80％或者至少90％的反射率。半导体芯片10尤其没有生长衬底并且由载体9机械地承载。载体9尤其在构成另一电流扩展层5和/或另一接触结构6之后才安置在半导体本体2上。
此外，另一电流扩展层5和另一接触结构6能够完全类似于电流扩展层3或另一接触结构4构成。在俯视图中，电流扩展层3和/或另一电流扩展层5能够完全地覆盖半导体本体2。
在图2C中示出的半导体芯片10的实施例基本上对应于在图2B中示出的实施例。与之不同，电流扩展层3和带状导线42类似于在图2A中示出的电流扩展层3或类似于在图2A中示出的带状导线42设计。
在图2D中示出的半导体芯片10的实施例尤其是对应于在图2B中示出的实施例，其中略微更详细地示出另一接触结构6。
另一接触结构6具有另一连接面60、另一连接接片61和多个另外的带状导线62。另外的带状导线62分别具有主延伸方向R62，所述主延伸方向尤其平行于或者基本上平行于横向的横贯方向x定向。由此，另外的带状导线62在其横向的取向方面关于内部的阶梯部24的横向的取向设置为，使得沿着内部的阶梯部24即沿着横向的纵向方向y的电流扩展相对于横向于内部的阶梯部24即沿着横向的横贯方向x的电流扩展促进或者增强。
另外的带状导线62的主延伸方向R62在对半导体本体2的俯视图中能够与内部的阶梯部24的主延伸方向R24分别形成角度W62，所述角度优选为90°，其中偏差为至多30°、20°、10°或5°。
带状导线42和另外的带状导线62能够具有横向的取向，所述横向的取向彼此相差至多30°。例如，另外的带状导线62的共同的主延伸方向R62和带状导线42的共同的主延伸方向R42在俯视图中形成锐角W46，所述锐角尤其小于30°、20°、10°或者小于5°。
在图3A中示出了例如在构成半导体本体2之前的衬底1。衬底1优选是具有邻近表面的生长衬底。衬底1沿着错误取向Rxz具有多个阶梯部124。阶梯部124在每个竖直的平台平面xy上，即在恒定的z坐标的情况下，具有主延伸方向R24，所述主延伸方向尤其平行于横向的纵向方向y取向。在图3A中示意性示出的宏观的倾向角W尤其通过向错角确定或者在理想情况下通过向错角给定。
在图3B中以俯视图示出衬底1。尤其是，衬底1是牺牲衬底，所述牺牲衬底设置用于制造一个或多个半导体芯片10。借助于外延法，能够将半导体层序列施加到衬底1上以形成半导体本体2。
为了产生多个带状导线42或62，掩模7可以设置在电流扩展层3或5上(图3C)。尤其是，掩模7具有多个开口，所述开口尤其横向于或者垂直于衬底1的阶梯部124取向。借助于掩模7，带状导线42或62能够通过关于半导体本体2的内部的阶梯部24的取向预设的取向以简单的方式方法产生(图3D)。为了产生多个半导体芯片10，半导体本体2能够与设置在其上的接触结构4和/或6分割。
在此所描述的半导体芯片10具有半导体本体2，所述半导体本体具有在原子范围中的多个内部的阶梯部24，其中内部的阶梯部24尤其归因于半导体本体2在邻近的关于晶体表面倾斜的生长衬底1上的生长。由于存在内部的阶梯部24，在阶梯过渡部U24上形成势垒，所述势垒使得沿着横向于内部的阶梯部24方向的电流扩展变得困难。通过接触结构4的有针对性的设计，沿着横向方向在无势垒的情况下局部的电流扩展或者局部的电流传播相对于沿着横向方向在具有势垒的情况下局部的电流扩展或者电流传播增强，由此整体上降低半导体芯片10的正向电压。由此可改进半导体芯片10的效率。
本专利申请要求德国专利申请10 2017 113 383.6的优先权，其公开内容就此通过参引并入本文。
本发明不因根据实施例对本发明的描述而受限于实施例。更确切地说，本发明包括任何新特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使当该特征或该组合本身未明确地在权利要求或者实施例中说明时也如此。
附图标记列表
10 半导体芯片
101 半导体芯片的前侧/辐射出射面
102 半导体芯片的背侧
1 衬底/生长衬底
11 衬底的前侧
12 衬底的背侧
124 衬底的阶梯部
2 半导体本体
21 第一半导体层
210 第一半导体层的子层
22 第二半导体层
220 第二半导体层的子层
23 有源层
230 有源的半导体层的子层
24 内部的阶梯部
3 电流扩展层
4 接触结构/前侧接触结构
40 连接面
41 连接接片
42 带状导线
5 另一电流扩展层
6 另一接触结构/背侧接触结构
60 另一连接面
61 另一连接片
62 其它带状导线
7 掩模
9 衬底/载体
A24 内部的阶梯部的部段
U24 阶梯过渡部
T24 阶梯平台部
x 第一横向方向/横向的横贯方向
y 第二横向方向/横向的横贯方向
z 竖直方向
Rx 阶梯部的横向的横向方向
Ry 阶梯部的横向的纵向方向
Rxz 错误取向
R42 带状导线的主延伸方向
R62 林外的带状导线的主延伸方向
R24 阶梯部的主延伸方向
Ra 电流扩展方向
W42 阶梯部和带状导线的主延伸方向之间的角度
W46 带状导线和林外的带状导线之间的角度
W62 阶梯部和林外的带状导线的主延伸方向之间的角度
W 倾向角/向错角

Claims (17)

1.一种半导体芯片(10)，所述半导体芯片具有半导体本体(2)、电流扩展层(3)和接触结构(4)，其中
-所述半导体本体包括第一半导体层(21)、第二半导体层(22)和位于其间的有源层(23)，
-所述电流扩展层沿着竖直方向设置在所述接触结构和所述半导体本体之间，
-所述半导体本体具有多个内部的阶梯部(24)，所述阶梯部梯田状地构成，并且
-所述接触结构包括多个带状导线(42)，其中所述带状导线在其横向取向方面关于所述内部的阶梯部的横向取向设置为，使得沿着所述内部的阶梯部的电流扩展相对于横向于所述内部的阶梯部的电流扩展被促进。
2.根据上一项权利要求所述的半导体芯片，
其中相应的带状导线(42)在对所述半导体本体(2)的俯视图中与梯田状的内部的阶梯部(24)中的多个阶梯部重叠。
3.根据上述权利要求中任一项所述的半导体芯片，
其中相应的带状导线(42)在对所述半导体本体(2)的俯视图中与所有梯田状的内部的阶梯部(24)中的至少50％重叠。
4.根据上述权利要求中任一项所述的半导体芯片，
其中所述带状导线(42)平行于彼此取向并且经由连接接片(41)彼此导电连接。
5.根据上述权利要求中任一项所述的半导体芯片，
其中所述内部的阶梯部(24)沿着第一横向方向(Rx)位于所述半导体本体(2)的不同的竖直平面上，其中
-所述内部的阶梯部在所述不同的竖直平面上沿着第二横向方向(Y)彼此平行地伸展，并且
-所述第一横向方向和所述第二横向方向横向于或者垂直于彼此取向。
6.根据上述权利要求中任一项所述的半导体芯片，其中所述内部的阶梯部(24)具有共同的横向的主延伸方向(R24)，其中相应的带状导线(42)在对所述半导体本体(2)的俯视图中与共同的主延伸方向相交并且与其形成90°+/-30°的角度(W42)。
7.根据上述权利要求中任一项所述的半导体芯片，所述半导体芯片具有另一接触结构(6)，所述另一接触结构具有多个另外的带状导线(62)，其中
-所述半导体本体(2)沿着竖直方向设置在所述接触结构(4)和所述另一接触结构之间，并且
-所述另外的带状导线在其横向取向方面关于所述内部的阶梯部(24)的横向取向设置为，使得沿着所述内部的阶梯部的电流扩展相对于横向于所述内部的阶梯部的电流扩展被促进。
8.根据上一述权利要求所述的半导体芯片，其中所述带状导线(42)和所述另外的带状导线(62)具有彼此相差至多30°的横向取向(R42，R62)。
9.根据上述权利要求中任一项所述的半导体芯片，其中所述第一半导体层(21)和所述第二半导体层(22)分别具有由多个子层(210，220)构成的半导体层序列，其中所述子层(210，220)分别模仿梯田状的内部的阶梯部的几何走向。
10.根据上一述权利要求所述的半导体芯片，其中所述子层(210，220)中的每一个具有相同材料的多个单层，其中所述单层的数量在2和20之间。
11.根据上述权利要求中任一项所述的半导体芯片，其中所述有源层(23)具有多级的梯田状的表面。
12.根据上述权利要求中任一项所述的半导体芯片，其中所述带状导线(42)在其横向取向方面关于所述内部的阶梯部的横向取向设置为，使得在所述电流扩展层(3)之内并且在所述半导体本体(2)中沿着所述内部的阶梯部的电流扩展相对于横向于所述内部的阶梯部的电流扩展被促进。
13.根据上述权利要求中任一项所述的半导体芯片，其中通过所述带状导线(42)关于所述阶梯部(24)的主延伸方向的有针对性的定向，
-载流子在所述电流扩展层(3)之内并且在所述半导体本体(2)中沿着所述内部的阶梯部的传播被增强，并且
-减小所述载流子沿着横向于所述阶梯部的方向的传播。
14.根据上述权利要求中任一项所述的半导体芯片，所述半导体芯片是发光二极管，其中
-所述半导体本体(2)基于InGaAlP、GaInAs、AlGaAs、InGaAlAs或者InGaP，
-所述半导体本体设置在衬底(1)上，所述衬底基于GaAs或者InP，并且
-所述衬底具有朝向所述半导体本体的邻近表面，所述邻近表面具有在2°和15°之间的向错角，其中包括边界值。
15.一种用于制造根据上述权利要求中任一项所述的半导体芯片的方法，所述方法具有下述步骤：
A)提供由III-V族半导体材料构成的衬底(1)，所述衬底具有邻近表面和在2°和15°之间的向错角，其中包括边界值；
B)逐层地将所述半导体本体(2)施加到所述衬底上，其中所述半导体本体具有多个子层(210，220)，所述子层梯田状地在所述衬底上产生并且具有多个阶梯部(24)；
C)将所述电流扩展层(3)施加到所述半导体本体上；并且
D)在所述电流扩展层上构成具有带状导线(42)的接触结构(4)，其中所述带状导线借助于掩模(7)施加到所述电流扩展层上。
16.根据上一项权利要求所述的方法，其中所述掩模(7)由可光子结构化的材料形成，并且所述带状导线(42)借助于所述掩模结构化地施加到所述电流扩展层上。
17.根据上述权利要求15至16中任一项所述的方法，其中在从所述半导体本体(2)移除所述衬底(1)之后施加所述电流扩展层(3)，其中将所述电流扩展层施加到所述半导体芯片(10)的通过移除所述衬底而露出的表面上。
CN201880040700.XA 2017-06-19 2018-05-17 具有梯田状的内部阶梯部的半导体芯片和制造半导体芯片的方法 Active CN110915003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017113383.6A DE102017113383B4 (de) 2017-06-19 2017-06-19 Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102017113383.6 2017-06-19
PCT/EP2018/062978 WO2018233950A1 (de) 2017-06-19 2018-05-17 Halbleiterchip mit inneren terrassenähnlichen stufen und verfahren zur herstellung eines halbleiterchips

Publications (2)

Publication Number Publication Date
CN110915003A true CN110915003A (zh) 2020-03-24
CN110915003B CN110915003B (zh) 2023-08-29

Family

ID=62217975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880040700.XA Active CN110915003B (zh) 2017-06-19 2018-05-17 具有梯田状的内部阶梯部的半导体芯片和制造半导体芯片的方法

Country Status (4)

Country Link
US (1) US11031526B2 (zh)
CN (1) CN110915003B (zh)
DE (1) DE102017113383B4 (zh)
WO (1) WO2018233950A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019112762A1 (de) * 2019-05-15 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrabenen dotierten bereichen und verfahren zur herstellung eines bauelements
DE102021109960A1 (de) * 2021-04-20 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912533A (en) * 1986-10-09 1990-03-27 Mitsubishi Denki Kabushiki Kaisha End face light emitting element
JP2006060164A (ja) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
EP2398075A1 (en) * 2010-01-06 2011-12-21 Panasonic Corporation Nitride semiconductor light-emitting element and process for production thereof
DE102012022929A1 (de) * 2011-12-07 2013-06-13 Ultratech, Inc. Laserhärten von GaN-LEDs mit reduzierten Mustereffekten
US20130221394A1 (en) * 2012-02-24 2013-08-29 Genesis Photonics Inc. Light emitting diode and flip-chip light emitting diode package
CN104040738A (zh) * 2011-12-23 2014-09-10 欧司朗光电半导体有限公司 用于制造多个光电子半导体芯片的方法和光电子半导体芯片
CN105409012A (zh) * 2013-07-25 2016-03-16 欧司朗光电半导体有限公司 光电子半导体芯片、光电子器件和用于制造半导体芯片的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583878A (en) * 1993-06-23 1996-12-10 The Furukawa Electric Co., Ltd. Semiconductor optical device
JPH08125126A (ja) * 1994-10-19 1996-05-17 Mitsubishi Electric Corp 半導体装置
JPH11274635A (ja) * 1998-03-19 1999-10-08 Hitachi Ltd 半導体発光装置
JP3669848B2 (ja) 1998-09-16 2005-07-13 日亜化学工業株式会社 窒化物半導体レーザ素子
EP2527500B1 (en) * 2010-01-20 2019-05-01 JX Nippon Mining & Metals Corporation Method for manufacturing epitaxial crystal substrate
KR101859355B1 (ko) * 2011-08-09 2018-05-18 소코 가가쿠 가부시키가이샤 질화물 반도체 자외선 발광 소자
US9269858B2 (en) * 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
US9184344B2 (en) * 2012-01-25 2015-11-10 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same
WO2013145404A1 (ja) * 2012-03-28 2013-10-03 株式会社豊田中央研究所 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
US10297715B2 (en) * 2015-07-21 2019-05-21 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
TW201810383A (zh) * 2016-08-12 2018-03-16 耶魯大學 通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性ＧａＮ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912533A (en) * 1986-10-09 1990-03-27 Mitsubishi Denki Kabushiki Kaisha End face light emitting element
JP2006060164A (ja) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
EP2398075A1 (en) * 2010-01-06 2011-12-21 Panasonic Corporation Nitride semiconductor light-emitting element and process for production thereof
DE102012022929A1 (de) * 2011-12-07 2013-06-13 Ultratech, Inc. Laserhärten von GaN-LEDs mit reduzierten Mustereffekten
CN104040738A (zh) * 2011-12-23 2014-09-10 欧司朗光电半导体有限公司 用于制造多个光电子半导体芯片的方法和光电子半导体芯片
US20130221394A1 (en) * 2012-02-24 2013-08-29 Genesis Photonics Inc. Light emitting diode and flip-chip light emitting diode package
CN105409012A (zh) * 2013-07-25 2016-03-16 欧司朗光电半导体有限公司 光电子半导体芯片、光电子器件和用于制造半导体芯片的方法

Also Published As

Publication number Publication date
CN110915003B (zh) 2023-08-29
WO2018233950A1 (de) 2018-12-27
DE102017113383A1 (de) 2018-12-20
US11031526B2 (en) 2021-06-08
DE102017113383B4 (de) 2023-03-09
US20200168764A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
KR100896576B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US7994519B2 (en) Semiconductor chip and method for producing a semiconductor chip
CN102694112B (zh) 第iii族氮化物半导体发光器件
US11205739B2 (en) Semiconductor light-emitting device and method of manufacturing the same
US9059356B1 (en) Laterally injected light-emitting diode and laser diode
US8963194B2 (en) Light emitting device
TW201322483A (zh) 光電半導體晶片及其製造方法
KR20090111862A (ko) 광전 반도체칩 및 이러한 반도체칩을 위한 접촉 구조의 형성 방법
US11063182B2 (en) Optoelectronic component and method of manufacturing an optoelectronic component
CN110915003B (zh) 具有梯田状的内部阶梯部的半导体芯片和制造半导体芯片的方法
US20210226090A1 (en) Optoelectronic semiconductor body, arrangement of a plurality of optoelectronic semiconductor bodies, and method for producing an optoelectronic semiconductor body
CN110114891B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
US11069835B2 (en) Optoelectronic semiconductor chip and method of manufacturing the same
JP2023176020A (ja) 半導体レーザダイオードおよび半導体レーザダイオードの製造方法
CN112259652A (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构及制备方法
US11646394B2 (en) Radiation-emitting semiconductor body and semiconductor chip
US20180261726A1 (en) Light emitting diode
US10490698B2 (en) Optoelectronic semiconductor chip and method of producing the same
CN105247694A (zh) 具有多个发光元件的发光二极管及其制造方法
KR20230150869A (ko) 광전자 반도체 구성요소, 및 적어도 하나의 광전자 반도체 구성요소를 생산하기 위한 방법
CN116154077A (zh) 一种发光二极管及制作方法
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
US9306114B2 (en) III-V compound semiconductor-based-light-emitting diode device with embedded charge carrier barrier
CN114270544A (zh) 具有减少的吸收的器件和用于制造器件的方法
US11011504B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant