CN110911289B - 模塑环氧封装高可靠性半导体器件 - Google Patents

模塑环氧封装高可靠性半导体器件 Download PDF

Info

Publication number
CN110911289B
CN110911289B CN201911198081.XA CN201911198081A CN110911289B CN 110911289 B CN110911289 B CN 110911289B CN 201911198081 A CN201911198081 A CN 201911198081A CN 110911289 B CN110911289 B CN 110911289B
Authority
CN
China
Prior art keywords
semiconductor device
epoxy
chip
art
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201911198081.XA
Other languages
English (en)
Other versions
CN110911289A (zh
Inventor
谢可勋
西里奥﹒艾﹒珀里亚科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Mj Technologyco Ltd
Original Assignee
Zhejiang Mj Technologyco Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Mj Technologyco Ltd filed Critical Zhejiang Mj Technologyco Ltd
Priority to CN201911198081.XA priority Critical patent/CN110911289B/zh
Publication of CN110911289A publication Critical patent/CN110911289A/zh
Application granted granted Critical
Publication of CN110911289B publication Critical patent/CN110911289B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在环氧树脂封装中具有表面终端PN结的高可靠性半导体器件,其特征在于为了确保半导体器件符合在125℃和更高温度下的高温‑反向偏压(HTRB)应力测试的要求,所述半导体器件在25℃至150℃范围内的环境温度下,光子能量在500KeV‑2MeV范围内、总剂量为50‑500KGy的伽马射线辐射下后固化。

Description

模塑环氧封装高可靠性半导体器件
技术领域
本发明涉及压力模塑环氧封装半导体器件,尤其涉及硅基高压高可靠性二极管在高于125℃的高温和高反向偏压条件下的应用。
背景技术
1961年8月1日的美国专利US 2994121,1967年10月17日的美国专利US3348105,1960年9月30日的美国专利US2953730,1962年4月17日的美国专利US3030562公开了压力模塑环氧封装半导体器件的制作工艺。
大多数环氧封装的半导体器件的制作工艺中与封装相关的部分从芯片组件的封装操作本身构建之前开始。包括将芯片触点直接附接/连接至外部引线(包括引线框/衬底上的引线),或者首先将芯片附接到可以用作外部引线之一的引线框架,以及其次将芯片触点连接到外部引线。例如,1962年4月17日的美国专利US8080562或者1996年2月13日的美国专利US5491111。该步骤之后通常是在环氧基封装介质中的芯片组件的压力成型和初始固化以及随后的后固化。
在半导体行业推出和实施60年以上的封装工艺是基于两个推定的相关性:
首先,塑料封装可以保护芯片组件免受有害环境因素和普通机械损伤的影响;以及
第二,塑料封装是电“惰性”的,即它不以任何方式干扰封装半导体器件的电功能。
因为已知塑料封装对有害环境因素(例如湿度)的保护是不完善的,第一种推定仅被验证为部分有效的,使得密封封装仍然是要求严苛的应用的首选封装。第二种推定仍然为被视为普遍有效的,尽管塑料封装存在一些缺陷:例如高频损耗,由于CTE与相关应力的不匹配而对封装器件的电特性的影响,夹杂离子的影响,以及其他一些影响。尽管如此,所述器件中普遍存在的可靠性的问题的一般解释仍然使得封装芯片和芯片组件的“钝化”/保护盖中的“移动离子”、“通道”、和“电荷”成为根本原因。
然而,在进一步的观察中发现:高温和反向偏压(HTRB)应力条件下,与未封装的相同芯片和芯片组件相比,现有技术塑料封装的硅二极管表现出明显较高的反向电导和反向电导残余记忆的积聚(即如图1所示的反向电导的测试前和测试后读数之间的差异),最终导致所述器件的退化和/或灾难性故障。此外,在现有技术的二极管中也观察到了类似的行为,这些二极管在施加HTRB偏压之前在175℃下进行了100小时的干燥处理(重量损失约4%)。
如由本申请的同一申请人于2018年1月9日提出的发明专利CN2018100534558以及于2018年5月8日提出的发明专利CN2018104330579中对现有技术的塑料封装半导体器件的进一步观察显示:在HTRB应力测试条件下,过度反向电导及其残余记忆的积聚主要不是由器件芯片或芯片组件的性质和特征(例如“钝化”涂层)引起的,而是由于封装环氧基介质中与半导体器件本身并行发生的电场激活的附加导电机制引起的。这可能是由于在密封的芯片组件附近剩余的环氧树脂/酚醛树脂的高维和低维低聚物的辅助电场自组装引起的。
虽然在上述公开中所提出的技术解决方案大体上减轻了所指出的塑料封装半导体器件的可靠性缺陷。然而,它们的实施需要改变对芯片和/或芯片组件的设计或封装工艺。因此,根据主流的现有技术,在现有主流的塑料封装半导体器件中,显然仍然需要一种成本更低的技术方案解决所描述的可靠性退化现象。
发明内容
本公开提出了用于提高塑料封装半导体器件的可靠性的技术方案,用于通过在模压后,环境温度25℃-150℃下,对所述器件进行光子能量在500KeV-2MeV范围内、总剂量(Si)为50-500KGy的伽马辐射,从而削弱或者破坏在HRTB应力作用下,封装芯片组件附近的环氧树脂和酚醛树脂的过剩单维和低维低聚物,否则,它们将在HRTB期间用于场辅助和场定向的自组装成一维和二维导电链以及导电网络,导致塑料封装半导体器件在测试期间的电特性退化。
本发明本质上减弱在HTRB期间,环氧模塑复合材料的环氧树脂和酚醛树脂的单维和低维低聚物剩余的场辅助和场定向的自组装成为一维和二维导电链和导电网络的过程。这是它们导致测试期间塑封半导体器件的电特性的退化。
附图说明
附图1 是芯片(1),芯片组件(2),以及封装芯片组件(3)在HTRB测试下的反向电导(σ),温度(T),和反向偏压(V)的时间曲线图。
附图2是塑料封装半导体器件的反向电导(σ)的热扫描特性图:现有技术(1)和在115℃下、用能量为1.2MeV的伽马射线进行总剂量(Si)为100KGy的伽马辐射。
附图3是表面安装型塑料封装的半导体二极管的示意截面图。
附图4是HTRB期间现有技术和本申请的反向电导残余记忆的发展示意图。
具体实施方式
这里使用的术语仅用于描述特定实施例的目的,而不意图限制本发明。 除非另外定义,否则本文使用的所有术语具有与本发明所属领域的普通技术人员通常理解的相同的含义。 将进一步理解的是,常用术语应该被解释为具有与其在相关领域和本公开内容中的含义一致的含义。 本公开将被认为是本发明的示例,并且不旨在将本发明限制到特定实施例。
本发明的示例性实施例基于在我们的观察中揭示的控制方法和手段,在封装环氧基介质中与封装半导体器件的并行发生的电场激活的附加导电机制,导致在HTRB应力测试条件下过度反向电导及其残余记忆的积聚。
如图2中的曲线1所示的现有技术二极管在HTRB应力之后的反向电导热扫描:随着温度升高(在向上扫描时),活化能(Ea)从-65℃-0℃范围内的0.1-0.16eV增加至从大约15-25℃到Tga的范围内的0.2-0.22eV。在高于给定环氧化合物的Tg的温度下,进一步增加至约0.58-0.66eV甚至更高。而当温度下降时(向下扫描时),并且在随后的扫描循环中Ea保持在0.58-0.66eV内。然而,将相同现有技术的二极管在HRTB应力之前在85℃-115℃的环境温度下,总剂量(Si)约150-750KGy、光子能量约1.2MeV的伽马射线辐射进行对比测试。如图2中曲线2所示:在向上扫描时,Ea在0.46-0.5eV范围内,而随后增加至0.58-0.66eV,并且在向下扫描和随后的扫描循环期间保持不变。值得注意的是:尽管现有技术二极管的反向电导在断点Tga(大约160-165℃)附近大约15℃的带宽内的大幅减小,表明所述反向电导残余记忆的明显消除,但是经伽马射线辐射二极管的反向电导并没有表现出可测量的下降。因此,尽管反向电导热谱和交流阻抗谱表明:现有技术的二极管中,观察到的反向电导现象的并不是半导体芯片的作用,而是不同的导电机制的作用,以及离子传导的微弱作用。看起来在前述条件下对所述塑料封装器件的伽马射线辐射,使得这种导电机制被削弱。
大量证据证明:尽管现有技术塑料封装器件中观察到现象的机制可能在成型过程中发展,当向内朝着芯片组件移动时,玻璃化转变边界代表了固化环氧介质中聚合和交联过程,最终在芯片组件的附近固化留下过量的环氧树脂/酚醛树脂的单维和低维低聚物。显然导致在HTRB应力下,首先通过热力学上优选的重新定位和重新对准来进行拓扑过渡,并且其次通过电场辅助自组装形成导电的一维/二维网络,例如到准相变。但是,在前述条件下的伽马射线辐射明显通过增强所述环氧树脂低聚物的交联减少了可用于自组装的所述单维和低维低聚物的大部分,并因此显著减慢所述降解。某些被困在模塑料中并被限制在纳米水内的物质,也可能通过在伽马射线辐照过程中放射分解产物而导致额外的交联。
实施例一
如图3所示,本申请的第一实施例是1mm×1mm大小的平面型二极管,其包括N型导电硅衬底1,具有从顶面形成的P型导电区域2,采用SiO2/Si3N4的钝化层3,分别与区域1和区域2接触的Ti-Ni-Ag触点4(阴极)和触点5(阳极),它们分别具有连接到引线框架8和外部引线9的Ag/Pb/Sn焊料(Dongguan Runtech Electronics Co., Ltd生产的RX-5025-HP )连接6和连接7。该芯片组件在具有二氧化硅填料(Foshan Shenghai Electronic Co.,Ltd 生产的SH-2000)的聚合环氧树脂,酚醛树脂和Br-双酚A环氧树脂的表面安装型封装10中压模并固化。接下来,所述器件在115℃温度下进行光子能量约1.2MeV、总剂量(Si)约200KGy的伽马射线辐射,剂量率为1000rad/秒。随后在150℃下退火1小时。
随后对根据本实施例制造的二极管进行的HTRB测试,在1000V和150℃下,显示出的高温反向电导为2*10-8S,而在指定条件下经过100hr应力后的反向电导的残余记忆被发现低于1*10-9S。这些结果证明完全符合该类设备目前的可靠性要求并且与现有技术基准相比具有优势:现有技术在类似条件下受到应力和测试时,反向电导和反向电导残余记忆分别为大约6*10-8S和高于5*10-8S。虽然略低于相同的未封装芯片和芯片组件,但是它们的反向电导和反向电导残余记忆分别在1*10-8S和低于1*10-10S。
尽管已经详细描述了本公开的实施例,但应该理解,在不脱离由所附权利要求限定的本公开的精神和范围的情况下,可以在此做出各种改变,替换和更改。 例如,本领域技术人员将容易理解的是,本文所描述的许多特征,功能,过程和材料可以在保持在本公开的范围内的同时被改变。
即本领域技术人员将容易理解,本公开不限于如实施例中所描述的硅二极管,而是在必要的变通上适用于其他设计的基于封装在压力模制环氧封装中的硅和其他半导体材料的平面和器件。此外,也不限于本公开实施例中的高压器件,因为相关性的标准是芯片组件,或者类似结构,封装介质界面附近的电场相对于确定临界值的强度。此外,减缓或抑制电场辅助自组装过程的其他合适的方法和手段被确定为与封装化合物的组成,成型工艺和初步固化的顺序和热特性,以及后固化的条件和顺序。例如,通过将工业典型的3-6MPa的成型压力增加到至少7MPa,或优选8-12MPa。显然,本发明中所提出的设计特征和支持装置和方法中的其他变化可以仍然由本领域技术人员以良好的结果实践,由于本发明的基本建议仅包括将塑料封装半导体器件在成型之后,置于25℃-150℃温度下(优选85℃-115℃),用光子能量在500KeV-2MeV范围内、总剂量(Si)50-500KGy范围内的伽马射线辐射。
虽然结合附图描述了本发明的实施方式,但是本领域普通技术人员可以在所附权利要求的范围内做出各种变形或修改。

Claims (2)

1.一种环氧树脂封装半导体器件,具有表面终端PN结,其特征在于:
所述半导体器件,在25℃-150℃的环境温度下,采用光子能量为500KeV-2MeV的伽马射线辐射下后固化,辐射总剂量为50-500KGy。
2.根据权利要求1所述的一种环氧树脂封装半导体器件,其特征在于:
所述半导体器件,在115℃的环境温度下,采用光子能量在1.2MeV、剂量率为1000rad/s的伽马射线辐射下后固化,辐射总剂量为100KGy。
CN201911198081.XA 2019-11-29 2019-11-29 模塑环氧封装高可靠性半导体器件 Expired - Fee Related CN110911289B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911198081.XA CN110911289B (zh) 2019-11-29 2019-11-29 模塑环氧封装高可靠性半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911198081.XA CN110911289B (zh) 2019-11-29 2019-11-29 模塑环氧封装高可靠性半导体器件

Publications (2)

Publication Number Publication Date
CN110911289A CN110911289A (zh) 2020-03-24
CN110911289B true CN110911289B (zh) 2021-10-22

Family

ID=69820423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911198081.XA Expired - Fee Related CN110911289B (zh) 2019-11-29 2019-11-29 模塑环氧封装高可靠性半导体器件

Country Status (1)

Country Link
CN (1) CN110911289B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1932891B1 (en) * 2005-09-02 2014-03-05 Konica Minolta Medical & Graphic, Inc. Active ray-curable inkjet ink
CN105452322A (zh) * 2013-05-10 2016-03-30 株式会社大赛璐 固化性环氧树脂组合物及其固化物、二烯烃化合物及其制造方法、以及二环氧化合物的制造方法
CN105261565B (zh) * 2015-09-08 2018-05-08 浙江省能源与核技术应用研究院 一种增大单向微触发可控硅触发电流的方法
CN107978518A (zh) * 2017-10-18 2018-05-01 四川大学 一种实现半导体产生负介电常数并对其进行调制的方法
CN108054089A (zh) * 2017-12-20 2018-05-18 中国工程物理研究院电子工程研究所 一种基于位错减少辐照损伤的方法

Also Published As

Publication number Publication date
CN110911289A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
US10790216B2 (en) Thermally enhanced semiconductor package and process for making the same
US7632715B2 (en) Method of packaging semiconductor devices
US5514627A (en) Method and apparatus for improving the performance of light emitting diodes
US8866274B2 (en) Semiconductor packages and methods of formation thereof
US8822274B2 (en) Packaged IC having printed dielectric adhesive on die pad
US7397140B2 (en) Chip module
US10170340B2 (en) Semiconductor structure
KR102146302B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20220223574A1 (en) Package structure and package method for cavity device group
US20120061812A1 (en) Power Semiconductor Chip Package
US20080122051A1 (en) Module comprising polymer-containing electrical connecting element
US3002133A (en) Microminiature semiconductor devices
KR100271992B1 (ko) 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치
CN110911289B (zh) 模塑环氧封装高可靠性半导体器件
CN111066142A (zh) 功率半导体装置及功率半导体装置的制造方法
US20010046764A1 (en) Semiconductor device and manufacturing method thereof
US6927485B2 (en) Substrate for semiconductor package
CN108717937B (zh) 模塑环氧封装高可靠性半导体器件
US9666499B2 (en) Semiconductor device with encapsulant
US20130341807A1 (en) Semiconductor package structure
US20180254233A1 (en) Power semiconductor device and method for producing a power semiconductor device
US20170033034A1 (en) Electronic device and package
US9269594B2 (en) High power ceramic on copper package
US9165794B1 (en) Partial glob-top encapsulation technique
US7229857B2 (en) Method for producing a protection for chip edges and system for the protection of chip edges

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211022