CN110908632A - 一种信息处理方法及装置 - Google Patents

一种信息处理方法及装置 Download PDF

Info

Publication number
CN110908632A
CN110908632A CN201811076841.5A CN201811076841A CN110908632A CN 110908632 A CN110908632 A CN 110908632A CN 201811076841 A CN201811076841 A CN 201811076841A CN 110908632 A CN110908632 A CN 110908632A
Authority
CN
China
Prior art keywords
storage unit
data
processing information
multiplication
source processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811076841.5A
Other languages
English (en)
Inventor
刘阳
胡洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201811076841.5A priority Critical patent/CN110908632A/zh
Publication of CN110908632A publication Critical patent/CN110908632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)

Abstract

本发明实施例提供了一种信息处理方法及装置，该方法包括：接收源处理信息；将源处理信息设置在预设的乘法模型中，其中，乘法模型由非易失存储器搭建，非易失存储器包括存储单元，存储单元包括至少一个编程存储单元和至少一个擦除存储单元，编程存储单元表示被乘数0，擦除存储单元表示被乘数1；根据乘法模型依据源处理信息进行的乘法运算，确定目标处理结果。本发明实施例中，通过非易失存储器实现乘法运算，不需要搭建复杂的乘法运算电路，大大降低了实现乘法运算的复杂性。

Description

一种信息处理方法及装置
技术领域
本发明涉及存储器处理技术领域，特别是涉及一种信息处理方法及装置。
背景技术
在计算机等设备中，通常通过“0”、“1”及各种算法进行运算处理，其中，乘法运算被大量应用。
现有技术中，在计算机中实现乘法运算时，通常需要采用大量的同或电路、异或电路、非门电路等搭建，实现乘法运算的方式非常复杂。
发明内容
鉴于上述问题，提出了本发明实施例的一种信息处理方法及装置，以降低实现乘法运算的复杂性。
根据本发明的第一方面，提供了一种信息处理方法，所述方法包括：
接收源处理信息；
将所述源处理信息设置在预设的乘法模型中，其中，所述乘法模型由非易失存储器搭建，所述非易失存储器包括存储单元，所述存储单元包括至少一个编程存储单元和至少一个擦除存储单元，所述编程存储单元表示被乘数0，所述擦除存储单元表示被乘数1；
根据所述乘法模型依据所述源处理信息进行的乘法运算，确定目标处理结果。
根据本发明的第二方面，提供了一种信息处理装置，所述装置包括：
接收模块，用于接收源处理信息；
设置模块，用于将所述源处理信息设置在预设的乘法模型中，其中，所述乘法模型由非易失存储器搭建，所述非易失存储器包括存储单元，所述存储单元包括至少一个编程存储单元和至少一个擦除存储单元，所述编程存储单元表示被乘数0，所述擦除存储单元表示被乘数1；
确定模块，用于根据所述乘法模型依据所述源处理信息进行的乘法运算，确定目标处理结果。
本发明实施例中，根据非易失存储器中编程存储单元和擦除存储单元的阈值电压特性，通过非易失存储器搭建乘法模型，当接收到源处理信息后，将源处理信息设置在该乘法模型中，则可以根据乘法模型中的运算，确定出目标处理结果。本发明实施例中，通过非易失存储器实现乘法运算，不需要搭建复杂的乘法运算电路，大大降低了实现乘法运算的复杂性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明实施例提供的一种信息处理方法的流程图；
图2是本发明实施例提供的存储单元的特性示意图；
图3是本发明提供的一种二进制乘法运算示意图；
图4是本发明实施例提供的一种基于存储单元的乘法运算示意图；
图5是本发明实施例提供的一种信息处理装置的框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。
实施例一
参照图1，示出了一种信息处理方法的流程图，具体可以包括如下步骤：
步骤101：接收源处理信息。
本发明实施例可以应用于图像处理中，源处理信息可以是图像信息，图像信息可以是二进制数据表示的数据信息。
具体应用中，本发明实施例也可以应用于其他的应用场景，源处理信息也可以根据实际的应用场景确定，本发明实施例对源处理信息不做具体限定。
步骤102：将所述源处理信息设置在预设的乘法模型中，其中，所述乘法模型由非易失存储器搭建，所述非易失存储器包括存储单元，所述存储单元包括至少一个编程存储单元和至少一个擦除存储单元，所述编程存储单元表示被乘数0，所述擦除存储单元表示被乘数1。
本发明实施例中，非易失存储器可以是非挥发性存储器NOR-FALSH，图2是NOR-FALSH阵列中的存储单元(Memory Cell)的特性示意图，横坐标表示Memory Cell的栅端(Gate端，也是字线Word Line)上所加的电压，纵坐标表示Memory Cell产生的电流。
参照图2，对于Memory Cell正常工作时，Gate端(Word Line)加上一个正压(虚线框范围内Memory Cell工作电压区域)，典型值6V，漏端(Drain端，也是位线Bit Line)加上一个正压，典型值1V，源端(source端，也是源线Source Line)接地，这样Memory Cell会有电流产生。由于Memory Cell的阈值电压不同，具体来说，编程存储单元(Program Cell)处于高阈值电压，如曲线22所示，擦除存储单元(Erase Cell)处于低阈值电压，因此不同的Memory Cell的在相同的条件(Gate端、Drain端、Source端电压一致)下，产生的Cell电流有很大差异。如图2所示，如曲线22所示，在虚线范围内，Program Cell几乎没有电流，称之为“0Cell”，而如曲线21所示，Erase Cell会产生较大电流，称之为“1Cell”。
在二进制乘法运算中，如图3所示，基于乘法运算：0*0＝0，0*1＝0，1*0＝0，1*1＝1,A*B＝C。
基于对非易失存储器中Memory Cell的上述阈值电压不同的特性的发现，结合二进制乘法运算的运算方式，申请人发现了本申请实施例的通过非易失存储器搭建乘法模型实现乘法运算的方法。
具体应用中，在乘法模型中，存储单元包括至少一个编程存储单元和至少一个擦除存储单元，编程存储单元表示被乘数0，擦除存储单元表示被乘数1；源处理信息可以作为乘数，在一种具体实现中，可以源处理信息可以作为输入矩阵，由非易失存储器的编程存储单元和查出存储单元表示的被乘数，可以作为预设矩阵设置在乘法模型中，将源处理信息设置在预设的乘法模型中，则乘法模型可以将乘数与对应的被乘数实现乘法运算。
步骤103：根据所述乘法模型依据所述源处理信息进行的乘法运算，确定目标处理结果。
作为本发明实施例的一种优选方式，所述源处理信息中包括0数据，和/或，1数据，每个所述0数据，和/或，每个所述1数据在所述非易失存储器中对应一个存储单元；所述将所述源处理信息设置在预设的乘法模型中，包括：若所述源处理信息为0数据，在所述0数据对应的存储单元栅端输入低电压；若所述源处理信息为1数据，在所述1数据对应的存储单元栅端输入高电压。所述低电压为0V，所述高电压为6V。各所述存储单元的源端接地；各所述存储单元的漏端接入1V电压。所述根据所述乘法模型依据所述源处理信息进行的乘法运算，确定目标处理结果，包括：根据所述乘法模型中各存储单元漏端的输出电流，确定目标处理结果。
具体应用中，如图4所示，表示基于Memory Cell的乘法运算：在进行乘法运算时，图4的被乘数Input B中的“0”由高阈值电压的Program Cell(0Cell)表示，被乘数Input B中的“1”由低阈值电压的Erase Cell(1Cell)表示。源处理信息为0数据时，图4的乘数InputA中的“0”由输入到Memory Cell的Gate端的低电压(典型值Vg＝0)表示；源处理信息为1数据时，乘数Input A中的“1”由输入到Memory Cell的Gate端的高电压(典型值Vg＝6)表示。图4的运算结果Output C由Memory Cell的Drain端电流来表示。在Memory Cell处于正常工作状态，Drain端加上一正压(典型值1V)，当被乘数为0Cell时，无论Cell的Gate端加高电压还是低电压，该Cell的Drain端都没有电流，即输出运算结果为“0”。当被乘数为1Cell时，如果Cell的Gate端加上低电压，该Cell的Drain端没有电流产生，即输出运算结果为“0”；如果Cell的Gate端加上高电压，该Cell的Drain端会有较大电流产生，即输出运算结果为“1”。则本发明实施例的乘法运算通过Cell产生的电流来表征该乘法运算的结果，实现基本的二进制乘法运算：A*B＝C。
本发明实施例利用Memory Cell的高低阈值电压的不同，将Memory Cell划分为0和1作为被乘数。Memory Cell的Gate端输入的高低电压作为乘数1和0。在Memory Cell正常工作状态下Drain端产生的电流多少来表征乘法运算的结果0和1。可以理解，本发明实施例将基本的乘法运算：A*B＝C，映射到Memory Cell上，利用Memory Cell的电流电压特性，可以快速准确的完成该类型的基本乘法运算。
具体应用中，在确定出目标处理结果后，如果源处理信息是图像信息，则可以根据目标处理信息确定出图像信息具体的内容，实现图像识别。
综上所述，本发明实施例中，根据非易失存储器中编程存储单元和擦除存储单元的阈值电压特性，通过非易失存储器搭建乘法模型，当接收到源处理信息后，将源处理信息设置在该乘法模型中，则可以根据乘法模型中的运算，确定出目标处理结果。本发明实施例中，通过非易失存储器实现乘法运算，不需要搭建复杂的乘法运算电路，大大降低了实现乘法运算的复杂性。
实施例二
参照图5，示出了一种信息处理装置的框图，该装置具体可以包括：
接收模块510，用于接收源处理信息；
设置模块520，用于将所述源处理信息设置在预设的乘法模型中，其中，所述乘法模型由非易失存储器搭建，所述非易失存储器包括存储单元，所述存储单元包括至少一个编程存储单元和至少一个擦除存储单元，所述编程存储单元表示被乘数0，所述擦除存储单元表示被乘数1；
确定模块530，用于根据所述乘法模型依据所述源处理信息进行的乘法运算，确定目标处理结果。
优选地，所述源处理信息中包括0数据，和/或，1数据，每个所述0数据，和/或，每个所述1数据在所述非易失存储器中对应一个存储单元；所述设置模块包括：
第一输入子模块，用于若所述源处理信息为0数据，在所述0数据对应的存储单元栅端输入低电压；
第二输入子模块，用于若所述源处理信息为1数据，在所述1数据对应的存储单元栅端输入高电压。
优选地，所述确定模块包括：
根据所述乘法模型中各存储单元漏端的输出电流，确定目标处理结果。
优选地，所述低电压为0V，所述高电压为6V。
优选地，各所述存储单元的源端接地；
各所述存储单元的漏端接入1V电压。
本发明实施例中，根据非易失存储器中编程存储单元和擦除存储单元的阈值电压特性，通过非易失存储器搭建乘法模型，当接收到源处理信息后，将源处理信息设置在该乘法模型中，则可以根据乘法模型中的运算，确定出目标处理结果。本发明实施例中，通过非易失存储器实现乘法运算，不需要搭建复杂的乘法运算电路，大大降低了实现乘法运算的复杂性。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
在一个典型的配置中，所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可处理可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括非持续性的电脑可读媒体(transitory media)，如调制的数据信号和载波。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程信息处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程信息处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程信息处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程信息处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种信息处理方法和一种信息处理装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种信息处理方法，其特征在于，所述方法包括：
接收源处理信息；
将所述源处理信息设置在预设的乘法模型中，其中，所述乘法模型由非易失存储器搭建，所述非易失存储器包括存储单元，所述存储单元包括至少一个编程存储单元和至少一个擦除存储单元，所述编程存储单元表示被乘数0，所述擦除存储单元表示被乘数1；
根据所述乘法模型依据所述源处理信息进行的乘法运算，确定目标处理结果。
2.根据权利要求1所述的方法，其特征在于，所述源处理信息中包括0数据，和/或，1数据，每个所述0数据，和/或，每个所述1数据在所述非易失存储器中对应一个存储单元；所述将所述源处理信息设置在预设的乘法模型中，包括：
若所述源处理信息为0数据，在所述0数据对应的存储单元栅端输入低电压；
若所述源处理信息为1数据，在所述1数据对应的存储单元栅端输入高电压。
3.根据权利要求2所述的方法，其特征在于，所述根据所述乘法模型依据所述源处理信息进行的乘法运算，确定目标处理结果，包括：
根据所述乘法模型中各存储单元漏端的输出电流，确定目标处理结果。
4.根据权利要求2所述的方法，其特征在于，所述低电压为0V，所述高电压为6V。
5.根据权利要求2-4任一所述的方法，其特征在于，各所述存储单元的源端接地；
各所述存储单元的漏端接入1V电压。
6.一种信息处理装置，其特征在于，所述装置包括：
接收模块，用于接收源处理信息；
设置模块，用于将所述源处理信息设置在预设的乘法模型中，其中，所述乘法模型由非易失存储器搭建，所述非易失存储器包括存储单元，所述存储单元包括至少一个编程存储单元和至少一个擦除存储单元，所述编程存储单元表示被乘数0，所述擦除存储单元表示被乘数1；
确定模块，用于根据所述乘法模型依据所述源处理信息进行的乘法运算，确定目标处理结果。
7.根据权利要求6所述的装置，其特征在于，所述源处理信息中包括0数据，和/或，1数据，每个所述0数据，和/或，每个所述1数据在所述非易失存储器中对应一个存储单元；所述设置模块包括：
第一输入子模块，用于若所述源处理信息为0数据，在所述0数据对应的存储单元栅端输入低电压；
第二输入子模块，用于若所述源处理信息为1数据，在所述1数据对应的存储单元栅端输入高电压。
8.根据权利要求7所述的装置，其特征在于，所述确定模块包括：
根据所述乘法模型中各存储单元漏端的输出电流，确定目标处理结果。
9.根据权利要求7所述的装置，其特征在于，所述低电压为0V，所述高电压为6V。
10.根据权利要求6-9任一所述的装置，其特征在于，各所述存储单元的源端接地；
各所述存储单元的漏端接入1V电压。
CN201811076841.5A 2018-09-14 2018-09-14 一种信息处理方法及装置 Pending CN110908632A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811076841.5A CN110908632A (zh) 2018-09-14 2018-09-14 一种信息处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811076841.5A CN110908632A (zh) 2018-09-14 2018-09-14 一种信息处理方法及装置

Publications (1)

Publication Number Publication Date
CN110908632A true CN110908632A (zh) 2020-03-24

Family

ID=69812542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811076841.5A Pending CN110908632A (zh) 2018-09-14 2018-09-14 一种信息处理方法及装置

Country Status (1)

Country Link
CN (1) CN110908632A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1437772A1 (en) * 2003-01-09 2004-07-14 eMemory Technology Inc. Bi-directional fowler-nordheim tunneling flash memory
CN106843809A (zh) * 2017-01-25 2017-06-13 北京大学 一种基于nor flash阵列的卷积运算方法
CN108446097A (zh) * 2018-03-09 2018-08-24 合肥恒烁半导体有限公司 一种基于NOR Flash模块的数据运算方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1437772A1 (en) * 2003-01-09 2004-07-14 eMemory Technology Inc. Bi-directional fowler-nordheim tunneling flash memory
CN106843809A (zh) * 2017-01-25 2017-06-13 北京大学 一种基于nor flash阵列的卷积运算方法
CN108446097A (zh) * 2018-03-09 2018-08-24 合肥恒烁半导体有限公司 一种基于NOR Flash模块的数据运算方法

Similar Documents

Publication Publication Date Title
US10643673B2 (en) Apparatuses and methods for performing compare operations using sensing circuitry
CN114187956B (zh) 存储器预充电时长边界的测试方法、装置、设备及存储介质
US8908437B2 (en) Methods and devices for determining sensing voltages
CN112885386A (zh) 存储器控制方法、装置及铁电存储器
US8681568B2 (en) Dynamic programming for flash memory
CN115145391A (zh) 一种基于ai深度学习的虚拟现实跑步机自适应方法及系统
CN111813339B (zh) 闪存Nand Flash的数据写入方法、装置、电子设备及存储介质
CN110908632A (zh) 一种信息处理方法及装置
EP4258266A1 (en) Test method for memory chip and device therefor
CN111951869B (zh) 一种非易失存储器读处理方法及装置
CN110634527B (zh) 一种非易失存储器处理方法及装置
CN110634525B (zh) 一种非易失存储器处理方法及装置
CN110634521B (zh) 一种非易失存储器处理方法及装置
CN112734042A (zh) 一种量子计算机多比特计算能力的标定方法及设备、介质
CN111951854B (zh) 一种非易失存储器写处理方法及装置
CN111951865B (zh) 一种非易失存储器读处理方法及装置
CN110634526A (zh) 一种非易失存储器处理方法及装置
CN110718258B (zh) 一种非易失存储器处理电路及方法
CN110718255B (zh) 一种非易失存储器处理方法及装置
US20230010180A1 (en) Parafinitary neural learning
CN111951852A (zh) 一种非易失存储器处理方法及装置
CN110718256B (zh) 一种非易失存储器处理电路及方法
CN114904216B (zh) 一种用于虚拟现实跑步机的反馈增强处理方法及系统
CN111367463B (zh) 一种存储空间管理方法及装置
CN110634519B (zh) 一种非易失存储器处理方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200324