CN110895643B

CN110895643B - 一种存储器可靠性仿真验证方法、装置及存储介质

Info

Publication number: CN110895643B
Application number: CN201910821766.9A
Authority: CN
Inventors: 吴汉明; 朱敏
Original assignee: Xinchuangzhi Shanghai Microelectronics Co ltd
Current assignee: Xinchuangzhi Shanghai Microelectronics Co ltd
Priority date: 2019-09-02
Filing date: 2019-09-02
Publication date: 2023-07-04
Anticipated expiration: 2039-09-02
Also published as: CN110895643A

Abstract

本发明公开了一种存储器可靠性仿真验证方法、装置及存储介质，方法包括：S100、基于局部工艺偏差参数，通过蒙特卡洛模拟方法获取存储器的各单元的晶体管的阈值电压偏差值；S200、基于全局工艺偏差参数和各单元的晶体管的阈值电压偏差值，对存储器在各种工艺角下的读数据操作和写数据操作分别进行模拟，得到模拟结果；S300、当确定模拟结果为存储器在各种工艺角下的读数据操作和写数据操作均为正常状态时，确定存储器具备可靠性。本发明在局部范围采用蒙特卡洛模拟，获得存储器的各单元晶体管的阈值电压偏差值，并在全局范围各种特定工艺角下进行仿真模拟时代入，验证存储器的可靠性，既保证了模拟的精度，又提高了模拟速度。

Description

一种存储器可靠性仿真验证方法、装置及存储介质

技术领域

本发明涉及存储器领域，具体涉及一种存储器可靠性仿真验证方法、装置及存储介质。

背景技术

随着集成电路工艺的进步，存储器单元的面积越来越小，单颗芯片上集成的存储器越来越大，从而导致提高成品率越来越难。为了设计高可靠性存储器，需要对其在各种工艺角、各种电压、各种温度下都进行模拟，但这仍然难以覆盖全部组合。最可靠的方法是进行蒙特卡洛仿真，但是对存储器进行万次蒙特卡洛仿真，仿真时间和机器算力都不允许。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种存储器可靠性仿真验证方法、装置及存储介质，既可以保证模拟的精度，又可以提高模拟速度。

为实现上述目的，本发明采用的技术方案如下：

一种存储器可靠性仿真验证方法，包括：

(1)基于局部工艺偏差参数，通过蒙特卡洛模拟方法获取存储器的各单元的晶体管的阈值电压偏差值，各单元包括存储器单元、与存储器单元连接的放大器单元和写电路单元；

(2)基于全局工艺偏差参数和各单元的晶体管的阈值电压偏差值，对所述存储器在各种工艺角下的读数据操作和写数据操作分别进行模拟，得到模拟结果；

(3)当确定所述模拟结果为所述存储器在各种工艺角下的读数据操作和写数据操作均为正常状态时，确定所述存储器具备可靠性。

进一步，如上所述的方法，步骤(2)包括：

根据各单元的晶体管的阈值电压偏差值和当前仿真工艺对各单元的晶体管的阈值电压进行偏差配置。

进一步，如上所述的方法，根据各单元的晶体管的阈值电压偏差值和当前仿真工艺对各单元的晶体管的阈值电压进行偏差配置包括：

若各单元的晶体管的当前仿真工艺为偏快工艺，则将该晶体管的阈值电压减去对应的阈值电压偏差值得到该晶体管当前仿真工艺对应的阈值电压；

若各单元的晶体管的当前仿真工艺为偏慢工艺，则将该晶体管的阈值电压加上对应的阈值电压偏差值得到该晶体管当前仿真工艺对应的阈值电压。

进一步，如上所述的方法，所述存储器单元用于存储数据，所述放大器单元用于在所述存储器进行读数据操作时，将所述存储器单元中的数据放大并输出，所述写电路单元用于在所述存储器进行写数据操作时，将数据写入所述存储器单元。

进一步，如上所述的方法，所述存储器单元包括：多个存储晶体管、与所述多个存储晶体管连接的第一存储节点和第二存储节点、与所述第一存储节点连接的第一传输管和与所述第二存储节点连接的第二传输管、与所述第一传输管连接的第一位线和与所述第二传输管连接的第二位线，所述第二存储节点用于存储所述第一存储节点中存储数据的反值，所述第二位线为所述第一位线的反，所述第一位线和所述第二位线均连接所述放大器单元和所述写电路单元；

所述放大器单元用于将所述第一位线与所述第二位线之间的电压差放大为数据信号输出；

所述写电路单元用于将数据写入所述第一存储节点和所述第二存储节点。

进一步，如上所述的方法，所述放大器单元包括：多个放大晶体管、连接所述多个放大晶体管的第三存储节点和第四存储节点、第一开关晶体管和第二开关晶体管，所述第四存储节点用于存储所述第三存储节点中存储数据的反值，所述第一开关晶体管连接所述第一位线，所述第二开关晶体管连接所述第二位线；

当所述第一开关晶体管和所述第二开关晶体管打开后，通过所述多个放大晶体管组成的差分放大器将所述第一位线与所述第二位线之间的电压差放大为数据信号并从所述第三存储节点和所述第四存储节点读出。

进一步，如上所述的方法，所述写电路单元包括：多个写晶体管，与所述多个写晶体管连接的第三开关晶体管和第四开关晶体管，所述第三开关晶体管连接所述第一位线，所述第四开关晶体管连接所述第二位线；

当所述第三开关晶体管和所述第四开关晶体管打开后，通过所述多个写晶体管将写数据写入所述第一存储节点和所述第二存储节点。

进一步，如上所述的方法，各种工艺角包括：

第一种工艺角：每个单元中的N型晶体管和P型晶体管均为典型工艺；

第二种工艺角：每个单元中的N型晶体管和P型晶体管均为偏快工艺；

第三种工艺角：每个单元中的N型晶体管和P型晶体管均为偏慢工艺；

第四种工艺角：每个单元中的N型晶体管为偏快工艺，P型晶体管为偏慢工艺；

第五种工艺角：每个单元中的N型晶体管为偏慢工艺，P型晶体管为偏快工艺。

本发明实施例中还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行本发明所述的方法。

本发明实施例中还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行本发明所述的方法。

本发明的有益效果在于：本发明在局部范围采用蒙特卡洛模拟，获得存储器的各单元晶体管在各种工艺角下的阈值电压偏差值，在全局范围各种工艺角下进行仿真模拟时代入各单元晶体管在各种特定工艺角下的阈值电压偏差值，得到模拟结果，根据模拟结果验证存储器的可靠性，既保证了模拟的精度，又提高了模拟速度。

附图说明

图1为本发明实施例中提供的全局偏差和局部偏差示意图；

图2为本发明实施例一中提供的一种存储器可靠性的仿真验证方法的流程示意图；

图3为本发明实施例二中提供的读偏差仿真配置图；

图4为本发明实施例三中提供的写偏差仿真配置图。

具体实施方式

下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。

针对上述缺陷，本发明采用一种局部统计仿真，通过蒙特卡洛仿真模拟出来关键晶体管在特定工艺、电压、温度组合下的阈值电压偏差值。在全局仿真时，把这些关键晶体管的阈值电压偏差值替换到全局电路中。这种折中的方法，有效解决了可靠性和仿真时间的矛盾。

本发明能够较准确地评估存储器设计可靠性，通过在全局偏差中加上局部蒙特卡洛的变化来实现，全局偏差可以理解为不同批次生产的芯片或者不同晶圆上的芯片之间的工艺偏差。局部偏差可以理解为同一个晶圆上不同芯片，或者同一个芯片上不同位置之间的工艺偏差。全局偏差和局部偏差如图1所示。

实施例一

如图2所示，一种存储器可靠性的仿真验证方法，包括：

S100、基于局部工艺偏差参数，通过蒙特卡洛模拟方法获取存储器的各单元的晶体管的阈值电压偏差值，各单元包括存储器单元、与存储器单元连接的放大器单元和写电路单元。

具体地，在局部工艺偏差参数Local sigma配置为1.0的情况下，通过蒙特卡洛方法对晶体管进行万次仿真获得阈值电压偏差值。

S200、基于全局工艺偏差参数和各单元的晶体管的阈值电压偏差值，对存储器在各种工艺角下的读数据操作和写数据操作分别进行模拟，得到模拟结果。

工艺角	全局工艺偏差参数σ	局部工艺偏差参数σ
			全局TT工艺，局部蒙特卡洛	3.0	1.0
全局FF工艺，局部蒙特卡洛	3.0	1.0
			全局SS工艺，局部蒙特卡洛	3.0	1.0
全局FS工艺，局部蒙特卡洛	2.5	1.0
			全局SF工艺，局部蒙特卡洛	2.5	1.0

表1 各单元晶体管仿真配置表

对于全局工艺偏差参数σ和局部工艺偏差参数σ：在模拟仿真时，通过选项可以直接配置，比如在一次模拟时，配置Global sigma＝3.0，Local sigma＝1.0，Global sigma指全局工艺偏差参数σ，Local sigma指局部工艺偏差参数σ。

将存储器按照表1中的配置进行仿真模拟。只有当存储器在上述五种工艺角下的读操作模拟和写操作模拟均正常时，才确定存储器具备可靠性。

各种工艺角包括：

上述五种工艺角分别简称为：TT、SS、FF、SF、FS。

TT表示，N型晶体管为典型工艺，P型晶体管也为典型工艺。FF表示，N型晶体管和P型晶体管都为偏快(Fast)工艺。SS表示，N型晶体管和P型晶体管都为偏慢(Slow)工艺。FS表示，N型晶体管为偏快(Fast)工艺，P型晶体管为偏慢(Slow)工艺。SF表示，N型晶体管为偏慢(Slow)工艺，P型晶体管为偏快(Fast)工艺。为了保证存储器可靠性工作，需对这五种工艺角都进行模拟，确保每种情况下存储器读写都能正常进行。

根据各单元的晶体管的阈值电压偏差值和当前仿真工艺对各单元的晶体管的阈值电压进行偏差配置。具体如下：

阈值电压偏差值delta Vth是通过之前的蒙特卡洛仿真得到的。在做偏差仿真时，通过把需要做偏差仿真配置的晶体管的阈值电压加上或者减去它对应的阈值电压偏差值delta Vth来配置它的工艺偏差。比如该晶体管阈值电压是0.3V，蒙特卡洛仿真出来阈值电压偏差值delta Vth是0.05V，那么在S配置，该晶体管阈值电压为0.3+0.05V＝0.35V，晶体管会偏慢，在F配置，该晶体管阈值电压为0.3-0.05V＝0.25V，晶体管会偏快。

S300、当确定模拟结果为存储器在各种工艺角下的读数据操作和写数据操作均为正常状态时，确定存储器具备可靠性。

在某一工艺角下，存储器进行读数据操作模拟时，将存储器单元中的数据与读出来的数据进行比较，如果相同则表示存储器内的各晶体管在该工艺角下的读数据功能是正常的。在某一工艺角下，存储器进行写数据操作模拟时，将待写入数据与写入存储器单元中的数据进行比较，如果相同则表示存储器内的各晶体管在该工艺角下的写数据功能是正常的。

存储器单元用于存储数据，放大器单元用于在存储器进行读数据操作时，将存储器单元中的数据放大并输出，写电路单元用于在存储器进行写数据操作时，将数据写入存储器单元。

存储器单元包括：多个存储晶体管、与多个存储晶体管连接的第一存储节点和第二存储节点、与第一存储节点连接的第一传输管和与第二存储节点连接的第二传输管、与第一传输管连接的第一位线和与第二传输管连接的第二位线，第二存储节点用于存储第一存储节点中存储数据的反值，第二位线为第一位线的反，第一位线和第二位线均连接放大器单元和写电路单元；

放大器单元用于将第一位线与第二位线之间的电压差放大为数据信号输出；

写电路单元用于将数据写入第一存储节点和第二存储节点。

放大器单元包括：多个放大晶体管、连接多个放大晶体管的第三存储节点和第四存储节点，第一开关晶体管和第二开关晶体管，第四存储节点用于存储第三存储节点中存储数据的反值，第一开关晶体管连接第一位线，第二开关晶体管连接第二位线；

当第一开关晶体管和第二开关晶体管打开后，通过多个放大晶体管组成的差分放大器将第一位线与第二位线之间的电压差放大为数据信号并从第三存储节点和第四存储节点读出。

写电路单元包括：多个写晶体管，与多个写晶体管连接第三开关晶体管和第四开关晶体管，第三开关晶体管连接第一位线，第四开关晶体管连接第二位线；

当第三开关晶体管和第四开关晶体管打开后，通过多个写晶体管将写数据写入第一存储节点和第二存储节点。

实施例二

下面基于实施例一，详细描述存储器单元和放大器单元的结构以及通过放大器单元进行读数据操作的过程。本文所述的晶体管均为MOS晶体管。

图3为读偏差仿真配置图，图中上半部分为存储器单元，下半部分为放大器单元。

存储器单元为SRAM存储器存储单元，包括：晶体管T1-T6，其中T1、T2是P型晶体管，T3、T4是N型晶体管，它们组成一个反相器。T5和T6是SRAM存储器存储单元的传输管，是N型晶体管；还包括节点NT、NC，NT存储1bit数据。NT连接T2和T5的漏极、T4的源极、T1和T3的栅极，NC连接T6和T1的源极、T3的漏极、T2和T4的栅极，T5的源极连接位线BL，T6的漏极连接位线BLC，BLC是BL的反，NC存储NT中存储数据的反，如果NT存储“0”，则NC存储“1”。

放大器单元为灵敏放大器，包括：晶体管M3、M4、M5、M6、M8、M9以及MN7，它们组成一个差分放大器，还包括列选晶体管PM21和PM22，节点Q和QN，QN存储Q中存储数据的反，BL连接PM21的漏极，BLC连接PM22的源极。M3、M6、M8、M9、PM21和PM22是P型晶体管，M4、M5以及MN7是N型晶体管。

读数据时，打开PM21和PM22，BL和BLC与差分放大器接通，差分放大器将BL和BLC之间的模拟差分小信号放大为“1”和“0”数字信号，从节点Q和QN输出。

在全局模拟时，在某一工艺角下，存储器进行读数据操作模拟后，将节点NT和NC中存储的数据与从节点Q读出来的数据进行比较，Q是灵敏放大器输出数据，可以认为是最终读出数据，如果相同则表示存储器内的各晶体管在该工艺角下的读数据功能是正常的。其他工艺角同理。

读偏差仿真：

对有对称需求的SRAM存储单元、灵敏放大器进行读偏差仿真。仿真在全局工艺角分别为TT、SS、FF、SF、FS时，上述电路各晶体管存在反方向局部偏差时电路工作情况。

读偏差仿真时，各晶体管偏差配置标识在晶体管旁，表示全局模拟时，要选择相应工艺角模拟出来的阈值电压偏差值。

T6晶体管与T5晶体管对称，如果T6配置为F，那么T6晶体管工艺角与T5一致，这是正常情况。偏差仿真的目的就是要仿真T6和T5工艺不对称，出现较大偏差的情况下，判断存储器是否能正常工作。将T6再次配置为S再做一次仿真，就是存储器偏差仿真。

图3中每个晶体管有两种配置，代表了两种仿真情况下的局部偏差配置，全局工艺偏差参数通过参数选项配置，局部工艺偏差参数通过加上或者减去蒙特卡洛仿真得到的阈值电压偏差值来配置。

在一次模拟中全局工艺角和局部工艺角都需要配置。比如在某次模拟，全局工艺角配置为FF，局部工艺角配置为蒙特卡洛，这样的配置情况下，若局部配置为S，再对晶体管阈值电压加上之前仿真的delta Vth，若局部配置为F，再对晶体管阈值电压减去之前仿真的delta Vth。阈值电压越小，晶体管速度越快。

图3中，需要做偏差配置的晶体管旁边标注了SS或者FS或者SF等，对应的两种配置。比如对于晶体管T5，旁边标注了FS，表示在第一种配置情况下，把T5配置为F，即阈值电压需要减去delta Vth，第二种配置情况下，把T5配置为S，即阈值电压需要加上delta Vth。其它需要做偏差配置的晶体管类似。

图3给出了读操作时，上述晶体管的局部偏差处于最差情况的配置图。假设存储“0”的节点为NT，存储“1”节点的传输管T6分别做F和S的配置，T6配置为F表示对其阈值电压要减去delta Vth，配置为S表示对其阈值电压要加上delta Vth。

下表中表示了5种工艺角情况下的读偏差仿真，分别表示了不同类型晶体管(SRAM、灵敏放大器、其它类型)全局工艺角的配置，局部工艺角的配置。比如全局配置为FF，局部配置为蒙特卡洛，在做偏差仿真时，再对图3中特定的晶体管加上或者减去阈值电压偏差值delta Vth。

表2 读偏差仿真配置表

将存储器按照表2中的配置进行仿真模拟。“全局FF工艺”是指，在模拟仿真时，将SRAM存储单元、读灵敏放大器内的晶体管和其他晶体管的全局工艺角为FF，“局部蒙特卡洛”是指，某些特殊晶体管根据标注的局部工艺角进行偏差仿真。如果五种仿真的结果均正常，则确定存储器的读功能正常。

实施例三

下面基于实施例一，详细描述存储器单元和写电路单元的结构以及通过写电路单元进行写数据操作的过程。

图4为写偏差仿真配置图，图中上半部分为存储器单元，下半部分为写电路单元。

存储器单元为SRAM存储器，包括：晶体管T1-T6，其中T1、T2是P型晶体管，T3、T4是N型晶体管，它们组成一个反相器。T5和T6是传输管，还包括节点NT、NC，NT存储1bit数据。NT连接T2和T5的漏极、T4的源极、T1和T3的栅极，NC连接T6和T1的源极、T3的漏极、T2和T4的栅极，T5的源极连接位线BL，T6的漏极连接位线BLC，BLC是BL的反，NC存储NT中存储数据的反，如果NT存储“0”，则NC存储“1”。

写电路单元包括：晶体管M25-M28，用于开关的晶体管NM23、NM24，BL连接NM23的漏极，BLC连接NM24的源极。M27、M28是P型晶体管，M25、M26、NM23、NM24是N型晶体管。

写数据din通过M25和M27之后反相，M25和M27为写数据提供较强的驱动，从而能够改变BLC的值，最终把写数据din的值写入到存储节点NC。写din_bar的过程类似。将din和din_bar分别写入到NC和NT，更能保证写操作的可靠性。

写数据时，打开NM23、NM24，BL、BLC与写电路接通，通过M25和M27提供的驱动将写数据din、din_bar分别写入到NC和NT。

在全局模拟时，在某一工艺角下，存储器进行写数据操作模拟时，将写数据din、din_bar分别与NC和NT中的数据进行比较，如果相同则表示存储器内的各晶体管在该工艺角下的写数据功能是正常的。

写偏差仿真：

对有对称需求的SRAM单元、写电路进行偏差仿真。仿真在全局corner分别为TT、SS、FF、SF、FS，上述晶体管存在反方向局部偏差时的电路工作情况。

写偏差仿真时，晶体管偏差配置标识在晶体管旁，表示全局模拟时，要选择相应工艺角模拟出来的阈值电压偏差值。

图4给出了写操作时，局部偏差处于最差情况的配置。假设存储“0”的节点为NT，写操作需要向NT写“1”。反向的传输管T5分别做F和S的配置，T5配置为F表示对其阈值电压要减去delta Vth，配置为S表示对其阈值电压要加上delta Vth。

下表中表示了5中工艺角情况下的写偏差仿真，分别表示了不同类型晶体管(SRAM、写电路、其它类型)全局工艺角的配置，局部工艺角的配置。比如全局配置为FF，局部配置为蒙特卡洛，在做写偏差仿真时，再对图4中特定的晶体管加上或者减去阈值电压偏差值delta Vth。

表3 写偏差仿真配置

将存储器按照表3中的配置进行仿真模拟，如果五种仿真的结果均正常，则确定存储器的写功能正常。

存储器的可靠性验证，是要模拟存储器在上述五种工艺角情况下的读数据和写数据操作，并且要保证各种情况下存储器读写数据都不会出错。然而由于存储器规模一般较大，晶体管数目众多，采用万次蒙特卡洛模拟几乎不可能。因此，本发明在局部范围采用万次蒙特卡洛模拟，获得关键晶体管的阈值电压偏差，进而在全局电路仿真时采用五种特定工艺角(TT、SS、FF、SF、FS)，把对应晶体管阈值电压偏差代入。在该方法中，如果模拟中存储器在各种工艺角都能正常读写数据，那说明所设计的存储器就是可靠的。此种方法既保证了模拟的精度，又提高了模拟速度。

实施例四

本发明还提供一种存储介质，存储介质中存储有计算机程序，其中，计算机程序运行时可以执行本发明的方法。该存储介质包括以下至少之一：软盘、光盘、DVD、硬盘、闪存、U盘、CF卡、SD卡、MMC卡、SM卡、记忆棒(Memory Stick)、xD卡等，将本发明的方法转化成数据(计算机程序)刻录到上述存储介质中，比如将刻有本发明的方法的计算机程序的硬盘放入电脑运行，则可以实现本发明的方法。

实施例五

本发明还提供一种电子装置，包括存储器和处理器，存储器中存储有计算机程序，处理器被设置为运行计算机程序以执行本发明的方法。该存储器属于实施例四中的存储介质，能够存储本发明的方法的计算机程序，该处理器可以对存储器中的数据进行处理，该电子装置可以是计算机、手机或者其他包括存储器和处理器的任何装置。在计算机启动后，启动处理器运行存储器中的本发明的方法的计算机程序，则可以实现本发明的方法。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种存储器可靠性仿真验证方法，其特征在于，包括：

(3)当确定所述模拟结果为所述存储器在各种工艺角下的读数据操作和写数据操作均为正常状态时，确定所述存储器具备可靠性；

步骤(2)包括：根据各单元的晶体管的阈值电压偏差值和当前仿真工艺对各单元的晶体管的阈值电压进行偏差配置，包括：

2.根据权利要求1所述的方法，其特征在于，所述存储器单元用于存储数据，所述放大器单元用于在所述存储器进行读数据操作时，将所述存储器单元中的数据放大并输出，所述写电路单元用于在所述存储器进行写数据操作时，将数据写入所述存储器单元。

3.根据权利要求2所述的方法，其特征在于，所述存储器单元包括：多个存储晶体管、与所述多个存储晶体管连接的第一存储节点和第二存储节点、与所述第一存储节点连接的第一传输管和与所述第二存储节点连接的第二传输管、与所述第一传输管连接的第一位线和与所述第二传输管连接的第二位线，所述第二存储节点用于存储所述第一存储节点中存储数据的反值，所述第二位线为所述第一位线的反，所述第一位线和所述第二位线均连接所述放大器单元和所述写电路单元；

4.根据权利要求3所述的方法，其特征在于，所述放大器单元包括：多个放大晶体管、连接所述多个放大晶体管的第三存储节点和第四存储节点、第一开关晶体管和第二开关晶体管，所述第四存储节点用于存储所述第三存储节点中存储数据的反值，所述第一开关晶体管连接所述第一位线，所述第二开关晶体管连接所述第二位线；

5.根据权利要求3所述的方法，其特征在于，所述写电路单元包括：多个写晶体管，与所述多个写晶体管连接的第三开关晶体管和第四开关晶体管，所述第三开关晶体管连接所述第一位线，所述第四开关晶体管连接所述第二位线；

6.根据权利要求1至5任一项所述的方法，其特征在于，各种工艺角包括：

7.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行权利要求1至6中任一项所述的方法。

8.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行权利要求1至6中任一项所述的方法。