CN111626011B - 一种基于可配置断点重启的fpga综合快速迭代方法及系统 - Google Patents

一种基于可配置断点重启的fpga综合快速迭代方法及系统 Download PDF

Info

Publication number
CN111626011B
CN111626011B CN202010312136.1A CN202010312136A CN111626011B CN 111626011 B CN111626011 B CN 111626011B CN 202010312136 A CN202010312136 A CN 202010312136A CN 111626011 B CN111626011 B CN 111626011B
Authority
CN
China
Prior art keywords
fpga
comprehensive
breakpoint
restart
restarting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010312136.1A
Other languages
English (en)
Other versions
CN111626011A (zh
Inventor
朱敏
吴汉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinchuangzhi Shanghai Microelectronics Co ltd
Original Assignee
Xinchuangzhi Shanghai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinchuangzhi Shanghai Microelectronics Co ltd filed Critical Xinchuangzhi Shanghai Microelectronics Co ltd
Priority to CN202010312136.1A priority Critical patent/CN111626011B/zh
Publication of CN111626011A publication Critical patent/CN111626011A/zh
Application granted granted Critical
Publication of CN111626011B publication Critical patent/CN111626011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于可配置断点重启的FPGA综合快速迭代方法及系统，方法包括：S100、将待检查项存入关键字库中，同时在整个FPGA综合的实现过程中设置多个断点；S200、基于关键字库中的待检查项，对FPGA综合的日志文件进行自动搜索，得到自动结果；S300、检查自动结果，若确定自动结果出现错误，则根据需要修改的内容确定开始重启FPGA综合的断点；S400、从确定的断点处重启FPGA综合，进行快速迭代。本发明基于可扩展的关键字库的自动结果检查，能够快速判断FPGA综合结果正确性，提高检查效率；通过配置断点重启可以实现FPGA综合快速迭代，避免不必要的重复运行步骤。

Description

一种基于可配置断点重启的FPGA综合快速迭代方法及系统
技术领域
本发明涉及FPGA验证技术领域，具体涉及一种基于可配置断点重启的FPGA综合快速迭代方法及系统。
背景技术
在进行RTL级设计FPGA原型验证时，通常需要使用综合工具和布局布线工具，将RTL级设计逻辑经过综合实现，映射到FPGA可编程器件中进行仿真验证。FPGA上台调试之前需要对FPGA综合结果进行快速检查，排除一些基本代码编写风格、综合约束和时序违例等错误。通常需要进行多次代码和约束文件修改，多次综合迭代才能得到最终正确结果。
通常是采用人工检查综合日志文件的方法来排除上述错误，但是人工检查存在容易遗漏，不能自动快速判断结果，效率低下等问题。而且一旦发现错误需要修改代码或是约束文件，每次需要重新从头开始进行FPGA综合，造成部分综合步骤重复运行，多次FPGA综合迭代的周期较长。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种基于可配置断点重启的FPGA综合快速迭代方法及系统，提高检查效率，避免不必要的重复运行步骤。
为实现上述目的，本发明采用的技术方案如下：
一种基于可配置断点重启的FPGA综合快速迭代方法，包括：
(1)将待检查项存入关键字库中，同时在整个FPGA综合的实现过程中设置多个断点；
(2)基于所述关键字库中的待检查项，对FPGA综合的日志文件进行自动搜索，得到自动结果；
(3)检查所述自动结果，若确定所述自动结果出现错误，则根据需要修改的内容确定开始重启FPGA综合的断点；
(4)从确定的断点处重启FPGA综合，进行快速迭代。
进一步，如上所述的一种基于可配置断点重启的FPGA综合快速迭代方法，所述关键字库中的待检查项包括：是否存在未连接的输入信号、是否有组合逻辑环、代码中是否有门闩描述、设计逻辑中是否有门控时钟没有正确转换、设计逻辑中时钟系统是否正确约束、是否有黑盒子模块、是否有时序违例、综合选项是否正确配置等关键信息。
进一步，如上所述的一种基于可配置断点重启的FPGA综合快速迭代方法，所述多个断点包括：编译、预分片、分片、系统绕线、系统生成、FPGA综合和布局布线。
进一步，如上所述的一种基于可配置断点重启的FPGA综合快速迭代方法，所述需要修改的内容包括代码、约束文件或配置参数。
进一步，如上所述的一种基于可配置断点重启的FPGA综合快速迭代方法，步骤(2)中，通过分步式脚本对FPGA综合的日志文件进行自动搜索。
一种基于可配置断点重启的FPGA综合快速迭代系统，包括：
存储设置模块，用于将待检查项存入关键字库中，同时在整个FPGA综合的实现过程中设置多个断点；
自动搜索模块，用于基于所述关键字库中的待检查项，对FPGA综合的日志文件进行自动搜索，得到自动结果；
检查确定模块，用于检查所述自动结果，若确定所述自动结果出现错误，则根据需要修改的内容确定开始重启FPGA综合的断点；
重启迭代模块，用于从确定的断点处重启FPGA综合，进行快速迭代。
进一步，如上所述的一种基于可配置断点重启的FPGA综合快速迭代系统，所述关键字库中的待检查项包括：是否存在未连接的输入信号、是否有组合逻辑环、代码中是否有门闩描述、设计逻辑中是否有门控时钟没有正确转换、设计逻辑中时钟系统是否正确约束、是否有黑盒子模块、是否有时序违例以及综合选项是否正确配置。
进一步，如上所述的一种基于可配置断点重启的FPGA综合快速迭代系统，所述多个断点包括：编译、预分片、分片、系统绕线、系统生成、FPGA综合和布局布线。
进一步，如上所述的一种基于可配置断点重启的FPGA综合快速迭代系统，所述需要修改的内容包括代码、约束文件或配置参数。
进一步，如上所述的一种基于可配置断点重启的FPGA综合快速迭代系统，所述自动搜索模块用于通过分步式脚本对FPGA综合的日志文件进行自动搜索。
本发明的有益效果在于：本发明基于可扩展的关键字库的自动结果检查，能够快速判断FPGA综合结果正确性，提高检查效率；通过配置断点重启可以实现FPGA综合快速迭代，避免不必要的重复运行步骤。
附图说明
图1为本发明实施例中提供的一种基于可配置断点重启的FPGA综合快速迭代方法的流程示意图；
图2为本发明实施例中提供的一种基于可配置断点重启的FPGA综合快速迭代方法的流程图；
图3为本发明实施例中提供的关键字库内容的示意图；
图4为本发明实施例中提供的可配置断点内容的示意图；
图5为本发明实施例中提供的一种基于可配置断点重启的FPGA综合快速迭代系统的结构示意图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
如图1所示，一种基于可配置断点重启的FPGA综合快速迭代方法，包括：
S100、将待检查项存入关键字库中，同时在整个FPGA综合的实现过程中设置多个断点；
如图2所示，关键字库中的待检查项包括：是否存在未连接的输入信号、是否有组合逻辑环、代码中是否有门闩描述、设计逻辑中是否有门控时钟没有正确转换、设计逻辑中时钟系统是否正确约束、是否有黑盒子模块、是否有时序违例、综合选项是否正确配置等关键信息。
如图3所示，设置的多个断点包括：编译、预分片、分片、系统绕线、系统生成、FPGA综合和布局布线。
S200、基于关键字库中的待检查项，对FPGA综合的日志文件进行自动搜索，得到自动结果；
S300、检查自动结果，若确定自动结果出现错误，则根据需要修改的内容确定开始重启FPGA综合的断点；
需要修改的内容包括代码、约束文件或配置参数。
S400、从确定的断点处重启FPGA综合，进行快速迭代。
如图4所示，将需要检查项存储在关键字库中，同时在整个FPGA综合实现过程中设置七个断点，通过不断扩充完善关键字库，采用分步式脚本对综合日志文件中的关键信息进行逐个自动搜索，自动判断综合结果是否正确。一旦自动结果检查发现问题，根据需要修改的内容(包括代码、约束文件或配置参数)，决定从哪一个断点开始重启FPGA综合，实现FPGA综合快速迭代。
本发明基于可扩展的关键字库的自动结果检查，能够快速判断FPGA综合结果正确性，提高检查效率；通过配置断点重启可以实现FPGA综合快速迭代，避免不必要的重复运行步骤。
如图5所示，一种基于可配置断点重启的FPGA综合快速迭代系统，包括：
存储设置模块1，用于将待检查项存入关键字库中，同时在整个FPGA综合的实现过程中设置多个断点；
自动搜索模块2，用于基于关键字库中的待检查项，对FPGA综合的日志文件进行自动搜索，得到自动结果；
检查确定模块3，用于检查自动结果，若确定自动结果出现错误，则根据需要修改的内容确定开始重启FPGA综合的断点；
重启迭代模块4，用于从确定的断点处重启FPGA综合，进行快速迭代。
关键字库中的待检查项包括：是否存在未连接的输入信号、是否有组合逻辑环、代码中是否有门闩描述、设计逻辑中是否有门控时钟没有正确转换、设计逻辑中时钟系统是否正确约束、是否有黑盒子模块、是否有时序违例以及综合选项是否正确配置。
多个断点包括：编译、预分片、分片、系统绕线、系统生成、FPGA综合和布局布线。
需要修改的内容包括代码、约束文件或配置参数。
自动搜索模块用于通过分步式脚本对FPGA综合的日志文件进行自动搜索。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种基于可配置断点重启的FPGA综合快速迭代方法，其特征在于，包括：
(1)将待检查项存入关键字库中，同时在整个FPGA综合的实现过程中设置多个断点，所述多个断点包括：编译、预分片、分片、系统绕线、系统生成、FPGA综合和布局布线；
(2)基于所述关键字库中的待检查项，对FPGA综合的日志文件进行自动搜索，得到自动结果；
(3)检查所述自动结果，若确定所述自动结果出现错误，则根据需要修改的内容确定开始重启FPGA综合的断点；
(4)从确定的断点处重启FPGA综合，进行快速迭代。
2.根据权利要求1所述的一种基于可配置断点重启的FPGA综合快速迭代方法，其特征在于，所述关键字库中的待检查项包括：是否存在未连接的输入信号、是否有组合逻辑环、代码中是否有门闩描述、设计逻辑中是否有门控时钟没有正确转换、设计逻辑中时钟系统是否正确约束、是否有黑盒子模块、是否有时序违例、综合选项是否正确配置关键信息。
3.根据权利要求1所述的一种基于可配置断点重启的FPGA综合快速迭代方法，其特征在于，所述需要修改的内容包括代码、约束文件或配置参数。
4.根据权利要求1所述的一种基于可配置断点重启的FPGA综合快速迭代方法，其特征在于，步骤(2)中，通过分步式脚本对FPGA综合的日志文件进行自动搜索。
5.一种基于可配置断点重启的FPGA综合快速迭代系统，其特征在于，包括：
存储设置模块，用于将待检查项存入关键字库中，同时在整个FPGA综合的实现过程中设置多个断点，所述多个断点包括：编译、预分片、分片、系统绕线、系统生成、FPGA综合和布局布线；
自动搜索模块，用于基于所述关键字库中的待检查项，对FPGA综合的日志文件进行自动搜索，得到自动结果；
检查确定模块，用于检查所述自动结果，若确定所述自动结果出现错误，则根据需要修改的内容确定开始重启FPGA综合的断点；
重启迭代模块，用于从确定的断点处重启FPGA综合，进行快速迭代。
6.根据权利要求5所述的一种基于可配置断点重启的FPGA综合快速迭代系统，其特征在于，所述关键字库中的待检查项包括：是否存在未连接的输入信号、是否有组合逻辑环、代码中是否有门闩描述、设计逻辑中是否有门控时钟没有正确转换、设计逻辑中时钟系统是否正确约束、是否有黑盒子模块、是否有时序违例以及综合选项是否正确配置。
7.根据权利要求5所述的一种基于可配置断点重启的FPGA综合快速迭代系统，其特征在于，所述需要修改的内容包括代码、约束文件或配置参数。
8.根据权利要求5所述的一种基于可配置断点重启的FPGA综合快速迭代系统，其特征在于，所述自动搜索模块用于通过分步式脚本对FPGA综合的日志文件进行自动搜索。
CN202010312136.1A 2020-04-20 2020-04-20 一种基于可配置断点重启的fpga综合快速迭代方法及系统 Active CN111626011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010312136.1A CN111626011B (zh) 2020-04-20 2020-04-20 一种基于可配置断点重启的fpga综合快速迭代方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010312136.1A CN111626011B (zh) 2020-04-20 2020-04-20 一种基于可配置断点重启的fpga综合快速迭代方法及系统

Publications (2)

Publication Number Publication Date
CN111626011A CN111626011A (zh) 2020-09-04
CN111626011B true CN111626011B (zh) 2023-07-07

Family

ID=72258878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010312136.1A Active CN111626011B (zh) 2020-04-20 2020-04-20 一种基于可配置断点重启的fpga综合快速迭代方法及系统

Country Status (1)

Country Link
CN (1) CN111626011B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003582A1 (en) * 2002-07-01 2004-01-08 University Of North Carolina At Charlotte Methods for delay-fault testing in field-programmable gate arrays
CN1725180A (zh) * 2005-07-18 2006-01-25 杭州华为三康技术有限公司 对可编程逻辑器件在线升级的方法及装置
CN103604449A (zh) * 2013-11-15 2014-02-26 武汉理工光科股份有限公司 基于fpga的快速寻峰方法及系统
CN105045763A (zh) * 2015-07-14 2015-11-11 北京航空航天大学 一种基于fpga+多核dsp的pd雷达信号处理系统及其并行实现方法
CN105378494A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
CN107644114A (zh) * 2016-07-20 2018-01-30 达索系统公司 用于通过定义组装任务的序列来设计服装或家具装潢的计算机实现的方法
CN108449086A (zh) * 2018-02-27 2018-08-24 灿芯创智微电子技术（北京）有限公司 一种多通道高速串行总线发送端并行端口同步方法、电路及芯片
WO2019210092A1 (en) * 2018-04-26 2019-10-31 Vektor Medical, Inc. Calibration of simulated cardiograms
CN110895643A (zh) * 2019-09-02 2020-03-20 芯创智（北京）微电子有限公司 一种存储器可靠性仿真验证方法、装置及存储介质
CN110956012A (zh) * 2019-11-28 2020-04-03 福州大学 一种新型的流动型生物芯片流动层架构合成设计方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050183055A1 (en) * 2004-02-04 2005-08-18 Nortel Networks Limited Method and apparatus for automating the design of programmable logic devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003582A1 (en) * 2002-07-01 2004-01-08 University Of North Carolina At Charlotte Methods for delay-fault testing in field-programmable gate arrays
CN1725180A (zh) * 2005-07-18 2006-01-25 杭州华为三康技术有限公司 对可编程逻辑器件在线升级的方法及装置
CN105378494A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
CN103604449A (zh) * 2013-11-15 2014-02-26 武汉理工光科股份有限公司 基于fpga的快速寻峰方法及系统
CN105045763A (zh) * 2015-07-14 2015-11-11 北京航空航天大学 一种基于fpga+多核dsp的pd雷达信号处理系统及其并行实现方法
CN107644114A (zh) * 2016-07-20 2018-01-30 达索系统公司 用于通过定义组装任务的序列来设计服装或家具装潢的计算机实现的方法
CN108449086A (zh) * 2018-02-27 2018-08-24 灿芯创智微电子技术（北京）有限公司 一种多通道高速串行总线发送端并行端口同步方法、电路及芯片
WO2019210092A1 (en) * 2018-04-26 2019-10-31 Vektor Medical, Inc. Calibration of simulated cardiograms
CN110895643A (zh) * 2019-09-02 2020-03-20 芯创智（北京）微电子有限公司 一种存储器可靠性仿真验证方法、装置及存储介质
CN110956012A (zh) * 2019-11-28 2020-04-03 福州大学 一种新型的流动型生物芯片流动层架构合成设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张明 等."基于模拟存储器的FPGA原型验证系统".《计算机工程与科学》.2007,第29卷(第6期),第87-88页、第131页. *

Also Published As

Publication number Publication date
CN111626011A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
Boué et al. MEFISTO-L: A VHDL-based fault injection tool for the experimental assessment of fault tolerance
US7644382B2 (en) Command-language-based functional engineering change order (ECO) implementation
CN111950212B (zh) 高效的多模式验证平台及方法
US7434184B2 (en) Method for detecting flaws in a functional verification plan
CN111428431B (zh) 一种支持eda软件的自动化测试并记录的方法及系统
US6074426A (en) Method for automatically generating behavioral environment for model checking
CN109101680B (zh) 基于GitLab-CI的FPGA原型自动验证方法及系统
CN116663462B (zh) 断言验证方法、断言验证平台、电子设备及可读存储介质
CN115562982A (zh) 参考模型调试方法、装置、电子设备和存储介质
CN114239459B (zh) Fpga原型设计文件的处理方法、装置、设备及介质
CN116663467B (zh) 断言等效硬件库的构建方法、装置、电子设备及存储介质
CN111626011B (zh) 一种基于可配置断点重启的fpga综合快速迭代方法及系统
Chupilko et al. A TLM-based approach to functional verification of hardware components at different abstraction levels
US7571086B2 (en) Incremental circuit re-simulation system
KR20040063846A (ko) 다양한 검증 플랫폼들의 통합 사용을 지원하는 검증 장치및 이를 이용한 검증 방법
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
CN106546910A (zh) 基于位流回读的fpga测试平台
CN113010427A (zh) 一种基于等价取模测试的高级综合工具缺陷检测方法
CN112731117A (zh) 芯片的自动验证方法和系统，及存储介质
US6532573B1 (en) LSI verification method, LSI verification apparatus, and recording medium
CN116090373A (zh) 激励自动生成方法、系统及计算机可读介质
CN112580291B (zh) 一种进行集成电路实验的方法和设备
CN114398852A (zh) 一种soc开发流程
CN110991129B (zh) 一种基于fpga的密码协处理器全自动仿真验证方法
US8977996B2 (en) Method, design apparatus, and program product for incremental design space exploration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230615

Address after: Room 310, Building 1, No. 2966 Jinke Road, Pudong New Area Free Trade Pilot Zone, Shanghai, March 2012

Applicant after: Xinchuangzhi (Shanghai) Microelectronics Co.,Ltd.

Address before: 100176 1717, 17th floor, block a, building 1, No. 10, Ronghua Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Applicant before: ELOWNIPMICROELECTRONICS(BEIJING) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant