CN110892711A - 固体摄像元件和摄像装置 - Google Patents

固体摄像元件和摄像装置 Download PDF

Info

Publication number
CN110892711A
CN110892711A CN201880046213.4A CN201880046213A CN110892711A CN 110892711 A CN110892711 A CN 110892711A CN 201880046213 A CN201880046213 A CN 201880046213A CN 110892711 A CN110892711 A CN 110892711A
Authority
CN
China
Prior art keywords
signal line
capacitor
current source
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880046213.4A
Other languages
English (en)
Other versions
CN110892711B (zh
Inventor
植野洋介
戈兰·蔡特尼
诺姆·埃谢尔
池田裕介
牧川洁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018129588A external-priority patent/JP7227709B2/ja
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110892711A publication Critical patent/CN110892711A/zh
Application granted granted Critical
Publication of CN110892711B publication Critical patent/CN110892711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明在经由垂直信号线输出信号的固体摄像元件中，更容易地减小了垂直信号线的配线电容。该固体摄像元件设置有逻辑电路、像素电路和负电容电路。在该固体摄像元件中，所述逻辑电路处理模拟信号。另外，在该固体摄像元件中，所述像素电路通过光电转换生成所述模拟信号，且将所述模拟信号经由预定的信号线输出到所述逻辑电路。在该固体摄像元件中，所述负电容电路连接到所述预定的信号线。

Description

固体摄像元件和摄像装置
技术领域
本技术涉及固体摄像元件和摄像装置。更具体地，本技术涉及其中布置有垂直信号线的固体摄像元件和摄像装置。
背景技术
过去，固体摄像元件已经用在诸如摄像装置等设备中以拍摄出图像数据。通常，在固体摄像元件中，以二维矩阵排列有多个像素电路，并且针对每列还布置了垂直信号线。此外，像素电路经由这些垂直信号线输出信号。此时，如果在垂直信号线中的某一条上出现寄生电容，则该寄生电容会导致直到垂直信号线上的电位变为恒定为止的稳定时间(settling time)的延长。因此，为了减小寄生电容的影响，已经提出了一种固体摄像元件：其中，把用于提供与垂直信号线上的电位下降程度成比例的电流的电流镜电路(currentmirror circuit)连接到垂直信号线(例如，参见专利文献1)。
引用文献列表
专利文献
专利文献1：日本专利申请特开第2011-234243号
发明内容
本发明要解决的问题
在上述现有技术中，通过提供与垂直信号线上的电位下降程度成比例的电流，能够缩短直到电位恒定为止的稳定时间，并且能够提高读出速度。然而，存在着电流镜电路的连接会导致噪声增大和信号质量下降的风险。如果减小含有寄生电容的垂直信号线的配线电容，则可以消除对电流镜电路的需要并且抑制信号质量的下降，但是减小配线电容就需要改良垂直信号线的材料和制造工艺。
本技术是鉴于上述这种状况而做出的，并且本技术的目的是在经由垂直信号线输出信号的固体摄像元件中，能够更容易地减小垂直信号线的配线电容。
解决问题的技术方案
本技术是为了解决上述问题而做出的，并且根据本技术的第一方面，提供了一种固体摄像元件，其包括：逻辑电路，所述逻辑电路被构造成处理模拟信号；像素电路，所述像素电路被构造成通过光电转换生成所述模拟信号，且将所述模拟信号经由预定的信号线输出到所述逻辑电路；和负电容电路，所述负电容电路连接到所述预定的信号线。利用这种布置，实现了让预定的信号线的配线电容减小的效果。
此外，在本技术的第一方面中，负电容电路可以包括：放大器，所述放大器的输入端子连接到所述预定的信号线；和电容器，所述电容器的两个端子分别连接到所述放大器的所述输入端子和输出端子。利用这种布置，实现了按照大于“1”的增益来减小信号线的配线电容的效果。
此外，在本技术的第一方面中，还包括：电流源，所述电流源连接到所述预定的信号线。并且所述负电容电路可以包括：插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；放大器，所述放大器包括以级联结构连接在电源与基准端子之间的一对晶体管；和电容器，所述电容器的一个端子连接到所述一对晶体管的接合点，所述电容器的另一端子连接到所述电流源跟所述插入晶体管的接合点。并且所述一对晶体管之中的与所述电源连接的那个晶体管的栅极连接到所述预定的信号线。利用这种布置，实现了以不大于“1”的增益来减小信号线的配线电容的效果。
此外，在本技术的第一方面中，第一偏置电压被施加到所述插入晶体管的栅极，并且所述电流源可以包括被施加有与所述第一偏置电压不同的第二偏置电压的第二晶体管。利用这种布置，实现了通过其中对第一和第二晶体管施加有不同的偏置电压的负电容电路来减小配线电容的效果。
此外，在本技术的第一方面中，第一偏置电压可以被施加到所述插入晶体管的栅极，所述电流源可以包括第二晶体管，并且所述插入晶体管的栅极可以连接到所述第二晶体管的栅极。利用这种布置，实现了通过其中对第一和第二晶体管施加有相同的偏置电压的负电容电路来减小配线电容的效果。
此外，在本技术的第一方面中，还包括：电流源，所述电流源连接到所述预定的信号线。并且所述负电容电路可以包括：插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；放大器，所述放大器的输入端子连接到所述预定的信号线；和电容器，所述电容器的一个端子连接到所述放大器的所述输入端子，所述电容器的另一端子连接到所述电流源跟所述插入晶体管的接合点。利用这种布置，实现了通过具有增大的负电容值的负电容电路来减小信号线的配线电容的效果。
此外，在本技术的第一方面中，还包括：电流源，所述电流源连接到所述预定的信号线。并且所述逻辑电路可以包括：比较器，所述比较器被构造成比较所述模拟信号和预定的参考信号，且输出比较结果；和控制电路，所述控制电路被构造成基于所述比较结果生成控制信号，且将所述生成的控制信号输出到所述负电容电路。利用这种布置，实现了从模拟信号生成控制信号的效果。
此外，在本技术的第一方面中，所述负电容电路可以包括：插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；电容器；放大器，所述放大器的输入端子连接到所述预定的信号线；第一开关，所述第一开关被构造成断开和闭合所述电容器的一个端子与所述放大器的输出端子之间的路径；和第二开关，所述第二开关被构造成根据所述控制信号，将所述电容器的另一端子连接到所述插入晶体管跟所述电流源的接合点或者连接到预定的基准端子。利用这种布置，实现了通过与逐次逼近电路(successiveapproximation circuit)共用电容器的负电容电路来减小信号线的配线电容的效果。
此外，在本技术的第一方面中，所述比较器可以包括：分割电路，所述分割电路被构造成对所述模拟信号与所述预定的参考信号之间的电压进行分压，且把分压后的电压作为输入电压输出；和差动放大电路，所述差动放大电路被构造成放大所述输入电压与预定电压之间的差分。利用这种布置，实现了使比较器的操作电压降低的效果。
此外，在本技术的第一方面中，所述负电容电路可以包括：插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；电容器；放大器，所述放大器的输入端子连接到所述预定的信号线；第一开关，所述第一开关被构造成断开和闭合所述插入晶体管跟所述电流源的接合点与所述电容器的一个端子之间的路径；和第二开关，所述第二开关被构造成根据所述控制信号，将所述电容器的另一端子连接到所述放大器的输出端子或者预定的基准端子。利用这种布置，实现了通过与逐次逼近电路共用电容器的负电容电路来减小信号线的配线电容的效果。
此外，在本技术的第一方面中，还包括：电流源，所述电流源连接到所述预定的信号线。并且所述负电容电路可以包括：插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；放大器，所述放大器的输入端子连接到所述预定的信号线；和开关电容器电路。而且，所述开关电容器电路包括：电容器；第一输入侧开关，所述第一输入侧开关被构造成断开和闭合所述放大器的输出端子与所述电容器的一个端子之间的路径；第二输入侧开关，所述第二输入侧开关被构造成断开和闭合所述插入晶体管跟所述电流源的接合点与所述电容器的另一端子之间的路径；第一输出侧开关，所述第一输出侧开关被构造成断开和闭合所述一个端子与所述逻辑电路之间的路径；和第二输出侧开关，所述第二输出侧开关被构造成断开和闭合所述另一端子与预定的基准端子之间的路径。利用这种布置，实现了通过与采样保持电路(sample-and-hold circuit)共用电容器的负电容电路来减小信号线的配线电容的效果。
此外，在本技术的第一方面中，所述像素电路可以被布置在第一半导体芯片上，并且所述负电容电路和所述逻辑电路可以被布置在层叠于所述第一半导体芯片上的第二半导体芯片上。利用这种布置，实现了在层叠的固体摄像元件中减小信号线的配线电容的效果。
此外，在本技术的第一方面中，还可以包括：第一电流源，所述第一电流源连接到所述预定的信号线。并且所述负电容电路可以包括：插入晶体管，所述插入晶体管插入在所述第一电流源与所述预定的信号线之间；第二电流源；N型晶体管，所述N型晶体管插入在所述第二电流源与电源之间，并且所述N型晶体管的栅极连接到所述预定的信号线；箝位晶体管，所述箝位晶体管与所述N型晶体管一起并联连接在所述电源与所述第二电流源之间；和电容器，所述电容器的两个端子分别连接到所述插入晶体管跟所述第一电流源的接合点以及所述N型晶体管跟所述第二电流源的接合点。利用这种布置，实现了对第二电流源的漏极电压进行箝位的效果。
此外，在本技术的第一方面中，还可以包括：栅极电压供给单元，所述栅极电压供给单元被构造成改变所述箝位晶体管的栅极电压。利用这种布置，实现了能够调节拖尾(streaking)量的效果。
此外，根据本技术的第二方面，提供了一种摄像装置，其包括：逻辑电路，所述逻辑电路被构造成处理模拟信号且输出数字信号；像素电路，所述像素电路被构造成通过光电转换生成所述模拟信号，且将所述模拟信号经由预定的信号线输出到所述逻辑电路；负电容电路，所述负电容电路连接到所述预定的信号线；和记录单元，所述记录单元被构造成记录所述数字信号。利用这种布置，实现了能够记录从具有减小的配线电容的信号线输出的模拟信号的效果。
本发明的效果
根据本技术，在经由垂直信号线输出信号的固体摄像元件中，可以展现出能够更容易地减小垂直信号线的配线电容的优异效果。注意，这里所说明的效果并非是限制性的，并且可以包括本公开中所说明的任何效果。
附图说明
图1是示出了根据本技术的第一实施例的摄像装置的一个示例性构造的框图。
图2是示出了根据本技术的第一实施例的固体摄像元件的一个示例性构造的框图。
图3是示出了根据本技术的第一实施例的像素电路的一个示例性构造的电路图。
图4是示出了根据本技术的第一实施例的列信号处理单元的一个示例性构造的框图。
图5是示出了根据本技术的第一实施例的模数转换器(ADC：Analog-to-DigitalConverter)的一个示例性构造的框图。
图6是示出了根据本技术的第一实施例的负电容电路的一个示例性构造的电路图。
图7是示出了根据本技术的第二实施例的负电容电路的一个示例性构造的电路图。
图8是示出了根据本技术的第二实施例的线形模型的一个示例的电路图。
图9是示出了根据本技术的第二实施例的负电容电路的阻抗特性的一个示例的曲线图。
图10是示出了根据本技术的第三实施例的负电容电路的一个示例性构造的电路图。
图11是示出了根据本技术的第三实施例的线形模型的一个示例的电路图。
图12是示出了根据本技术的第三实施例的负电容电路的增益特性的一个示例的曲线图。
图13是示出了根据本技术的第三实施例的负电容电路的阻抗特性的一个示例的曲线图。
图14是示出了根据本技术的第四实施例的负电容电路的一个示例性构造的电路图。
图15是示出了根据本技术的第五实施例的列信号处理单元的一个示例性构造的框图。
图16是示出了根据本技术的第五实施例的ADC的一个示例性构造的电路图。
图17是示出了根据本技术的第五实施例的在除了AD转换期间以外的期间内的列信号处理单元的状态的一个示例的图。
图18是示出了根据本技术的第五实施例的在AD转换期间内的列信号处理单元的状态的一个示例的图。
图19是示出了根据本技术的第五实施例的变形例的列信号处理单元的一个示例性构造的框图。
图20是示出了根据本技术的第五实施例的变形例的ADC的一个示例性构造的电路图。
图21是示出了根据本技术的第六实施例的列信号处理单元的一个示例性构造的框图。
图22是示出了根据本技术的第六实施例的采样保持电路的一个示例性构造的电路图。
图23是示出了根据本技术的第六实施例的第奇数次(odd-numbered)采样期间内的列信号处理单元的状态的一个示例的图。
图24是示出了根据本技术的第六实施例的在第偶数次(even-numbered)采样期间内的列信号处理单元的状态的一个示例的图。
图25是示出了根据本技术的第七实施例的固体摄像元件的一个示例性构造的框图。
图26是示出了根据本技术的第七实施例的逻辑芯片的一个示例性构造的框图。
图27是示出了根据本技术的第八实施例的负电容电路的一个示例性构造的电路图。
图28是示出了根据本技术的第八实施例的在垂直信号线中和漏极电压中的电压变动的一个示例的曲线图。
图29示出了根据本技术的第八实施例的在接地电流中和拖尾量中的变动的一个示例的曲线图。
图30是示出了根据本技术的第九实施例的列信号处理单元的一个示例性构造的电路图。
图31是示出了根据本技术的第九实施例的栅极电压供给单元的一个示例性构造的电路图。
图32示出了根据本技术的第九实施例的在接地电流中和拖尾量中的变动的一个示例的曲线图。
图33是示出了根据本技术的第十实施例的比较器的一个示例性构造的电路图。
图34是示出了车辆控制系统的示意性构造的示例的框图。
图35是帮助说明摄像部的安装位置的示例的图。
具体实施方式
在下文中，将说明用于实施本技术的方式(在下文中称为实施例)。
将按下列顺序给出说明：
1.第一实施例(将负电容电路连接到垂直信号线的示例)
2.第二实施例(将设置有具有小增益的放大器的负电容电路连接到垂直信号线的示例)
3.第三实施例(将含有2路分割晶体管(two-way split transistor)的一方的负电容电路连接到垂直信号线的示例)
4.第四实施例(将含有2路分割晶体管的一方且含有具有大增益的放大器的负电容电路连接到垂直信号线的示例)
5.第五实施例(将共用ADC和电容器的负电容电路连接到垂直信号线的示例)
6.第六实施例(将共用采样保持电路和电容器的负电容电路连接到垂直信号线的示例)
7.第七实施例(在层叠型固体摄像元件中将负电容电路连接到垂直信号线的示例)
8.第八实施例(将具有附加的箝位晶体管(clamp transistor)的负电容电路连接到垂直信号线的示例)
9.第九实施例(将具有附加的箝位晶体管的负电容电路连接到垂直信号线、并且控制箝位晶体管的栅极电压的示例)
10.第十实施例(将负电容电路连接到垂直信号线、并且使用了低电压比较器(low-voltage comparator)的示例)
11.在移动体上的应用例
<1.第一实施例>
[摄像装置的示例性构造]
图1是示出了根据本技术的第一实施例的摄像装置100的一个示例性构造的框图。摄像装置100是摄取图像数据的装置，并且设置有摄像透镜110、固体摄像元件200、记录单元120和摄像控制单元130。例如，摄像装置100可以是诸如数位相机(Digital StillCamera)等数码照相机，也可以是具有摄像功能的诸如智能手机、个人计算机等装置或者车载相机。
摄像透镜110将入射光聚集和引导到固体摄像元件200上。固体摄像元件200在摄像控制单元130的控制下摄取图像数据。固体摄像元件200将摄取的图像数据经由信号线209提供给记录单元120。
摄像控制单元130控制固体摄像元件200。例如，摄像控制单元130生成具有用于指示摄像时序的一定频率(例如，30赫兹)的垂直同步信号，并且将生成的垂直同步信号经由信号线139提供给固体摄像元件200。记录单元120记录图像数据。
[固体摄像元件的示例性构造]
图2是示出了根据本技术的第一实施例的固体摄像元件200的一个示例性构造的框图。固体摄像元件200设置有垂直驱动器210、像素阵列单元220、时序控制单元240和数模转换器(DAC：Digital to Analog Converter)250。此外，固体摄像元件200还设置有列信号处理单元300、水平传输扫描电路260和图像信号处理单元270。假定这些电路安装在单一的半导体芯片上。
在像素阵列单元220中，以二维矩阵排列有多个像素电路230。在下文中，将像素阵列单元220中在给定的方向(例如，水平方向)上排列着的像素电路230的集合称为“行”，并且将在垂直于行的方向上排列着的像素电路230的集合称为“列”。另外，像素阵列单元220中的行数由M(其中M是整数)表示，列数由N(其中N是整数)表示。此外，针对像素阵列单元220的各列，在列方向上布置有垂直信号线229-n(其中n是从1到N的整数)。
垂直驱动器210顺序地选择和驱动行。以这种方式顺序地驱动行的控制方法称为滚动快门方法(rolling shutter method)。注意，代替滚动快门方法的是，垂直驱动器210也可以使用同时驱动所有行的全局快门方法。
时序控制单元240与垂直同步信号VSYNC同步地控制垂直驱动器210、DAC 250、列信号处理单元300和水平传输扫描电路260的操作时序。
DAC 250通过数模(DA)转换生成预定的参考信号，并且将生成的参考信号提供给列信号处理单元300。例如，作为基准信号，使用的是具有锯齿波形的斜坡信号。
各像素电路230通过光电转换生成模拟的像素信号。n列的像素电路230将像素信号经由垂直信号线229-n输出到列信号处理单元300。
列信号处理单元300逐列地对像素信号执行诸如模数(AD)转换处理等信号处理。列信号处理单元300将经过信号处理后的数据作为像素数据在水平传输扫描电路260的控制下顺序地提供给图像信号处理单元270。从M×N个像素数据中生成一个图像数据。
水平传输扫描电路260控制且致使列信号处理单元300顺序地输出像素数据。
图像信号处理单元270对图像数据执行诸如白平衡处理和像素加法处理等预定的图像处理。图像信号处理单元270将处理后的图像数据输出到记录单元120。
注意，尽管图像信号处理单元270布置在固体摄像元件200的内部，但是图像信号处理单元270的全部或一部分也可以布置在固体摄像元件200的外部。
[像素电路的示例性构造]
图3是示出了根据本技术的第一实施例的像素电路230的一个示例性构造的电路图。各像素电路230设置有光电二极管231、传输晶体管232、复位晶体管233、浮动扩散部234、放大晶体管235和选择晶体管236。
光电二极管231对入射光进行光电转换以生成电荷。传输晶体管232遵循来自垂直驱动器210的传输信号TX，将电荷从光电二极管231传输到浮动扩散部234。
复位晶体管233遵循来自垂直驱动器210的复位信号RST，将电荷从浮动扩散部234抽取出来以将电荷量初始化。
浮动扩散部234累积从光电二极管231传输过来的电荷，并生成与所累积的电电荷量相对应的电压。
放大晶体管235放大浮动扩散部234的电压的信号。选择晶体管236遵循来自垂直驱动器210的选择信号SEL，将由放大晶体管235放大后的信号作为像素信号经由一条垂直信号线229-n输出到列信号处理单元300。
注意，像素电路230的构造在能够通过光电转换生成像素信号的范围内并非限于图3所示的示例。例如，其构造也可以具有其中多个像素共用浮动扩散部234的共用结构。
[列信号处理单元的示例性构造]
图4是示出了根据本技术的第一实施例的列信号处理单元300的一个示例性构造的框图。针对每列，列信号处理单元300设置有负电容电路310、电流源320、ADC 331、开关334和存储器335。因为存在N列，所以负电容电路310、电流源320、ADC 331、开关334和存储器335分别布置有N个。
电流源320提供恒定电流。电流源320插入在对应列的垂直信号线229-n与基准电位(例如，接地电位)的端子之间。
负电容电路310是起到具有负电容的电容器的作用的电路。通常，如果在某一条垂直信号线上出现寄生电容并且配线电容增大，则配线电容的增大会导致直到垂直信号线上的电位变为恒定为止的稳定时间的延长。因此，存在着使得读出速度降低的风险。然而，因为负电容电路310连接到垂直信号线229-1，所以能够减小配线电容并且能够抑制读出速度的降低。
尽管也可以通过将垂直信号线的材料改变为具有较低介电常数的材料或者通过工艺尺度的微细化来减小配线电容，但是工艺开发非常昂贵且耗时，这就导致了困难。相反，因为连接负电容电路310的方法不要求改变垂直信号线的材料等，所以可以容易地减小配线电容。
ADC 331对经由相应列的垂直信号线229-n输出的模拟信号(像素信号)Ain进行AD转换。ADC 331比较来自DAC 250的参考信号REF和模拟信号Ain，并基于比较结果生成数字信号Dout。ADC 331将数字信号Dout输出到开关334。注意，ADC 331是权利要求中所述的逻辑电路的一个示例。
在时序控制单元240的控制下，开关334将来自对应列的ADC 331的数字信号Dout作为像素数据输出到存储器335。
存储器335保持对应列的像素数据。在水平传输扫描电路260的控制下，存储器335将像素数据输出到图像信号处理单元270。
[ADC的示例性构造]
图5是示出了根据本技术的第一实施例的ADC 331的一个示例性构造的框图。ADC331设置有比较器332和计数器333。
比较器332比较来自像素阵列单元220内的像素电路230的模拟信号Ain和来自DAC250的参考信号REF。比较器332将指示比较结果的比较结果信号输出到计数器333。例如，作为比较器332，使用了用于放大模拟信号Ain和参考信号REF之间的差分的差动放大电路。
在比较结果信号处于预定电平的期间内，计数器333与来自时序控制单元240的时钟信号CLK同步地对计数值进行计数。计数器333将指示了计数值的数字信号Dout输出到开关334。
注意，ADC 331还可以进行用于计算出复位电平和信号电平之间的差分的相关双采样(CDS：correlated double sampling)处理。这里，复位电平是紧接在复位之后的模拟信号Ain的电平，信号电平是紧接在将电荷传输到浮动扩散部234之后的模拟信号Ain的电平。在进行CDS处理的情况下，例如，计数器333在复位电平的AD转换期间执行递减计数，并在信号电平的AD转换期间执行递加计数。利用这种布置，可以获得从复位电平和信号电平之间的差分得到的净像素数据。
另外，AD转换是通过包括比较器332和计数器333的倾斜型(sloped)ADC 331来进行的，但是ADC不限于倾斜型ADC，并且也可以是诸如下文所述的逐次逼近型ADC等类型。
[负电容电路的示例性构造]
图6是示出了根据本技术的第一实施例的负电容电路310的一个示例性构造的电路图。负电容电路310设置有放大器311和电容器312。放大器311的输入端子连接到一条垂直信号线229-n。假定放大器311的增益大于“1”。另外，电容器312的两个端子分别连接到放大器311的输入端子和输出端子。
另外，电流源320通过N型晶体管321来实现。预定的偏置电压Vb1施加到N型晶体管321的栅极。另外，N型晶体管321的源极连接到一条垂直信号线229-n，漏极连接到预定的基准电位(例如，接地电位)的端子。例如，作为N型晶体管321，使用了金属氧化物半导体(MOS：metal-oxide-semiconductor)晶体管。
另外，假定在每条垂直信号线229-n上存在着寄生电容500。假设，Vs是一条垂直信号线229-n上的电位，以与垂直信号线229-n相对的一侧上的电位(接地电位)视为基准，+Vs的电压就被施加到寄生电容500。
同时，假设，负电容电路310中的放大器311的增益是“2”，Vs施加到电容器312的位于垂直信号线229-n侧的端子上，2Vs施加到电容器312的位于与垂直信号线229-n相对的一侧的端子上。为此，如果以与垂直信号线229-n相对的一侧上的电位(2Vs)视为基准，则-Vs的电压就被施加到电容器312。
因为+Vs施加到寄生电容500且-Vs施加到电容器312，所以与不连接负电容电路310的情况相比，垂直信号线229-n的配线电容降低了。假设寄生电容500和电容器312具有相同的静电电容的情况下，各个寄生电容500和电容器312的电荷量合计为“0”库仑(C)。为此，寄生电容和负电容合计后的总电容(即，配线电容)为“0”法拉(F)。
注意，放大器311的增益不限于“2”，并且也可以是除“2”以外的值，只要该值可以充分减小寄生电容500的影响即可。然而，如果该增益设为“1”以下，则负电容电路310的电容将不会为负，因此增益设为大于“1”的值。
这样，在本技术的第一实施例中，因为各条垂直信号线229-n都连接有负电容电路310，所以与不连接负电容电路310的情况相比，各条垂直信号线229-n的配线电容都可以降低。利用这种布置，能够缩短直到各垂直信号线229-n的电位变为恒定为止的稳定时间，并且能够提高读出速度。另外，因为不需要改变垂直信号线229-1的材料或者不需要工艺尺度的微细化，所以能够容易地减小配线电容。
<2.第二实施例>
在上述第一实施例中，具有大于“1”的增益的放大器311布置在负电容电路310内部，但是增益增大得越多，电路规模就越大，并且此外，各列之间的增益差异也越大。此外，如果各列之间的增益差异大，那么即使针对于相同的亮度，也会发生各列之间的信号电平的差异，所以图像数据的质量就会降低。根据第二实施例的负电容电路310与第一实施例的不同之处在于，改进了负电容电路310，从而抑制了图像数据的质量的降低。
图7是示出了根据本技术的第二实施例的负电容电路310的一个示例性构造的电路图。根据第二实施例的负电容电路310与第一实施例的不同之处在于，额外设置有N型晶体管313，并且设置有放大器314代替放大器311。
放大器314设置有在电源和基准电位(诸如，接地电位)的端子之间以级联结构(cascode configuration)连接着的N型晶体管315和316。N型晶体管315的栅极连接到一条垂直信号线229-n，并且N型晶体管316的栅极被施加有偏置电压Vb1’。偏置电压Vb1’的数值可以与偏置电压Vb1的数值相同或不同。如果数值相同，则能够减小用于提供偏置电压的电路的规模。
另外，N型晶体管313以级联结构连接到充当电流源的N型晶体管321。换句话说，N型晶体管313插入在垂直信号线229-n和电流源之间。与偏置电压Vb1不同的偏置电压Vb2施加到N型晶体管313的栅极。例如，作为N型晶体管313、315和316，使用了MOS晶体管。注意，N型晶体管313是权利要求中所述的插入晶体管的一个示例。
此外，电容器312的一个端子连接到N型晶体管313跟N型晶体管321的接合点，电容器312的另一端子连接到N型晶体管315跟N型晶体管316的接合点。
图8是示出了根据本技术的第二实施例的线形模型的一个示例性构造的电路图。图7中的电路可以通过图8中的线形模型来表示。在线形模型中，位于一条垂直信号线229-n上的节点N1与节点N2之间的路径的跨导(transconductance)是gm1。另外，位于节点N1与节点N3之间的路径的跨导是gm2。连接到节点N3的环形电路的跨导是gm2。另外，位于节点N2与接地电位之间的路径的电阻是R。电容为C的电容器插入在节点N3和节点N2之间。另外，节点N1的电位表示为v1，节点N2的电位表示为v2，节点N3的电位表示为v3。
下列的电荷守恒公式适用于每个节点。
gm1v1＝v2/R+sC (v2-v3) 公式1
sC(v2-v3)＝gm2v3 公式2
i1＝-gm2v3 公式3
在上述公式中，s表示复数，i1表示流过垂直信号线229-n的电流。i1的单位例如是安培(A)，跨导gm1和gm2的单位例如是西门子(G)。电阻R的单位例如是欧姆，电位v1、v2和v3的单位例如是伏特(v)。
公式2可以变形为下列公式。
[数1]
Figure BDA0002362271300000161
根据公式4，该线形模型拥有在角频率gm2/C处具有极点的高通滤波器的特性。接下来，由公式1和公式3获得下列公式。
[数2]
Figure BDA0002362271300000162
根据公式5，该线形模型拥有在角频率gm2/C处具有零点且在较低角频率gm2/{C(1+gm2R)}处具有极点的传输特性。此外，如果将公式4和公式5代入公式3，则获得下列公式。
[数3]
Figure BDA0002362271300000163
根据公式6，作为负载的该线形模型的阻抗Z通过下列公式来表示。
[数4]
Figure BDA0002362271300000171
在上述公式中，阻抗Z的单位为欧姆。
如果对公式7进行低频近似，则获得下列公式。
[数5]
Figure BDA0002362271300000172
其中
Figure BDA0002362271300000176
公式8
根据公式8，当角频率充分低于gm2/{C(1+gm2R)}时，该线形模型具有-gm1R·C的负电容。换句话说，负电容值是通过电容器312的电容乘以放大器314的直流(DC：direct-current)增益而获得的数值。与直觉相反，在负电容值中未体现出跨导gm2。另外，根据公式7，在高频率带域中，阻抗Z通过下列公式表示。
[数6]
Figure BDA0002362271300000174
其中
Figure BDA0002362271300000177
公式9
根据公式9，该线形模型不能起到理想的负电容作用，并且在高频率带域中变为负电阻。尽管这种行为还取决于垂直信号线229-n的寄生电容，但是存在如下的风险，即，不能起到理想的负电容作用的线形模型将会使垂直信号线229-n不稳定。例如，这种行为可能会导致嗡嗡声。因此，优选地，在保持零点角频率gm2/{C(1+gm2R)}尽可能大的同时，使负电容值-gm1R·C尽可能大。就设计参数而言，从增大负电容值的角度来看，放大器314的跨导gm1优选大的，并且从维持稳定性的角度来看，N型晶体管313的跨导gm2优选大的。此外，从增大负电容值的角度来看，电阻R和电容C优选大的，但是从维持稳定性的角度来看，电阻R和电容C优选小的。如果考虑将源极跟随器用于放大器314的情况，因为电阻R是1/gm1，所以下列公式成立。
[数7]
Figure BDA0002362271300000181
其中
Figure BDA0002362271300000182
公式10
根据公式10，负电容值变为-C，并且其仅由电容器312的电容C决定。同时，零点频率通过下列公式表示。
[数8]
Figure BDA0002362271300000183
根据公式11，发现跨导gm1和gm2都是大的。另一方面，因为这种构造致使零点频率由这些跨导中较小的一者决定，并且这些跨导主要由偏置电流决定，所以在求出电流消耗时必须格外注意。
注意，在用超级源极跟随器(super source follower)替换源极跟随器的情况下，首先，因为DC增益gm1R大体上是“1”，所以负电容值仍然是-C，但是跨导gm1按固有增益(intrinsic gain)的一级增大了。为此，可以认为提高了稳定性。通过增大源极跟随器的偏置电流也可以获得类似的效果，但是从增大跨导gm1的角度来看，超级源极跟随器构造被认为具有更好的电流效率。
如上所述，即使放大器314的增益为“1”以下，负电容电路310的电容也为负。为此，与放大器的增益必须大于“1”的第一实施例相比，能够减小负电容电路310的电路规模。另外，能够抑制各列之间的增益差异，并且能够提高图像数据的质量。
图9是示出了根据本技术的第二实施例的负电容电路310的阻抗特性的一个示例的曲线图。图中的纵轴是阻抗Z，横轴是角频率。根据该图，在低于零点频率的频率带域中，电容变为-C。
这样，根据本技术的第二实施例，设置有以级联结构连接到电流源的N型晶体管313以及包括以级联结构连接着的一对晶体管的放大器314，放大器314的增益可以低至“1”以下。利用这种布置，能够抑制各列之间的增益差异，并且可以提高图像数据的质量。
<3.第三实施例>
在上述第二实施例中，N型晶体管313插入在电流源的N型晶体管321和垂直信号线229-n之间。N型晶体管313的插入导致了关于动态范围的减小、晶体管总面积的增大、以及用于提供偏置电压的电路的电路规模的增大的担忧。根据第三实施例的负电容电路310与第二实施例的不同之处在于，去掉了N型晶体管313。
图10是示出了根据本技术的第三实施例的负电容电路310的一个示例性构造的电路图。根据第三实施例的负电容电路310与第二实施例的不同之处在于，未设置N型晶体管313，并且设置了N型晶体管321-1和321-2代替N型晶体管321。
N型晶体管321-1和321-2以级联结构连接在一条垂直信号线229-n和接地电位之间，并且偏置电压Vb1施加到这两个晶体管的栅极。另外，N型晶体管321-1和321-2各者的栅极长度的总和等于N型晶体管321的栅极长度，并且N型晶体管321-1和321-2各者的栅极宽度等于N型晶体管321的栅极宽度。换句话说，N型晶体管321-1和321-2等同于N型晶体管321的2路分割(two-way split)。
另外，电容器312的一个端子连接到N型晶体管321-1跟321-2的接合点。接地侧的N型晶体管321-2用作电流源，而N型晶体管321-1、电容器312和放大器314布置在负电容电路310的内部。
这样，因为电流源的N型晶体管321分割成两个N型晶体管321-1和321-2，并且这两个N型晶体管之中的一者用来代替N型晶体管313，晶体管总面积能够减小相当于N型晶体管313的量。注意，N型晶体管321-1是权利要求中所述的插入晶体管的一个示例。
图11是示出了根据本技术的第三实施例的线形模型的一个示例性构造的电路图。图10中的电路可以由图11中的线形模型表示。根据第三实施例的线形模型与第二实施例的不同之处在于，位于节点N3与基准电位的端子之间的路径的电阻值为R2。下列电荷守恒公式适用于每个节点。
gm1v1＝v2/R+sC(v2-v3) 公式12
[数9]
Figure BDA0002362271300000201
i1＝-gm2v3 公式14
第二实施例的公式1至公式3和第三实施例的公式12至公式14之间的比较揭示了公式13中的特征点，即，有效跨导g’m2的体现。将公式13变形从而给出了下列公式。
[数10]
Figure BDA0002362271300000202
根据公式15，该线形模型是在角频率g’m2/C处具有极点的高通滤波器。另外，由公式12和公式14获得下列公式。
[数11]
Figure BDA0002362271300000211
根据公式16，该线形模型拥有在角频率gm2/C处具有零点且在较低角频率gm2/{C(1+gm2R)}处具有极点的的传输特性。如果将公式15和16代入公式14，则获得下列公式。
[数12]
Figure BDA0002362271300000212
根据公式17，作为负载的该线形模型的阻抗Z通过下列公式来表示。
[数13]
Figure BDA0002362271300000213
接下来，计算出第三实施例的固有参数，即，电阻R2和跨导gm2。首先，因为跨导gm2牵涉于到饱和操作中，所以下列公式成立。
Id＝(k/A)·(Vg-V-Vth)2 公式19
在上述公式中，Id是N型晶体管321-1或321-2的漏极电流，A是N型晶体管321-1和321-2各者的栅极长度的比率，或者换句话说，分割比，k是预定的系数，Vg是栅极电压，V是分割节点的电压，Vth是阈值电压。例如，上述各电压的单位是伏特(V)。
将公式19变形从而给出下列公式。
V＝Vg-Vth-(A·Id/k)1/2 公式20
另外，对公式19的两边分别微分从而得到下列公式。
Id＝2(k/A)·(Vg-V-Vth)
＝2{(k·Id)/A}1/2
＝(1/A1/2)·gmL MO 公式21
在上述公式中，gm LMO是分割前的N型晶体管321的跨导。
接下来，关于电阻R2，因为与电阻R2对应的N型晶体管321-2在三极间区域(trioderegion)中，所以下列公式成立。
Id＝{2k/(1-A)}·{(Vg-Vth)V-V2/2} 公式22
由公式20和公式22得到下列公式。
R2＝{(1-A)/2k}·{1/(Vg-Vth-V)}
＝{(1-A)/2}·{1/(A·k·Id)}1/2
＝{(1-A)/(2A1/2)}·(1/gm LMO) 公式23
另外，以相似的方式得到关于g’m2的下列公式。
g’m2＝gm2+1/R2
＝{1/A1/2+2A1/2/(1-A)}·gm LMO
＝(1/A1/2){(1+A)/(1-A)}·gm LMO 公式24
另外，根据公式18，低频率带域中的阻抗Z通过下列公式表示。
[数14]
Figure BDA0002362271300000231
其中
Figure BDA0002362271300000237
公式25
在上述公式中，gm1·R表示放大器314的增益。假定增益为“1”的源极跟随器用作放大器314，则公式25由下列公式表示。
[数15]
Figure BDA0002362271300000233
其中
Figure BDA0002362271300000238
公式26
根据公式26，负电容电路310具有-(gm/g’m2)·C的负电容。与第二实施例不同，在第三实施例的负电容中体现了被表示成跨导比gm/g’m2的系数。该系数是负电容的增益。负电容增益由下列公式表示。
gm/g’m2＝(1-A)/(1+A) 公式27
图12是示出了根据本技术的第三实施例的负电容电路310的增益特性的一个示例的曲线图。该图中的纵轴是公式27中示例出来的负电容增益，横轴是分割比A。
另外，根据公式18，高频率带域中的阻抗Z由下列公式表示。
[数16]
Figure BDA0002362271300000235
其中
Figure BDA0002362271300000239
公式28
根据公式28，在第三实施例中，与第二实施例类似，阻抗Z是负电阻。假定增益为“1”的源极跟随器用作放大器314，则阻抗Z是由下列公式表示。
[数17]
Figure BDA0002362271300000241
其中
Figure BDA0002362271300000244
公式29
类似地，考虑由下列公式表示的中频率带域。
[数18]
Figure BDA0002362271300000243
公式30中所示的中频率带域中的阻抗Z由下列公式表示。
Z＝v1/i1
＝-(gm/g’m2)·(1/gm1+1/gm2)
＝-{(1+A)/(1-A)}·(1/gm1+1/gm2) 公式31
根据公式31，在中频率带域中，阻抗Z成为负电阻。
图13是示出了根据本技术的第三实施例的负电容电路310的阻抗特性的一个示例的曲线图。图中的纵轴表示阻抗Z，横轴表示角频率。该图中的曲线图是由公式26、公式29和公式31获得的。如该图中所示，在负电容电路310的阻抗特性中显示了两个极点和两个零点。
这样，在本技术的第三实施例中，因为N型晶体管321分割成两个晶体管，并且这两个晶体管中的一者布置在负电容电路310的内部，因此可以去掉N型晶体管313。
<4.第四实施例>
在上述第三实施例中，增益为“1”的放大器314布置在负电容电路310的内部，但是利用这种构造，存在可能无法获得足够大的负电容值的风险。第四实施例的负电容电路310与第三实施例的不同之处在于，增大了负电容值。
图14是示出了根据本技术的第四实施例的负电容电路310的一个示例性构造的电路图。根据第四实施例的负电容电路310与第三实施例的不同之处在于，布置了增益大于“1”的放大器311代替放大器314。通过布置放大器311，负电容值变得比第三实施例的情况更大。然而，从维持稳定性的角度来看，对输出阻抗(即，线形模型中的电阻R)进行抑制是较佳的。
这样，在本技术的第四实施例中，布置了增益大于“1”的放大器311，从而可以增大负电容值。
<5.第五实施例>
在上述第四实施例中，在每一列中，电容器312布置在ADC 331的外部，但是存在电路规模随着列数的增大而增大的风险。例如，在将ADC构造成具有(一个或多个)内置的电容器的情况下，可以通过使该(一个或多个)电容器被ADC和负电容电路310共用来减小电路规模。根据第五实施例的负电容电路310与第四实施例的不同之处在于，与ADC共用电容器。
图15是示出了根据本技术的第五实施例的列信号处理单元300的一个示例性构造的框图。根据第五实施例的列信号处理单元300与第四实施例的不同之处在于，布置了ADC370代替ADC 331，未设置电容器312，并且此外与电容器342一起设置了开关341和343。
偏置电压Vb1施加到开关341的一个端子上，并且开关341的另一端子与N型晶体管321-1和321-2这两者的栅极共同地连接着。开关341遵循来自时序控制单元240的控制信号SW1，打开和关闭位于偏置电压Vb1的供给源与N型晶体管321-1和321-2这两者的栅极之间的路径。
电容器342的一个端子与N型晶体管321-1和321-2这两者的栅极共同地连接着，并且电容器342的另一端子连接到基准电位VSS的端子。
开关343遵循来自时序控制单元240的控制信号SW2，打开和关闭位于放大器311的输出端子与ADC 370之间的路径。注意，开关343是权利要求中所述的第一开关的一个示例。
图16是示出了根据本技术的第五实施例的ADC 370的一个示例性构造的电路图。ADC 370设置有DAC 371、比较器374和逐次逼近控制单元375。
DAC 371进行数模(DA)转换，并设置有具有互不相同的电容的多个电容器372以及在数量上与电容器372的数量相等的开关373。
各个电容器372的一个端子与位于开关343与比较器374的输入端子之间的路径共同地连接着。基于数字信号Dout，开关373将各自相应的电容器372的另一端子连接到N型晶体管321-1跟321-2的接合点或者连接到预定的基准电位(诸如，接地电位)的端子。注意，开关373是权利要求中所述的第二开关的一个示例。
比较器374将来自DAC 371的模拟信号Ain的电位和预定的基准电位(诸如，接地电位)进行比较。比较器374将比较结果输出到逐次逼近控制单元375。
逐次逼近控制单元375生成包含来自比较器374的比较结果的数字信号Dout，并将数字信号Dout作为反馈输出到DAC 371，同时也输出到开关334。注意，包括比较器374和逐次逼近控制单元375的电路是权利要求中所述的逻辑电路的一个示例。
例如，在初始状态下，所有开关373将各自相应的电容器372的目的端连接到N型晶体管321-1跟321-2的接合点。随后，在模拟信号Ain大于基准电位的情况下，逐次逼近控制单元375生成数字信号Dout的第一位(first bit)。遵循第一位，那些开关373中的一者将具有最高电容的电容器372的目的端切换到接地电位，从而使该电容器372放电。
在生成第一位之后，在模拟信号Ain大于基准电位的情况下，逐次逼近控制单元375生成数字信号Dout的第二位。遵循第二位，那些开关373中的一者将具有第二高电容的电容器372的目的端切换到接地电位，从而使该电容器372放电。此后，重复执行类似的控制。此外，在模拟信号Ain等于或小于基准电位的情况下，开关373不会致使电容器372放电，并且比较操作结束。在针对每个像素的数字信号Dout的位数具有16位的情况下，比较次数最大为16次，并且在比较操作中途结束的情况下，剩余的位被设定为固定值。这样，对每位逐次执行比较操作的ADC称为逐次逼近型ADC。
图17是示出了根据本技术的第五实施例的在除了AD转换期间以外的期间内的列信号处理单元300的状态的一个示例的图。在AD转换开始之前，或者在AD转换结束之后，时序控制单元240使用控制信号SW1和SW2将开关341和343置于闭合状态。利用这种布置，包含N型晶体管321-1、放大器311、开关343和电容器372的电路成为与根据第四实施例的负电容电路310类似的构造。
另外，模拟信号Ain被保持在电容器372中。这样，根据第五实施例的负电容电路310与ADC 370共用电容器372。为此，不再需要在ADC 370的外部设置电容器312，并且能够减小列信号处理单元300的电路规模。
注意，时序控制单元240在AD转换期间将开关341置于断开状态并停止偏置电压Vb1的供应，但是如下的构造也是可以的：该构造在未设置开关341自身的情况下一直提供偏置电压Vb1。然而，这就存在电容器342的充电时间更长和电力消耗增大的风险。
图18是示出了根据本技术的第五实施例的在AD转换期间内的列信号处理单元300的状态的一个示例的图。在AD转换期间内，时序控制单元240使用控制信号SW1和SW2将开关341和开关343置于断开状态。利用这种布置，包含N型晶体管321-1、放大器311、开关343和电容器372的电路不再是环形电路，并且电容也不再为负。另外，ADC 370通过逐次逼近控制将电容器372中所保持的模拟信号Ain转换为数字信号Dout。
通过如图17和图18中所例示的将开关343断开和闭合，可以启用或禁用负电容电路310。在此，“启用”意味着负电容电路310的电容为负。
这样，在本技术的第五实施例中，因为电容器372由负电容电路310和ADC 370共用，所以不需要在ADC 370外部布置电容器312。利用这种布置，与在ADC 370外部布置电容器312的情况相比，能够减小列信号处理单元300的电路规模。
[变形例]
在上述第五实施例中，用于启用负电容电路310的开关343连接到放大器311的输出端子，但是开关343可以布置在另一位置，只要该另一位置是环形路径上的位置即可。例如，开关343也可以布置在N型晶体管321-1跟321-2的接合点与ADC 370之间。第五实施例的变形例中的列信号处理单元300与第五实施例的不同之处在于，开关343的布置位置是不同的。
图19是示出了根据本技术的第五实施例的变形例的列信号处理单元300的一个示例性构造的框图。根据第五实施例的变形例的列信号处理单元300与第五实施例的不同之处在于，开关343布置在位于N型晶体管321-1跟321-2的接合点与ADC 370之间的路径上。
图20是示出了根据本技术的第五实施例的变形例的ADC 370的一个示例性构造的电路图。在根据第五实施例的变形例的ADC 370中，各个电容器372的一个端子与位于开关373与比较器374之间的路径共同地连接着。另外，基于数字信号Dout，开关373将电容器372的另一端子连接到放大器311或者连接到基准电位的端子。
这样，根据本技术的第五实施例的变形例，因为开关343布置在N型晶体管321-1跟321-2的接合点与ADC 370之间的路径上，所以该路径可以断开和闭合。利用这种布置，能够启用或禁用负电容电路310。
<6.第六实施例>
在上述第五实施例中，负电容电路310与ADC 370共用电容器372，但是负电容电路310也可以与除ADC以外的电路共用电容器372。例如，负电容电路310可以与采样保持电路共用电容器。根据第六实施例的负电容电路310与第五实施例的不同之处在于，与采样保持电路共用电容器。
图21是示出了根据本技术的第六实施例的列信号处理单元300的一个示例性构造的框图。根据第六实施例的列信号处理单元300与第五实施例的不同之处在于，未设置放大器311和开关343，并且额外布置了采样保持电路350。另外，设置非逐次逼近型ADC 331代替ADC 370。注意，也可以布置与第五实施例类似的逐次逼近型ADC 370。
采样保持电路350获取(即，采样)且保持来自一条垂直信号线229-n的模拟信号。采样保持电路350将保持的模拟信号Ain提供给ADC 331。
图22是示出了根据本技术的第六实施例的采样保持电路350的一个示例性构造的电路图。采样保持电路350设置有放大器351、开关352至355、电容器356和357、以及开关358至361。
放大器351的输入端子经由垂直信号线229-n连接到像素电路230，放大器351的输出端子连接到开关352和开关354。开关352遵循来自时序控制单元240的控制信号SMP1，断开和闭合电容器356的一个端子与放大器351之间的路径。开关353遵循来自时序控制单元240的控制信号SMP2，断开和闭合电容器356的一个端子与ADC 331之间的路径。
另外，开关354遵循控制信号SMP2，断开和闭合电容器357的一个端子与放大器351之间的路径。开关355遵循控制信号SMP1，断开和闭合电容器357的一个端子与ADC 331之间的路径。
开关358遵循控制信号SMP1，断开和闭合电容器356的另一端子与N型晶体管321-1跟321-2的接合点之间的路径。开关359遵循控制信号SMP2，断开和闭合电容器356的另一端子与基准电位(诸如，接地电位)的端子之间的路径。
另外，开关360遵循控制信号SMP2，断开和闭合电容器357的另一端子与N型晶体管321-1跟321-2的接合点之间的路径。开关361遵循控制信号SMP1，断开和闭合电容器357的另一端子与基准电位的端子之间的路径。
图23是示出了根据本技术的第六实施例的在第奇数次采样期间内的列信号处理单元300的状态的一个示例的图。在第奇数次采样期间内，时序控制单元240使用控制信号SMP1将开关352、355、358和361置于闭合状态，并使用控制信号SMP2将剩余的开关置于断开状态。利用这种布置，包含N型晶体管321-1、放大器351、开关352、电容器356和开关358的电路成为与根据第四实施例的负电容电路310类似的电路，并且电容变为负。另外，电容器356对模拟信号进行采样，而电容器357保持着在第偶数次采样期间中被采样得到的信号。
图24是示出了根据本技术的第六实施例的在第偶数次采样期间内的列信号处理单元300的状态的一个示例的图。在第偶数次采样期间内，时序控制单元240使用控制信号SMP1将开关352、355、358和361置于断开状态，并使用控制信号SMP2将剩余的开关置于闭合状态。利用这种布置，包含N型晶体管321-1、放大器351、开关354、电容器357和开关360的电路成为与根据第四实施例的负电容电路310类似的电路，并且电容变为负。另外，电容器356保持着在第奇数次采样期间中被采样得到的信号，而电容器357对模拟信号进行采样。
如上所述，在包含电容器356以及开关352、353、358和359的电路中，输入侧的开关352和358跟输出侧的开关353和359交替地断开和闭合。这种电路被称为开关电容器电路(switched capacitor circuit)。类似地，包含电容器357以及开关354、355、360和361的电路也用作开关电容器电路。注意，尽管布置了两个开关电容器电路，但是也可以仅布置一个开关电容器电路。然而，在只有一个开关电容器电路的情况下，不能并行地执行第奇数次采样和第偶数次保持。
注意，开关352和354是权利要求中所述的第一输入侧开关的一个示例，开关358和360是权利要求中所述的第二输入侧开关的一个示例。开关353和355是权利要求中所述的第一输出侧开关的一个示例，开关359和361是权利要求中所述的第二输出侧开关的一个示例。
这样，在本技术的第六实施例中，因为负电容电路310与采样保持电路共用电容器，所以不需要在采样保持电路350的外部布置电容器312。利用这种布置，与在采样保持电路350的外部布置电容器312的情况相比，能够减小列信号处理单元300的电路规模。
<7.第七实施例>
在上述第一实施例中，像素阵列单元220与诸如时序控制单元240等除像素阵列单元220以外的电路一起设置在单个半导体芯片上。然而，如果半导体芯片的面积是一定的，则存在着像素阵列单元220的面积将会被限制与除像素阵列单元220以外的(一个或多个)电路的面积相等的量的风险。为了增大像素阵列单元220的面积，例如，将固体摄像元件200中的各个电路以分散的方式布置在层叠起来的多个半导体芯片上是足够的。根据第七实施例的固体摄像元件200与第一实施例的不同之处在于，各电路以分散的方式布置在层叠起来的多个半导体芯片上。
图25是示出了根据本技术的第七实施例的固体摄像元件200的一个示例性构造的框图。根据第七实施例的固体摄像元件200设置有层叠起来的像素芯片201和逻辑芯片202。像素芯片201是其上布置有像素阵列单元220的半导体芯片。注意，像素芯片201是权利要求中所述的第一半导体芯片的一个示例。
图26是示出了根据本技术的第七实施例的逻辑芯片202的一个示例性构造的框图。逻辑芯片202是其上布置有上侧列信号处理单元301、图像信号处理单元270和下侧列信号处理单元302的半导体芯片。
在上侧列信号处理单元301中布置有与列信号处理单元300中的所有列的一半相对应的电路。另一方面，在下侧列信号处理单元302中布置有与列信号处理单元300中的剩余列相对应的电路。例如，垂直驱动器210、DAC 250和水平传输扫描电路260布置在逻辑芯片202中，并在图26中省略了。
这样，在本技术的第七实施例中，因为各电路以分散式方式布置在层叠起来的像素芯片201和逻辑芯片202上，所以与各电路都布置在单个半导体芯片上的情况相比，能够增大像素阵列单元220的面积。
<8.第八实施例>
在上述第二实施例中，负电容电路310连接到垂直信号线229-n以减小配线电容，但是存在着由于接地电流中的变动而出现拖尾的风险。根据第八实施例的固体摄像元件200与第二实施例的不同之处在于，对充当电流源的N型晶体管316的漏极电压进行箝位以抑制拖尾。
图27是示出了根据本技术的第八实施例的负电容电路310的一个示例性构造的电路图。根据第八实施例的针对各列而设的负电容电路310与第二实施例的不同之处在于，额外设置有箝位晶体管383。在该图中，图7的N型晶体管321作为电流源381进行操作，N型晶体管316作为电流源382进行操作。令I1为电流源381提供的电流，令I2为电流源382提供的电流。另外，令VGS为N型晶体管315的栅极-源极电压，令VD为电流源382(N型晶体管316)的漏极电压。注意，电流源381是权利要求中所述的第一电流源的一个示例，电流源382是权利要求中所述的第二电流源的一个示例。
箝位晶体管383与N型晶体管315并联连接在电源和电流源382之间。例如，N型MOS晶体管用作箝位晶体管383。固定的栅极电压VGCLP施加到箝位晶体管383的栅极。注意，相同的栅极电压VGCLP提供给所有列。
图28是示出了根据本技术的第八实施例的在垂直信号线229-n中和漏极电压VD中的电压变动的一个示例的曲线图。该图中的纵轴表示一条垂直信号线229-n的电压或漏极电压VD，该图中的横轴表示时间。另外，该图中的粗实线示出了垂直信号线229-n的电压的变动。该图中的虚线示出了未设置有箝位晶体管383的第二实施例中的漏极电压VD的变动。另一方面，该图中的细实线示出了设置有箝位晶体管383的第八实施例中的漏极电压VD的变动。
当在时刻T0将传输信号TX输入到一个像素电路230时，垂直信号线229-n的电压从时刻T1开始从DK下降到OF。DK是与暗电流对应的电压，OF是与入射光量对应的电压。
当入射光量非常大时，从DK到OF的下降量是大的。即使在这种情况下，与电流I1对应的电流源381被设计为在饱和区域中操作。另一方面，与电流I2对应的电流源382(N型晶体管316)的漏极电压VD比垂直信号线229-n的电压低了栅极-源极电压VGS。为此，在未设置有箝位晶体管383的第二实施例中，存在漏极电压VD的下降将会导致电流源382不是在饱和区域中而是在线形区域操作的风险。如果电流源382在线形区域中操作，则电流I2减小。电流I2的变动导致接地电流(即，电流I1和电流I2的总和)变动，并且拖尾特性恶化。
因此，将箝位晶体管383添加到根据第八实施例的负电容电路310。利用这种构造，如果一条垂直信号线229-n的电压下降到栅极电压VGCLP以下，则在电流I2中，流过箝位晶体管382的电流占支配地位。随着垂直信号线229-n的电压变低，流过箝位晶体管382的电流的比例变大，并且漏极电压VD被箝位(固定)到与栅极电压VGCLP相对应的一定电压CLP。
图29示出了根据本技术的第八实施例的在接地电流中和拖尾量中的变动的一个示例的曲线图。在该图中，a是示出了接地电流IGND的变动的一个示例的曲线图，b是示出了接地电流和暗电流之间的差分ΔIGND的变动的一个示例的曲线图，c是示出了拖尾量的变动的一个示例的曲线图。另外，该图中的纵轴表示电流或拖尾量，该图中的横轴表示一条垂直信号线229-n的电压VSL。另外，在该图中，虚线示出了未设置有箝位晶体管383的第二实施例中的接地电流和拖尾量的变动。另一方面，实线示出了设置有箝位晶体管383的第八实施例中的接地电流和拖尾量的变动。
在未设置有箝位晶体管383的第二实施例中，如虚线所示，电流I2的变动导致接地电流IGND(即，电流I1和电流I2的总和)变动，并且拖尾量增大了。另一方面，在设置有箝位晶体管383的第八实施例中，如实线所示，可以确保用于让电流源382在饱和区域中操作所需的电压裕度，并且因此可以抑制电流I2的变动。利用这种布置，能够抑制接地电流IGND(即，电流I1和I2的总和)的变动，并且能够减少拖尾量。
这样，根据本技术的第八实施例，通过箝位晶体管383来箝位电流源382的漏极电压VD，从而改善拖尾特性。
<9.第九实施例>
在上述第八实施例中，箝位晶体管383的栅极电压VGCLP被视为固定值，但是存在着栅极电压VGCLP的适当值与预期值不同的风险。根据第九实施例的固体摄像元件200与第八实施例的不同之处在于，栅极电压VGCLP是可变的，以便调节其数值。
图30是示出了根据本技术的第九实施例的列信号处理单元300的一个示例性构造的电路图。第九实施例中的列信号处理单元300与第八实施例的不同之处在于，额外设置有栅极电压供给单元410。
栅极电压供给单元410生成栅极电压VGCLP并将其提供给所有列的箝位晶体管383各者。
图31是示出了根据本技术的第九实施例的栅极电压供给单元410的一个示例性构造的电路图。栅极电压供给单元410设置有可变电流源411、N型晶体管412、415和418以及开关413、414、416和417。
可变电流源411和N型晶体管412串联连接到电源。可变电流源411跟N型晶体管412的接合点的电压作为栅极电压VGCLP提供给箝位晶体管383的栅极。
N型晶体管415和418并联连接到可变电流源411跟N型晶体管412的接合点。开关413和414串联连接到可变电流源411跟N型晶体管412的接合点，开关413跟414的接合点连接到N型晶体管415的栅极。开关416和417串联连接到可变电流源411跟N型晶体管412的接合点，开关416跟417的接合点连接到N型晶体管418的栅极。
通过保持在寄存器等中的控制信号来调节由可变电流源411提供的电流的值。此外，致使开关413、414、416和417断开和闭合的控制信号SW10、SW11、SW12和SW13保持在寄存器等中。
在上述构造中，工人能够通过改变寄存器中的控制信号来调节栅极电压VGCLP的值。注意，栅极电压供给单元410的构造不限于上述图中所例示的电路，只要是能够改变栅极电压VGCLP的电路即可。
图32示出了根据本技术的第九实施例的在接地电流中和拖尾量中的变动的一个示例的曲线图。在该图中，a是示出了接地电流IGND的变动的一个示例的曲线图，b是示出了接地电流和暗电流之间的差分ΔIGND的变动的一个示例的曲线图，c是示出了拖尾量的变动的一个示例的曲线图。另外，该图中的纵轴表示电流或拖尾量，该图中的横轴表示一条垂直信号线229-n的电压VSL。另外，在该图中，虚线示出了未设置有箝位晶体管383的第二实施例中的接地电流和拖尾量的变动。另一方面，实线示出了设置有箝位晶体管383的第九实施例中的接地电流和拖尾量的变动。
如该图所示，栅极电压供给单元410可以通过改变栅极电压VGCLP来调节拖尾量。
这样，根据本技术的第九实施例，栅极电压供给单元410可以改变栅极电压VGCLP，并且因而将拖尾量调节至期望值。
<10.第十实施例>
在上述第一实施例中，用于放大模拟信号Ain和参考信号REF之间的差分的差动放大电路用作ADC 331内部的比较器332，但是在这种构造中，还可以进一步降低固体摄像元件200的电力消耗。根据第十实施例的固体摄像元件200与第一实施例的不同之处在于，进一步降低了电力消耗。
图33是示出了根据本技术的第十实施例的比较器420的一个示例性构造的电路图。在第十实施例中，布置了比较器420以代替各列中的比较器331。比较器420设置有电容器421、422和430、P型晶体管423和424、开关425和426以及N型晶体管427至429。例如，MOS晶体管用作P型晶体管423、P型晶体管424、N型晶体管427、N型晶体管428和N型晶体管429。
各个电容器421和422的一个端子与N型晶体管427的栅极共同地连接着。另外，模拟信号Ain经由一条垂直信号线229-n输入到电容器421的另一端子中。参考信号REF输入到电容器422的另一端子中。
P型晶体管423和424并联连接到电源。P型晶体管423的栅极连接到漏极和P型晶体管424的栅极。N型晶体管427插入在N型晶体管429和P型晶体管423之间，N型晶体管428插入在N型晶体管429和P型晶体管424之间。预定的偏置电压Vbc施加到N型晶体管429的栅极。另外，P型晶体管424跟N型晶体管428的接合点的电位作为比较器420的比较结果信号被提供给计数器333。
开关425断开和闭合位于N型晶体管427的栅极与漏极之间的路径。开关426断开和闭合位于N型晶体管428的栅极与漏极之间的路径。电容器430插入在N型晶体管428的栅极和接地端子之间。
在上述构造中，电容器421和422以基于电容器的电容值的分压比对模拟信号Ain和参考信号REF之间的电压进行分压。另外，包含P型晶体管423和424、开关425和426以及N型晶体管427至429的电路用作差动放大电路。该差动放大电路放大来自电容器421和422的输入电压与来自电容器430的预定电压之间的差分。注意，包含电容器421和422的电路是权利要求中所述的分割电路的一个示例。
这样，根据本技术的第十实施例，对模拟信号Ain和参考信号REF之间的电压进行分压且把分压后的电压输入到差动放大电路中，从而能够以比第一实施例中的电压低的电压来驱动比较器420，并且降低了电力消耗。
<11.移动体上的应用示例>
根据本公开的实施例的技术(本技术)可以适用于各种产品。例如，根据本公开的实施例的技术可以被实现为安装到以下任何类型的移动体上的装置，该移动体例如是：汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶和机器人等。
图34是示出车辆控制系统(其作为根据本公开的实施例的技术能够适用的移动体控制系统的示例)的示意性构成的示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图34所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，作为集成控制单元12050的功能构成，示出了微型计算机12051、声音/图像输出部12052和车载网络I/F(接口；interface)12053。
驱动系统控制单元12010根据各种程序来控制与车辆驱动系统有关的装置的操作。例如，驱动系统控制单元12010起到下述各设备的控制装置的作用，这些设备例如是：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生设备；用于将驱动力传递到车轮的驱动力传递机构；用于调节车辆的转向角的转向机构；以及用于产生车辆的制动力的制动设备等。
车身系统控制单元12020根据各种程序来控制装载在车身上的各种装置的操作。例如，车身系统控制单元12020起到下列设备的控制装置的作用，这些设备是：无钥匙进入系统、智能钥匙系统、电动车窗设备、或诸如前灯、尾灯、刹车灯、转向信号灯和雾灯等各种灯。在这种情况下，可以将代替钥匙的来自便携设备的无线电波或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些无线电波或信号的输入，并且控制车辆的门锁装置、电动车窗设备、或车灯等等。
车外信息检测单元12030检测配备有车辆控制系统12000的车辆的外部信息。例如，摄像部12031连接到车外信息检测单元12030。车外信息检测单元12030使摄像部12031拍摄车辆外部的图像，并且接收所拍摄的图像。车外信息检测单元12030基于所接收的图像可以对行人、车辆、障碍物、标志或路面上的文字等执行物体检测处理或距离检测处理。
摄像部12031是接收光且输出与接收的光量相对应的电气信号的光学传感器。摄像部12031可以将电气信号作为图像而输出，或者可以将电气信号作为距离测量信息而输出。此外，由摄像部12031接收的光不仅可以是可见光，而且可以是诸如红外线等非可见光。
车内信息检测单元12040检测车辆内部的信息。例如，用于检测车辆驾驶员状态的驾驶员状态检测部12041连接到车内信息检测单元12040。例如，驾驶员状态检测部12041包括拍摄驾驶员的相机。基于由驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或专注程度，或者可以判断驾驶员是否在打瞌睡。
基于由车外信息检测单元12030或车内信息检测单元12040获取的车内信息或车外信息，微型计算机12051可以计算出用于驱动力产生设备、转向机构或制动设备的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS：advanced driver assistance system)功能的协同控制，所述高级驾驶员辅助系统功能包括：车辆的碰撞规避、撞击缓解、基于车辆间距离的跟随巡航、定速巡航、车辆碰撞警告、或车辆偏离车道的警告等。
此外，基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆周围的信息，微型计算机12051可以通过控制驱动力产生设备、转向机构、制动设备等来执行旨在实现自动驾驶等的协同控制，所述自动驾驶能够不依赖车辆驾驶员的操作而自主行驶。
此外，基于由车外信息检测单元12030获取的车外信息，微型计算机12051可以向车身系统控制单元12020输出控制指令。例如，微型计算机12051可以根据由车外信息检测单元12030检测到的前车或对面来车的位置来执行例如通过控制前灯将前灯从远光切换为近光从而防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一者的输出信号发送到输出设备，该输出设备能够在视觉上或听觉上向车上的乘客或车辆外部发出通知。在图34所示的示例中，作为输出设备，示出了音频扬声器12061、显示部12062和仪表板12063。例如，显示部12062可以包括板载显示器(on-board display)或平视显示器(head-up display)中的至少一个。
图35是示出摄像部12031的安装位置的示例的图。
在图35中，摄像部12031包括摄像部12101、12102、12103、12104和12105。
例如，摄像部12101、12102、12103、12104和12105设置在车辆12100的前鼻、侧视镜、后保险杠、后备箱门以及车内的挡风玻璃的上部的位置。安装到前鼻的摄像部12101和安装到挡风玻璃的上部的摄像部12105主要获取车辆12100前方的图像。安装到侧视镜的摄像部12102和12103主要获取车辆12100侧方的图像。安装在后保险杠或后备箱门上的摄像部12104主要拍摄车辆12100后方的图像。安装在车内的挡风玻璃上部的摄像部12105主要用于检测前车或行人、障碍物、交通灯、交通标志、车道线等。
应该注意，图35示出了摄像部12101至12104的拍摄范围的示例。拍摄范围12111表示设置在前鼻上的摄像部12101的拍摄范围。拍摄范围12112和12113表示设置在侧视镜上的摄像部12102和12103的拍摄范围。拍摄范围12114表示设置在后保险杠或后备箱门上的摄像部12104的拍摄范围。例如，通过叠加由摄像部12101至12104拍摄的图像数据，能够获得车辆12100的从上方看到的俯瞰图像。
摄像部12101至12104中的至少一个可以具有获取距离信息的功能。例如，摄像部12101至12104中的至少一个可以是由多个摄像元件组成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，基于从摄像部12101至12104获取的距离信息，微型计算机12051可以通过确定与摄像范围12111至12114内的各个立体物相距的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，从而将在车辆12100的行驶道路上最靠近的立体物(特别地，在与车辆12100大致相同的方向上以预定速度(例如，大于或等于0km/h)行驶的立体物)提取为前车。另外，微型计算机12051设定在前车的前方要预先确保的车辆间距，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随启动控制)等。因此，能够执行旨在实现能够使车辆不依赖车辆驾驶员的操作而自主行驶的自动驾驶等的协调控制。
例如，基于从摄像部12101至12104获取的距离信息，微型计算机12051可以将关于立体物的立体物数据分类为两轮机动车、普通车辆、大型车辆、行人、电线杆等和其他立体物，提取所分类的立体物的数据，并使用所提取的立体物的数据用于自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物区分为车辆12100的车辆驾驶员能够视觉识别出来的障碍物和车辆12100的车辆驾驶员不能视觉识别出来的障碍物。然后，微型计算机12051可以判断用于指示与各个障碍物发生碰撞的危险等级的碰撞风险。在碰撞风险等于或高于设定值从而可能发生碰撞情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员发出警告，并经由驱动系统控制单元12010强制车辆减速或车辆规避转向。因此，微型计算机12051可以实现用于避免碰撞的辅助驾驶。
摄像部12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过判定行人是否存在于由摄像部12101至12104拍摄的图像中来识别行人。例如，对行人的识别是通过下列处理步骤来执行的：提取由作为红外相机的摄像部12101至12104拍摄的图像中的特征点的步骤；以及对表示物体轮廓的一系列特征点执行图案匹配处理并判断物体是否是行人的步骤。当微型计算机12051判定在摄像部12101至12104拍摄的图像中存在行人，并随后识别出该行人时，声音/图像输出部12052控制显示部12062以使其在识别出的行人上叠加地显示用于强调的矩形轮廓线。此外，声音/图像输出部12052可以控制显示部12062，使其在所期望的位置处显示出表示行人的图标等。
在上文中，已经说明了可应用本技术的车辆控制系统的示例。例如，与本公开有关的技术可以应用于上述构造中的摄像部12031。具体地，图1中的摄像装置100可以应用于摄像部12031。当与本公开有关的技术应用于摄像部12031时，能够提高读取速度以增强帧速率。
注意，上述实施例是用于实现本技术的示例，并且在实施例的内容与权利要求中指定本发明的内容之间存在对应关系。同样，由相同名称表示的指定本发明的内容与本技术的实施例的内容之间存在对应关系。然而，本技术不限于这些实施例，并且可以在不脱离本技术的主旨的情况下，通过以各种方式修改这些实施例来实现。
此外，上述实施例中所述的处理步骤可以被解释为具有这一系列步骤的方法或用于使计算机执行这一系列步骤的程序和存储该程序的记录介质。作为该记录介质，可以使用CD(压缩盘；compact disc)、MD(迷你盘；MiniDisc)、DVD(数字多功能盘；digitalversatile disc)、存储卡、蓝光(注册商标)盘或其他介质。
注意，本说明书中所述的效果是非限制性的，并且可以展示本公开中所述的任何效果。
此外，本技术还可以具有以下实施方案：
(1)一种固体摄像元件，其包括：
逻辑电路，所述逻辑电路被构造成处理模拟信号；
像素电路，所述像素电路被构造成通过光电转换生成所述模拟信号，且将所述模拟信号经由预定的信号线输出到所述逻辑电路；和
负电容电路，所述负电容电路连接到所述预定的信号线。
(2)根据(1)所述的固体摄像元件，其中，所述负电容电路包括：
放大器，所述放大器的输入端子连接到所述预定的信号线；和
电容器，所述电容器的两个端子分别连接到所述放大器的所述输入端子和输出端子。
(3)根据(1)所述的固体摄像元件，还包括：
电流源，所述电流源连接到所述预定的信号线，
其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
放大器，所述放大器包括一对晶体管，所述一对晶体管以级联结构连接在电源和基准端子之间；和
电容器，所述电容器的一个端子连接到所述一对晶体管的接合点，所述电容器的另一端子连接到所述电流源跟所述插入晶体管的接合点，
并且所述一对晶体管之中的与所述电源连接的那个晶体管的栅极连接到所述预定的信号线。
(4)根据(3)所述的固体摄像元件，其中，
第一偏置电压施加到所述插入晶体管的栅极，并且
所述电流源包括施加有与所述第一偏置电压不同的第二偏置电压的第二晶体管。
(5)根据(3)所述的固体摄像元件，其中，
第一偏置电压施加到所述插入晶体管的栅极，
所述电流源包括第二晶体管，并且
所述插入晶体管的栅极连接到所述第二晶体管的栅极。
(6)根据(1)所述的固体摄像元件，还包括：
电流源，所述电流源连接到所述预定的信号线，
其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
放大器，所述放大器的输入端子连接到所述预定的信号线；和
电容器，所述电容器的一个端子连接到所述放大器的所述输入端子，所述电容器的另一端子连接到所述电流源跟所述插入晶体管的接合点。
(7)根据(1)所述的固体摄像元件，还包括：
电流源，所述电流源连接到所述预定的信号线，
其中，所述逻辑电路包括：
比较器，所述比较器被构造成比较所述模拟信号和预定的参考信号，且输出比较结果；和
控制电路，所述控制电路被构造成基于所述比较结果生成控制信号，且将所述生成的控制信号输出到所述负电容电路。
(8)根据(7)所述的固体摄像元件，其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
电容器；
放大器，所述放大器的输入端子连接到所述预定的信号线；
第一开关，所述第一开关被构造成断开和闭合所述电容器的一个端子与所述放大器的输出端子之间的路径；和
第二开关，所述第二开关被构造成：根据所述控制信号，将所述电容器的另一端子连接到所述插入晶体管跟所述电流源的接合点或者连接到预定的基准端子。
(9)根据(7)所述的固体摄像元件，其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
电容器；
放大器，所述放大器的输入端子连接到所述预定的信号线；
第一开关，所述第一开关被构造成断开和闭合所述插入晶体管跟所述电流源的接合点与所述电容器的一个端子之间的路径；和
第二开关，所述第二开关被构造成：根据所述控制信号，将所述电容器的另一端子连接到所述放大器的输出端子或者连接到预定的基准端子。
(10)根据(7)至(9)任一个所述的固体摄像元件，其中，所述比较器包括：
分割电路，所述分割电路被构造成对所述模拟信号与所述预定的参考信号之间的电压进行分压，且把分压后的电压作为输入电压输出；和
差动放大电路，所述差动放大电路被构造成放大所述输入电压与预定电压之间的差分。
(11)根据(1)所述的固体摄像元件，还包括：
电流源，所述电流源连接到所述预定的信号线，
其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
放大器，所述放大器的输入端子连接到所述预定的信号线；和开关电容器电路，
并且所述开关电容器电路包括：
电容器；
第一输入侧开关，所述第一输入侧开关被构造成断开和闭合所述放大器的输出端子与所述电容器的一个端子之间的路径；
第二输入侧开关，所述第二输入侧开关被构造成断开和闭合所述插入晶体管跟所述电流源的接合点与所述电容器的另一端子之间的路径；
第一输出侧开关，所述第一输出侧开关被构造成断开和闭合所述一个端子与所述逻辑电路之间的路径；和
第二输出侧开关，所述第二输出侧开关被构造成断开和闭合所述另一端子与预定的基准端子之间的路径。
(12)根据(1)至(11)任一个所述的固体摄像元件，其中，
所述像素电路布置在第一半导体芯片上，并且
所述负电容电路和所述逻辑电路布置在层叠于所述第一半导体芯片上的第二半导体芯片上。
(13)根据(1)至(12)任一个所述的固体摄像元件，还包括：
第一电流源，所述第一电流源连接到所述预定的信号线，
其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述第一电流源与所述预定的信号线之间；
第二电流源；
N型晶体管，所述N型晶体管插入在所述第二电流源与电源之间，并且所述N型晶体管的栅极连接到所述预定的信号线；
箝位晶体管，所述箝位晶体管与所述N型晶体管一起并联连接在所述电源与所述第二电流源之间；和
电容器，所述电容器的两个端子分别连接到所述插入晶体管跟所述第一电流源的接合点以及所述N型晶体管跟所述第二电流源的接合点。
(14)根据(13)所述的固体摄像元件，还包括：
栅极电压供给单元，所述栅极电压供给单元被构造成改变所述箝位晶体管的栅极电压。
(15)一种摄像装置，其包括：
逻辑电路，所述逻辑电路被构造成处理模拟信号且输出数字信号；
像素电路，所述像素电路被构造成通过光电转换生成所述模拟信号，且将所述模拟信号经由预定的信号线输出到所述逻辑电路；
负电容电路，所述负电容电路连接到所述预定的信号线；和
记录单元，所述记录单元被构造成记录所述数字信号。
附图标记列表
100 摄像装置
110 摄像透镜
120 记录单元
130 摄像控制单元
200 固体摄像元件
201 像素芯片
202 逻辑芯片
210 垂直驱动器
220 像素阵列单元
230 像素电路
231 光电二极管
232 传输晶体管
233 复位晶体管
234 浮动扩散部
235 放大晶体管
236 选择晶体管
240 时序控制单元
250、371 DAC
260 水平传输扫描电路
270 图像信号处理单元
300 列信号处理单元
301 上侧列信号处理单元
302 下侧列信号处理单元
310 负电容电路
311、314、351 放大器
312、342、356、357、372、421、422、430 电容器
313、315、316、321、321-1、321-2、412、415、418、427、428、429 N型晶体管
320、381、382 电流源
331、370 ADC
332、374、420 比较器
333 计数器
334、341、343、352-355、358-361、373、413、414、416、417、425、426 开关
335 存储器
350 采样保持电路
375 逐次逼近控制单元
383 箝位晶体管
410 栅极电压供给单元
411 可变电流源
423、424 P型晶体管
12031 摄像部

Claims (15)

1.一种固体摄像元件，其包括：
逻辑电路，所述逻辑电路被构造成处理模拟信号；
像素电路，所述像素电路被构造成通过光电转换生成所述模拟信号，且将所述模拟信号经由预定的信号线输出到所述逻辑电路；和
负电容电路，所述负电容电路连接到所述预定的信号线。
2.根据权利要求1所述的固体摄像元件，其中，所述负电容电路包括：
放大器，所述放大器的输入端子连接到所述预定的信号线；和
电容器，所述电容器的两个端子分别连接到所述放大器的所述输入端子和输出端子。
3.根据权利要求1所述的固体摄像元件，还包括：
电流源，所述电流源连接到所述预定的信号线，
其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
放大器，所述放大器包括一对晶体管，所述一对晶体管以级联结构连接在电源与基准端子之间；和
电容器，所述电容器的一个端子连接到所述一对晶体管的接合点，所述电容器的另一端子连接到所述电流源跟所述插入晶体管的接合点，
并且所述一对晶体管之中的与所述电源连接的那个晶体管的栅极连接到所述预定的信号线。
4.根据权利要求3所述的固体摄像元件，其中，
第一偏置电压被施加到所述插入晶体管的栅极，并且
所述电流源包括被施加有与所述第一偏置电压不同的第二偏置电压的第二晶体管。
5.根据权利要求3所述的固体摄像元件，其中，
第一偏置电压被施加到所述插入晶体管的栅极，
所述电流源包括第二晶体管，并且
所述插入晶体管的栅极连接到所述第二晶体管的栅极。
6.根据权利要求1所述的固体摄像元件，还包括：
电流源，所述电流源连接到所述预定的信号线，
其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
放大器，所述放大器的输入端子连接到所述预定的信号线；和
电容器，所述电容器的一个端子连接到所述放大器的所述输入端子，所述电容器的另一端子连接到所述电流源跟所述插入晶体管的接合点。
7.根据权利要求1所述的固体摄像元件，还包括：
电流源，所述电流源连接到所述预定的信号线，
其中，所述逻辑电路包括：
比较器，所述比较器被构造成比较所述模拟信号和预定的参考信号，且输出比较结果；和
控制电路，所述控制电路被构造成基于所述比较结果生成控制信号，且将所述生成的控制信号输出到所述负电容电路。
8.根据权利要求7所述的固体摄像元件，其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
电容器；
放大器，所述放大器的输入端子连接到所述预定的信号线；
第一开关，所述第一开关被构造成断开和闭合所述电容器的一个端子与所述放大器的输出端子之间的路径；和
第二开关，所述第二开关被构造成：根据所述控制信号，将所述电容器的另一端子连接到所述插入晶体管跟所述电流源的接合点或者连接到预定的基准端子。
9.根据权利要求7所述的固体摄像元件，其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
电容器；
放大器，所述放大器的输入端子连接到所述预定的信号线；
第一开关，所述第一开关被构造成断开和闭合所述插入晶体管跟所述电流源的接合点与所述电容器的一个端子之间的路径；和
第二开关，所述第二开关被构造成：根据所述控制信号，将所述电容器的另一端子连接到所述放大器的输出端子或者连接到预定的基准端子。
10.根据权利要求7所述的固体摄像元件，其中，所述比较器包括：
分割电路，所述分割电路被构造成对所述模拟信号与所述预定的参考信号之间的电压进行分压，且把分压后的电压作为输入电压输出；和
差动放大电路，所述差动放大电路被构造成放大所述输入电压与预定电压之间的差分。
11.根据权利要求1所述的固体摄像元件，还包括：
电流源，所述电流源连接到所述预定的信号线，
其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述电流源与所述预定的信号线之间；
放大器，所述放大器的输入端子连接到所述预定的信号线；和
开关电容器电路，
并且所述开关电容器电路包括：
电容器；
第一输入侧开关，所述第一输入侧开关被构造成断开和闭合所述放大器的输出端子与所述电容器的一个端子之间的路径；
第二输入侧开关，所述第二输入侧开关被构造成断开和闭合所述插入晶体管跟所述电流源的接合点与所述电容器的另一端子之间的路径；
第一输出侧开关，所述第一输出侧开关被构造成断开和闭合所述一个端子与所述逻辑电路之间的路径；和
第二输出侧开关，所述第二输出侧开关被构造成断开和闭合所述另一端子与预定的基准端子之间的路径。
12.根据权利要求1所述的固体摄像元件，其中，
所述像素电路被布置在第一半导体芯片上，并且
所述负电容电路和所述逻辑电路被布置在层叠于所述第一半导体芯片上的第二半导体芯片上。
13.根据权利要求1所述的固体摄像元件，还包括：
第一电流源，所述第一电流源连接到所述预定的信号线，
其中，所述负电容电路包括：
插入晶体管，所述插入晶体管插入在所述第一电流源与所述预定的信号线之间；
第二电流源；
N型晶体管，所述N型晶体管插入在所述第二电流源与电源之间，并且所述N型晶体管的栅极连接到所述预定的信号线；
箝位晶体管，所述箝位晶体管与所述N型晶体管一起并联连接在所述电源与所述第二电流源之间；和
电容器，所述电容器的两个端子分别连接到所述插入晶体管跟所述第一电流源的接合点以及所述N型晶体管跟所述第二电流源的接合点。
14.根据权利要求13所述的固体摄像元件，还包括：
栅极电压供给单元，所述栅极电压供给单元被构造成改变所述箝位晶体管的栅极电压。
15.一种摄像装置，其包括：
逻辑电路，所述逻辑电路被构造成处理模拟信号且输出数字信号；
像素电路，所述像素电路被构造成通过光电转换生成所述模拟信号，且将所述模拟信号经由预定的信号线输出到所述逻辑电路；
负电容电路，所述负电容电路连接到所述预定的信号线；和
记录单元，所述记录单元被构造成记录所述数字信号。
CN201880046213.4A 2017-08-02 2018-07-10 固体摄像元件和摄像装置 Active CN110892711B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-149559 2017-08-02
JP2017149559 2017-08-02
JP2018129588A JP7227709B2 (ja) 2017-08-02 2018-07-09 固体撮像素子、および、撮像装置
JP2018-129588 2018-07-09
PCT/JP2018/025970 WO2019026564A1 (ja) 2017-08-02 2018-07-10 固体撮像素子、および、撮像装置

Publications (2)

Publication Number Publication Date
CN110892711A true CN110892711A (zh) 2020-03-17
CN110892711B CN110892711B (zh) 2022-05-13

Family

ID=65232652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880046213.4A Active CN110892711B (zh) 2017-08-02 2018-07-10 固体摄像元件和摄像装置

Country Status (4)

Country Link
US (1) US11632513B2 (zh)
JP (1) JP2023053312A (zh)
CN (1) CN110892711B (zh)
WO (1) WO2019026564A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422133B2 (ja) 2019-03-14 2024-01-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US20230345144A1 (en) * 2020-08-20 2023-10-26 Sony Semiconductor Solutions Corporation Solid-state imaging element
US11509844B2 (en) 2021-02-24 2022-11-22 Semiconductor Components Industries, Llc Image sensor with active capacitance cancellation circuitry to reduce pixel output settling time

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847846B1 (en) * 2006-05-16 2010-12-07 University Of Rochester CMOS image sensor readout employing in-pixel transistor current sensing
US20110199106A1 (en) * 2010-02-15 2011-08-18 Lotto Christian Compact low noise signal readout circuit and method for operating thereof
JP2011234243A (ja) * 2010-04-28 2011-11-17 Sony Corp 固体撮像素子およびその駆動方法、並びにカメラシステム
US20120176523A1 (en) * 2011-01-10 2012-07-12 Samsung Electronics Co., Ltd. Sense amplifier including negative capacitance circuit and apparatuses including same
CN102789261A (zh) * 2012-06-18 2012-11-21 天津大学 用于cmos图像传感器的对电源压降不敏感电流源电路
CN103327268A (zh) * 2012-03-21 2013-09-25 佳能株式会社 图像拾取装置
US20140085523A1 (en) * 2012-09-25 2014-03-27 Aptina Imaging Corporation Back side illuminated global shutter image sensors with back side charge storage
CN103809653A (zh) * 2012-11-12 2014-05-21 索尼公司 半导体集成电路、电流控制方法、ad转换器及电子系统
CN104469198A (zh) * 2013-09-13 2015-03-25 株式会社东芝 固体摄像装置及其控制方法
US20150208008A1 (en) * 2014-01-22 2015-07-23 Sony Corporation Image sensor, driving method, and electronic apparatus
US20160225807A1 (en) * 2015-02-03 2016-08-04 Vladimir Koifman Fast reading of a pixel

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI530183B (zh) * 2011-12-08 2016-04-11 Sony Corp An imaging element, a control method, and an imaging device
JP6459025B2 (ja) * 2014-07-07 2019-01-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP7227709B2 (ja) * 2017-08-02 2023-02-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847846B1 (en) * 2006-05-16 2010-12-07 University Of Rochester CMOS image sensor readout employing in-pixel transistor current sensing
US20110199106A1 (en) * 2010-02-15 2011-08-18 Lotto Christian Compact low noise signal readout circuit and method for operating thereof
JP2011234243A (ja) * 2010-04-28 2011-11-17 Sony Corp 固体撮像素子およびその駆動方法、並びにカメラシステム
US20120176523A1 (en) * 2011-01-10 2012-07-12 Samsung Electronics Co., Ltd. Sense amplifier including negative capacitance circuit and apparatuses including same
CN103327268A (zh) * 2012-03-21 2013-09-25 佳能株式会社 图像拾取装置
CN102789261A (zh) * 2012-06-18 2012-11-21 天津大学 用于cmos图像传感器的对电源压降不敏感电流源电路
US20140085523A1 (en) * 2012-09-25 2014-03-27 Aptina Imaging Corporation Back side illuminated global shutter image sensors with back side charge storage
CN103809653A (zh) * 2012-11-12 2014-05-21 索尼公司 半导体集成电路、电流控制方法、ad转换器及电子系统
CN104469198A (zh) * 2013-09-13 2015-03-25 株式会社东芝 固体摄像装置及其控制方法
US20150208008A1 (en) * 2014-01-22 2015-07-23 Sony Corporation Image sensor, driving method, and electronic apparatus
US20160225807A1 (en) * 2015-02-03 2016-08-04 Vladimir Koifman Fast reading of a pixel

Also Published As

Publication number Publication date
US20220046199A1 (en) 2022-02-10
US11632513B2 (en) 2023-04-18
JP2023053312A (ja) 2023-04-12
WO2019026564A1 (ja) 2019-02-07
CN110892711B (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
CN111615823B (zh) 固态成像元件、成像装置以及固态成像元件的控制方法
US11832013B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
US11418749B2 (en) Solid-state image pick-up device and electronic device
US11178350B2 (en) Solid-state image sensor and imaging device
CN112913224B (zh) 固态成像元件和成像装置
US11632513B2 (en) Solid-state image sensor and imaging device
US11962927B2 (en) Solid-state image sensor
JP7489189B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN115398885A (zh) 固态摄像元件
US11283417B2 (en) Amplification circuit, imaging device, and control method of amplification circuit
CN113170064B (zh) 固态成像元件、成像装置和用于控制固态成像元件的方法
WO2023067961A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062935A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20230254609A1 (en) Solid state imaging element, imaging apparatus, and method for controlling solid state imaging element
CN117941372A (zh) 摄像装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant