CN110890050B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN110890050B CN110890050B CN201911148540.3A CN201911148540A CN110890050B CN 110890050 B CN110890050 B CN 110890050B CN 201911148540 A CN201911148540 A CN 201911148540A CN 110890050 B CN110890050 B CN 110890050B
- Authority
- CN
- China
- Prior art keywords
- substrate
- circuit layer
- pixel circuit
- array substrate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Abstract
本发明公开了一种阵列基板及其制作方法、显示装置,所述阵列基板包括基底、设置于所述基底一侧的像素电路层、以及设置于所述基底背向所述像素电路层一侧的功能电路层,其中,所述基底具有孔结构,且所述功能电路层中的功能电路通过所述孔结构与所述像素电路层中的像素电路电连接。本发明通过将功能电路层设置于基底背向像素电路层的一侧,有效的减少了阵列基板以及显示装置边框的宽度,提高了屏占比,实现了窄边框显示屏,并提高了基板的利用率,节约了模组材料,节省了制作成本。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
目前窄边框已成为潮流,更能接近全屏显示,有更好的视觉体验,但是由于屏幕的显示需要电路驱动,同时还有一些防静电电路,量测电路等需要空间,导致屏幕的边框不能做到很窄甚至于零。
传统的两边或者三边窄边框显示面板生产技术,通过将GOA电路尽量做小,或者将GOA电路分布到基本像素电路层中,将两边或者三边的边框变窄;这种分布式栅极驱动电路的做法有几个问题,一是栅极驱动电路分布到基本像素电路层中,影响了像素电路层的开口率和亮度,二是驱动能力有限,对高分辨率和大尺寸面板的驱动效果不佳,三是要求修改显示驱动芯片和电路,支持分布式的栅极驱动,造成电路结构复杂。
发明内容
本发明提供一种阵列基板及其制作方法、显示装置,能够将基板中的功能电路层设置在基板的背面,以解决现有技术中因在显示装置的边框区域设置一些功能电路,导致显示装置的边框宽度变大,进而影响显示的技术问题。
为解决上述问题,本发明提供的技术方案如下:
本发明提供一种阵列基板,包括:
基底;
像素电路层,设置于所述基底的一侧;以及
功能电路层,设置于所述基底背向所述像素电路层的一侧,其中,所述基底具有孔结构,且所述功能电路层中的功能电路通过所述孔结构与所述像素电路层中的像素电路电连接。
根据本发明一优选实施例,所述功能电路包括下列至少一者:GOA电路、防静电电路以及测试电路。
根据本发明一优选实施例,所述GOA电路通过所述孔结构与所述像素电路中对应的栅极相连接,所述防静电电路通过所述孔结构与所述像素电路中的对应电路点相连接,以及所述测试电路通过所述孔结构与所述像素电路中的对应测试点相连接。
根据本发明一优选实施例,所述基底包括显示区以及围绕所述显示区的非显示区,且所述孔结构设置于所述非显示区内,以及所述基底包括聚酰亚胺层。
根据本发明一优选实施例,所述孔结构包括下列至少一者:通孔、盲孔以及埋孔。
根据本发明的上述目的,提供一种阵列基板的制作方法,所述方法包括如下步骤:
S10、提供基底,并在所述基底的一侧制备像素电路层;以及
S20、在所述基底背向所述像素电路层的一侧制备功能电路层,并形成孔结构于所述基底中,使所述功能电路层中的功能电路与所述像素电路层中的像素电路通过所述孔结构相连接。
根据本发明一优选实施例,所述步骤S10包括:
S101、提供所述基底,且所述基底的一侧贴附设置有第一基板,以及所述基底包括聚酰亚胺层;以及
S102、在所述基底背向所述第一基板的一侧制备所述像素电路层。
根据本发明一优选实施例,所述步骤S20包括:
S201、在所述基底制备有所述像素电路层的一侧设置一保护结构;
S202、去除所述第一基板,并制备所述功能电路层于所述基底背向所述像素电路层的一侧,以及在所述基底中制备所述孔结构;以及
S203、去除所述保护结构,以形成所述阵列基板。
根据本发明一优选实施例,所述保护结构包括:
第二基板,设置于所述像素电路层上;以及
有机膜,设置于所述第二基板上并位于所述第二基板与所述像素电路层之间。
根据本发明的上述目的,提供一种显示装置,所述显示装置包括如上所述的阵列基板,以及与所述阵列基板相对设置的彩膜基板。
本发明的有益效果为:本发明通过将功能电路层设置于基底背向像素电路层的一侧,有效的减少了阵列基板以及显示装置边框的宽度,提高了屏占比,实现了窄边框显示屏,并提高了基板的利用率,节约了模组材料,节省了制作成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板结构示意图。
图2为本发明实施例提供的阵列基板制作方法流程图。
图3为本发明实施例提供的阵列基板制作流程示意图。
图4为本发明实施例提供的阵列基板制作流程示意图。
图5为本发明实施例提供的阵列基板制作流程示意图。
图6为本发明实施例提供的阵列基板制作流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明针对现有的阵列基板及其制作方法、显示装置,由于基板的边框区域要制备功能电路层以及其他元件,导致基板以及显示装置的边框宽度变大,进而影响显示的技术问题,本实施例能够解决该缺陷。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
本实施例提供一种阵列基板,且所述阵列基板包括:
基底;
像素电路层,设置于所述基底的一侧;以及
功能电路层,设置于所述基底背向所述像素电路层的一侧,其中,所述基底具有孔结构,且所述功能电路层中的功能电路通过所述孔结构与所述像素电路层中的像素电路电连接。
具体地,如图1所示,所述阵列基板包括基底101,以及设置于所述基底101相对两侧的像素电路层102以及功能电路层103,其中,所述像素电路层102中设置有像素电路,所述功能电路层103中设置有功能电路。
且所述基底101中设置有孔结构104,其中,所述像素电路以及所述功能电路通过所述孔结构104电连接。
在实施应用过程中,显示屏的显示需要电路驱动,同时还需要一些功能电路的设置来配合完成,例如防静电电路、测试电路等,而这些功能电路同样需要空间安置,这将导致显示屏的边框部分无法做到很窄甚至于零。而本实施例提供一种阵列基板,通过将这些功能电路设置于基底的背面,并通过设置孔结构将功能电路与像素电路相连接,以实现显示装置的完整显示,有效的减少了阵列基板以及显示装置边框的宽度,提高了屏占比,实现了窄边框显示屏,并提高了基板的利用率,节约了模组材料,节省了制作成本。
进一步地,所述功能电路包括下列至少一者:GOA电路、防静电电路以及测试电路。
则所述GOA电路通过所述孔结构104与所述像素电路中对应的栅极相连接,所述防静电电路通过所述孔结构104与所述像素电路中的对应电路点相连接,以及所述测试电路通过所述孔结构104与所述像素电路中的对应测试点相连接。
需要注意的是,所述功能电路还包括电源电路ELVDD、地线电路ELVSS、DEMUX电路以及VCOM电路。
同理,所述电源电路ELVDD以及地线电路ELVSS通过所述孔结构104与地线点ELVSS相连接,所述DEMUX电路通过所述孔结构104与所述像素电路的对应源极相连接,所述VCOM电路通过所述孔结构104与所述像素电路层中的VCOM相连接。
另外,如图1所示,所述基底101包括显示区109以及围绕所述显示区109的非显示区108,且所述孔结构104设置于所述非显示区108内,以及所述基底101包括聚酰亚胺层。
将所述孔结构104设置于所述非显示区108内,既可以达到连接所述像素电路以及所述功能电路的目的,又可以使得所述孔结构104没有设置于所述显示区109内,提高了开口率以及亮度,从而提高了显示效果。
所述孔结构104包括下列至少一者:通孔、盲孔以及埋孔,所述孔结构104设置于所述非显示区108内,通过所述通孔、所述盲孔以及所述埋孔中的至少一者将所述基底101中的各电路层以及金属层相连通,实现所述像素电路以及所述功能电路的连通。
综上,本实施例提供的阵列基板包括所述基底101,所述基底101相对的两侧分别设置有所述像素电路层102以及所述功能电路层103,且所述基底中还设置有所述孔结构104,所述孔结构104将所述像素电路层102中的像素电路,以及所述功能电路层103中的功能电路相连接。
且所述阵列基板包括显示区109以及非显示区108,且所述孔结构104设置于所述非显示区108内。
本实施例提供的阵列基板将功能电路设置于基底的背面,有效的减少了阵列基板边框区域的宽度,并在阵列基板的非显示区设置孔结构,以连接像素电路以及功能电路,不仅可以实现显示装置的完整显示,还提高了显示装置的开口率以及亮度,提高了显示效果。
另外,本实施例还提供一种阵列基板的制作方法,如图2所示,所述方法包括以下步骤:
S10、提供基底,并在所述基底的一侧制备像素电路层;以及
S20、在所述基底背向所述像素电路层的一侧制备功能电路层,并形成孔结构于所述基底中,使所述功能电路层中的功能电路与所述像素电路层中的像素电路通过所述孔结构相连接。
其中,所述步骤S10更包括:
S101、提供所述基底,且所述基底的一侧贴附设置有第一基板,以及所述基底包括聚酰亚胺层;以及
S102、在所述基底背向所述第一基板的一侧制备所述像素电路层。
所述步骤S20更包括:
S201、在所述基底制备有所述像素电路层的一侧设置一保护结构;
S202、去除所述第一基板,并制备所述功能电路层于所述基底背向所述像素电路层的一侧,以及在所述基底中制备所述孔结构;以及
S203、去除所述保护结构,以形成所述阵列基板。
结合图3、图4、图5以及图6所示。
首先,提供基底101,且所述基底101包括聚酰亚胺层,所述基底101的一侧贴附设置有第一基板105,且所述第一基板105可以为玻璃基板。
在所述基底101背向所述第一基板105的一侧制备所述像素电路层102,并在所述基底101制备有所述像素电路层102的一侧设置一保护结构。
且所述保护结构包括第二基板106以及有机膜107,所述第二基板106设置于所述像素电路层102上,所述有机膜107设置于所述第二基板106上,且所述有机膜107位于所述第二基板106与所述像素电路层102之间。
去除所述第一基板105,并在所述基底101中制备所述孔结构104,以及制备所述功能电路层103于所述基底101背向所述像素电路层102的一侧。
最后,去除所述保护结构,即所述第二基板106以及所述有机膜107,得到如图1所示的阵列基板。
更进一步地,还可以在所述功能电路层103上制备封装薄膜,以保护所述功能电路层103,要通过封装工艺,确保薄膜封装的平整度,防止所述基底103不平整,造成的显示面板的显示效果不良。
其中,在所述基底101中制备孔结构104,可使用激光打孔设备,在所述基底101的对应位置设置所述孔结构104。
在本实施例中,所述孔结构104在制作所述像素电路层102以及所述功能电路层103之后制备,并可根据面板生产厂具体的工艺调整要求而进行。
在本实施例中,随着技术进步和显示面板的分辨率上升,基本像素单元电路的上下和左右间隔会越来越小,造成打孔设备的打孔尺寸,超过了像素之间的间隔所允许的范围,此时应通过双列或多列过孔,或者锯齿型排列过孔等方式,制作相应的孔结构,以支持高分辨率显示面板的过孔工艺。
且在所述阵列基板的制作过程中,用物理或化学的方式将所需材质沉积到所述基底101上,同时将所述孔结构104的内壁涂覆导电材料,形成导电过孔,所述基底101的壁厚与所述孔结构104的直径的比例,应大于一定比例,以确保所述孔结构104内壁能够连续涂覆导电材料,防止造成断线。
综上所述,本实施例提供的阵列基板的制作方法,通过将功能电路设置于基底的背面,缩窄了边框的宽度,并提高了基底的利用率,节约了制作成本。
且本实施例还提供一种显示装置,且所述显示装置包括所述阵列基板,以及与所述阵列基板相对设置的彩膜基板。
其中,所述阵列基板的所述像素电路层与所述功能电路层分别设置于所述基底的两侧,所述阵列基板的结构以及制作方法均与上述实施例相同,在此不再赘述。
综上所述,本实施例提供的显示装置通过将功能电路设置于阵列基板的背面,有效的减小了显示装置边框的宽度,实现了窄边框显示屏,并提高了基底的利用率,节约了制作成本。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种阵列基板及其制作方法、显示装置进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (8)
1.一种阵列基板的制作方法,其特征在于,所述方法包括如下步骤:
S10、提供基底,并在所述基底的一侧制备像素电路层;
所述步骤S10包括:
S101、提供所述基底,且所述基底的一侧贴附设置有第一基板,以及所述基底包括聚酰亚胺层;以及
S102、在所述基底背向所述第一基板的一侧制备所述像素电路层;以及
S20、在所述基底背向所述像素电路层的一侧制备功能电路层,并形成孔结构于所述基底中,使所述功能电路层中的功能电路与所述像素电路层中的像素电路通过所述孔结构相连接;
所述步骤S20包括:
S201、在所述基底制备有所述像素电路层的一侧设置一保护结构;
S202、去除所述第一基板,并制备所述功能电路层于所述基底背向所述像素电路层的一侧,以及在所述基底中制备所述孔结构;以及
S203、去除所述保护结构,以形成所述阵列基板。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述保护结构包括:
第二基板,设置于所述像素电路层上;以及
有机膜,设置于所述第二基板上并位于所述第二基板与所述像素电路层之间。
3.一种阵列基板,其特征在于,由权利要求1-2任一项所述的阵列基板的制作方法制得,包括:
基底;
像素电路层,设置于所述基底的一侧;以及
功能电路层,设置于所述基底背向所述像素电路层的一侧,其中,所述基底具有孔结构,且所述功能电路层中的功能电路通过所述孔结构与所述像素电路层中的像素电路电连接。
4.根据权利要求3所述的阵列基板,其特征在于,所述功能电路包括下列至少一者:GOA电路、防静电电路以及测试电路。
5.根据权利要求4所述的阵列基板,其特征在于,所述GOA电路通过所述孔结构与所述像素电路中对应的栅极相连接,所述防静电电路通过所述孔结构与所述像素电路中的对应电路点相连接,以及所述测试电路通过所述孔结构与所述像素电路中的对应测试点相连接。
6.根据权利要求3所述的阵列基板,其特征在于,所述基底包括显示区以及围绕所述显示区的非显示区,且所述孔结构设置于所述非显示区内,以及所述基底包括聚酰亚胺层。
7.根据权利要求3所述的阵列基板,其特征在于,所述孔结构包括下列至少一者:通孔、盲孔以及埋孔。
8.一种显示装置,其特征在于,所述显示装置包括如权利要求3至7任一项所述的阵列基板,以及与所述阵列基板相对设置的彩膜基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911148540.3A CN110890050B (zh) | 2019-11-21 | 2019-11-21 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911148540.3A CN110890050B (zh) | 2019-11-21 | 2019-11-21 | 阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110890050A CN110890050A (zh) | 2020-03-17 |
CN110890050B true CN110890050B (zh) | 2022-07-12 |
Family
ID=69748241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911148540.3A Active CN110890050B (zh) | 2019-11-21 | 2019-11-21 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110890050B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111490064B (zh) * | 2020-04-11 | 2023-07-11 | 北京元芯碳基集成电路研究院 | 一种显示面板及其制作方法 |
CN113763818B (zh) * | 2021-09-07 | 2023-06-02 | 武汉华星光电技术有限公司 | 显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106530972A (zh) * | 2016-12-20 | 2017-03-22 | 深圳市华星光电技术有限公司 | 柔性阵列基板的制作方法 |
CN107623023A (zh) * | 2017-10-17 | 2018-01-23 | 京东方科技集团股份有限公司 | 一种oled显示面板及其制备方法、oled显示装置 |
CN110310575A (zh) * | 2019-06-28 | 2019-10-08 | 云谷(固安)科技有限公司 | 一种显示面板及其制作方法和显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103810981B (zh) * | 2014-01-26 | 2016-01-06 | 京东方科技集团股份有限公司 | 阵列基板和显示面板 |
CN106773384A (zh) * | 2016-12-20 | 2017-05-31 | 深圳市华星光电技术有限公司 | Goa电路结构 |
CN106952583B (zh) * | 2017-05-23 | 2019-04-30 | 深圳市华星光电技术有限公司 | 柔性阵列基板的制作方法 |
-
2019
- 2019-11-21 CN CN201911148540.3A patent/CN110890050B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106530972A (zh) * | 2016-12-20 | 2017-03-22 | 深圳市华星光电技术有限公司 | 柔性阵列基板的制作方法 |
CN107623023A (zh) * | 2017-10-17 | 2018-01-23 | 京东方科技集团股份有限公司 | 一种oled显示面板及其制备方法、oled显示装置 |
CN110310575A (zh) * | 2019-06-28 | 2019-10-08 | 云谷(固安)科技有限公司 | 一种显示面板及其制作方法和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110890050A (zh) | 2020-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7872644B2 (en) | Aging pad and flat panel display device having the same | |
CN103217845B (zh) | 下基板及其制造方法、液晶显示面板和液晶显示器 | |
CN201886234U (zh) | 液晶显示基板和液晶显示器 | |
CN102998865B (zh) | 一种阵列基板及其制作方法、显示装置 | |
US10410601B2 (en) | Display panel and display device | |
WO2022052242A1 (zh) | 一种阵列基板、显示面板 | |
CN111243486A (zh) | 一种阵列基板及显示面板 | |
CN108288620B (zh) | 像素结构基板及其显示面板 | |
CN110890050B (zh) | 阵列基板及其制作方法、显示装置 | |
US9502438B2 (en) | Array substrate and manufacturing and repairing method thereof, display device | |
CN104216182A (zh) | 阵列基板及其制造方法和显示面板 | |
CN107123384B (zh) | 一种显示基板的测试方法及应用于显示设备的基板 | |
CN105607369A (zh) | 一种阵列基板、液晶显示面板及显示装置 | |
US20100296016A1 (en) | Array substrate, liquid crystal display panel and method for manufacturing the same | |
CN108630735A (zh) | 驱动基板和显示面板 | |
US11538835B2 (en) | Array substrate with dummy lead including disconnected conducting wires, method for manufacturing the same, display panel and display device | |
CN109300406A (zh) | 显示面板及显示装置 | |
CN104317123A (zh) | 像素结构及其制造方法、阵列基板、显示面板和显示装置 | |
US10824070B2 (en) | Mask, stitching exposure method, and display panel having the mask | |
CN105633099A (zh) | 一种阵列基板、其制作方法及显示面板 | |
CN109148485A (zh) | 阵列基板及其制作方法和显示装置 | |
CN110299077B (zh) | 阵列基板、显示模组和电子设备 | |
WO2021203563A1 (zh) | 显示面板 | |
US9773961B1 (en) | Display panel | |
CN108231790B (zh) | 显示装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |