CN110888618B - 一种基于fpga的机载显示系统的跨屏显示方法 - Google Patents

一种基于fpga的机载显示系统的跨屏显示方法 Download PDF

Info

Publication number
CN110888618B
CN110888618B CN201911192491.3A CN201911192491A CN110888618B CN 110888618 B CN110888618 B CN 110888618B CN 201911192491 A CN201911192491 A CN 201911192491A CN 110888618 B CN110888618 B CN 110888618B
Authority
CN
China
Prior art keywords
read
screen
ssram
signal
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911192491.3A
Other languages
English (en)
Other versions
CN110888618A (zh
Inventor
黄跃
王昱煜
苗蔚
于小燕
杨聚朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Changfeng Aviation Electronics Co Ltd
Original Assignee
Suzhou Changfeng Aviation Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Changfeng Aviation Electronics Co Ltd filed Critical Suzhou Changfeng Aviation Electronics Co Ltd
Priority to CN201911192491.3A priority Critical patent/CN110888618B/zh
Publication of CN110888618A publication Critical patent/CN110888618A/zh
Application granted granted Critical
Publication of CN110888618B publication Critical patent/CN110888618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明揭示了一种基于FPGA的机载显示系统的跨屏显示方法，首先将外视频信号时序同步到本地时序，利用FPGA实现对外挂的三片SSRAM进行轮询读写操作，根据写SSRAM与读SSRAM速率确定读写跟随的关系；产生控制两片片上RAM乒乓操作的控制信号，根据要跨屏显示视频的同步信号，产生一个乒乓读写操作的使能信号，多扩展出相应行的使能信号；产生跨屏显示的左右屏数据，根据处理机给出的叠加位置、及叠加位置与大屏显示分辨率的关系，计算出读片上RAM的起始地址，从而在片上RAM中读出左右半屏的数据。本发明对外视频或者本地视频可以实现任意位置的跨屏显示。跨屏显示的左右屏画面可以同步流畅显示，无断帧现象。

Description

一种基于FPGA的机载显示系统的跨屏显示方法
技术领域
本发明涉及一种基于FPGA的机载显示系统的跨屏显示方法，属于机载显示视频图像处理的技术领域。
背景技术
在现代航空机载显示系统中，传统的功能单一的机载显示器已经被多功能机载显示器所取代，机载显示器主要用于显示飞行过程需要的各种参数和画面等，目前飞行环境愈加复杂，机载显示器需要显示的参数和画面也变得更多更复杂，所以随着现代化程度越来越高，对显示器的显示效果要求也越来越高，同时飞行员的飞行体验也越来越被重视，大屏显示系统越来越受到飞行员的青睐，它不仅给飞行员带来更好的视觉效果，而且可以显示更多的飞行画面以及飞行参数，让飞行员更准确的判断飞行环境以及飞行状况。
目前主流的大屏机载显示器都是由两块屏拼接而成，如果两块屏使用不同的时序信号驱动，可能会出现左右半屏显示画面不同步，所以在两块屏幕无缝衔接的显示画面一直是跨屏显示的关键技术。所以在大屏显示系统中需要将左右屏的时序统一到一套时序上来，特别是对于需要对外视频进行叠加跨屏显示的情况，需要先将外视频同步到本地时序上来然后再进行相应的处理产生跨屏的左右屏数据。
发明内容
本发明的目的是解决上述现有技术的不足，针对跨屏显示同步灵活性差等问题，提出一种基于FPGA的机载显示系统的跨屏显示方法。
为了达到上述目的，本发明所采用的技术方案为：
一种基于FPGA的机载显示系统的跨屏显示方法，包括如下步骤：
将外视频信号时序同步到本地时序，
利用FPGA实现对外挂的三片SSRAM进行轮询读写操作，每一片SSRAM实现整帧缓存，将外部视频的同步信号作为SSRAM的写操作控制信号，将本地时序信号作为读SSRAM的控制信号，并且根据写SSRAM与读SSRAM速率确定读写跟随的关系；
产生控制两片片上RAM乒乓操作的控制信号，
根据要跨屏显示视频的同步信号，产生一个乒乓读写操作的使能信号，乒乓操作的读写使能信号在待跨屏显示的视频使能信号的基础上，多扩展出相应行的使能信号；
产生跨屏显示的左右屏数据，
利用多扩展出相应行的使能信号作为视频信号进行乒乓操作的读写控制信号，并且根据处理机给出的叠加位置、及叠加位置与大屏显示分辨率的关系，计算出读片上RAM的起始地址，从而在片上RAM中读出左右半屏的数据。
本发明的有益效果主要体现在：
1.对外视频或者本地视频可以实现任意位置的跨屏显示。
2.跨屏显示的左右屏画面可以同步流畅显示，无断帧现象。
附图说明
图1是本发明一种基于FPGA的机载显示系统的跨屏显示方法的原理框图。
具体实施方式
本发明提供一种基于FPGA的机载显示系统的跨屏显示方法。以下结合附图对本发明技术方案进行详细描述，以使其更易于理解和掌握。
一种基于FPGA的机载显示系统的跨屏显示方法，应用于机载座舱显示器中。
其硬件组成上主要以FPGA为核心器件，在需要对外视频作同步时，需要外挂三片SSRAM，在FPGA内部由读写RAM使能信号产生模块，乒乓读写RAM控制模块、两片片上RAM等组成。
如图1所示，本方法如下实现：
将外视频信号时序同步到本地时序上来。
即利用FPGA实现对外挂的3片SSRAM进行轮询读写操作，每一片SSRAM实现整帧缓存，将外部视频的同步信号，作为SSRAM的写操作控制信号，将本地时序信号作为读SSRAM的控制信号，并且根据写SSRAM与读SSRAM速率确定读写跟随的关系。从而保证显示的都是连续的整帧画面，不会出现断帧的情况。
然后，产生控制两片片上RAM乒乓操作的控制信号。
具体地，根据要跨屏显示视频的同步信号，产生一个乒乓读写操作的使能信号，由于在第一行有效数据使能时，既对片上RAM1进行写第一行数据，也同时对片上RAM2进行读操作。但是此前片上RAM2并未写入数据，所以第一行数据使能读出的数据是空的，乒乓操作的读写使能信号在待跨屏显示的视频使能信号的基础上，多扩展出相应行的使能信号，从而使得能够显示完整的画面。
产生跨屏显示的左右屏数据。
利用上步骤中产生的比显示视频多相应行的使能信号作为视频信号进行乒乓操作的读写控制信号，并且根据处理机给出的叠加位置，根据叠加位置与大屏显示分辨率的关系，计算出读片上RAM的起始地址。
具体地，比如大屏是由两块1280×1024屏幕拼接而成，现在要一副1280×1024画面叠加在大屏中间，那么乒乓读写以一行为单位，而且读数据的起始地址应该为每一行数据使能的1280-1280/2＝640的位置，从而达到左右半屏各显示一半的画面。最后在片上RAM中读出左右半屏的数据。
通过以上描述可以发现，本发明一种基于FPGA的机载显示系统的跨屏显示方法，对外视频或者本地视频可以实现任意位置的跨屏显示。跨屏显示的左右屏画面可以同步流畅显示，无断帧现象。
以上对本发明的技术方案进行了充分描述，需要说明的是，本发明的具体实施方式并不受上述描述的限制，本领域的普通技术人员依据本发明的精神实质在结构、方法或功能等方面采用等同变换或者等效变换而形成的所有技术方案，均落在本发明的保护范围之内。

Claims (1)

1.一种基于FPGA的机载显示系统的跨屏显示方法，其特征在于包括如下步骤：
将外视频信号时序同步到本地时序，
利用FPGA实现对外挂的三片SSRAM进行轮询读写操作，每一片SSRAM实现整帧缓存，将外部视频的同步信号作为SSRAM的写操作控制信号，将本地时序信号作为读SSRAM的控制信号，并且根据写SSRAM与读SSRAM速率确定读写跟随的关系；
产生控制两片片上RAM乒乓操作的控制信号，
根据要跨屏显示视频的同步信号，产生一个乒乓读写操作的使能信号，乒乓操作的读写使能信号在待跨屏显示的视频使能信号的基础上，多扩展出相应行的使能信号；
产生跨屏显示的左右屏数据，
利用多扩展出相应行的使能信号作为视频信号进行乒乓操作的读写控制信号，并且根据处理机给出的叠加位置、及叠加位置与大屏显示分辨率的关系，计算出读片上RAM的起始地址，从而在片上RAM中读出左右半屏的数据。
CN201911192491.3A 2019-11-28 2019-11-28 一种基于fpga的机载显示系统的跨屏显示方法 Active CN110888618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911192491.3A CN110888618B (zh) 2019-11-28 2019-11-28 一种基于fpga的机载显示系统的跨屏显示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911192491.3A CN110888618B (zh) 2019-11-28 2019-11-28 一种基于fpga的机载显示系统的跨屏显示方法

Publications (2)

Publication Number Publication Date
CN110888618A CN110888618A (zh) 2020-03-17
CN110888618B true CN110888618B (zh) 2022-09-20

Family

ID=69749322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192491.3A Active CN110888618B (zh) 2019-11-28 2019-11-28 一种基于fpga的机载显示系统的跨屏显示方法

Country Status (1)

Country Link
CN (1) CN110888618B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375792A (zh) * 2014-10-14 2015-02-25 浙江宇视科技有限公司 一种图层变更同步的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375792A (zh) * 2014-10-14 2015-02-25 浙江宇视科技有限公司 一种图层变更同步的方法

Also Published As

Publication number Publication date
CN110888618A (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
US5432905A (en) Advanced asyncronous video architecture
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
US5956046A (en) Scene synchronization of multiple computer displays
US9607542B2 (en) Display panel driving method, driving device and display device
WO1998032068A1 (en) Multiple display synchronization apparatus and method
CN105094289B (zh) 一种实现图形用户交互界面的方法、设备及系统
US7817166B2 (en) Stereo windowing system with translucent window support
US11574614B2 (en) Switching method and switching device for display channel, display driving device and display device
GB2325602A (en) Synchronisaton of frame buffer swapping among conmputer graphics pipelines in a multi-pipeline display system
CN103685977B (zh) 一种实时显示合成孔径雷达图像的装置
WO2020156284A1 (zh) 显示驱动装置、其控制方法及显示装置
CN110691203B (zh) 基于纹理映射的多路全景视频拼接显示方法及其系统
CN104469241B (zh) 一种实现视频帧率变换的装置
CN110888618B (zh) 一种基于fpga的机载显示系统的跨屏显示方法
CN103135955A (zh) 一种超大分辨率的拼接屏同步机
JP3384659B2 (ja) 縮小映像信号処理回路
CN102186097A (zh) 一种3d图像显示方法、装置及设备
JP2002032063A (ja) 液晶表示装置およびウィンドウ表示拡大制御方法
CN103327269B (zh) 采用滚动输出模式的高速雷达视频显示处理方法
TWI765293B (zh) 接收裝置、影像紀錄系統以及降低影像紀錄系統之影像延遲的方法
JP2017083482A (ja) 表示装置及びテレビジョン受像機
CN111124341A (zh) 双屏异显同步显示的方法及装置
US20120140118A1 (en) Image output device and image synthesizing method
EP0148575A2 (en) Horizontal smooth scrolling system and method for a video display generator
CN109358830A (zh) 消除ar/vr画面撕裂的双屏显示方法及ar/vr显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant