CN110880919A - 改进的放大器和用于放大输入信号的方法 - Google Patents

改进的放大器和用于放大输入信号的方法 Download PDF

Info

Publication number
CN110880919A
CN110880919A CN201910778319.XA CN201910778319A CN110880919A CN 110880919 A CN110880919 A CN 110880919A CN 201910778319 A CN201910778319 A CN 201910778319A CN 110880919 A CN110880919 A CN 110880919A
Authority
CN
China
Prior art keywords
stage
transistor
signal
node
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910778319.XA
Other languages
English (en)
Inventor
丹尼尔·施勒根多费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110880919A publication Critical patent/CN110880919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/151—A source follower being used in a feedback circuit of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5015—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit, the controlling signal being derived from the gate circuit of the follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Abstract

公开了一种放大器和用于放大输入信号的方法。多级装置包括多个级，例如第一级和第二级。在工作期间，第一级接收输入信号并基于输入信号输出中间信号。第二级耦接至第一级以接收中间信号并产生输出信号。根据一种配置，第二级包括：i)晶体管，以及ii)第一级与晶体管之间的电路路径。控制晶体管部件以从被输入至该电路路径的中间信号得到输出信号。

Description

改进的放大器和用于放大输入信号的方法
技术领域
本发明涉及电子领域，具体地涉及放大器。
背景技术
常规的低噪声放大器(LNA)是一种电子放大器，其将非常低电压输入信号放大为输出信号，而不会显著降低其信噪比。作为具体示例，取决于相应的增益设置，放大器电路优选地以有限的噪声放大而产生输入信号的更高幅值的复制。
在移动通信装置中使用的常规LNA电路通常支持所谓的“按需线性”特征，这需要实现不同的增益步骤模式。这些模式之一是所谓的“高增益模式”，其使用最大容许电流来实现从输入到输出的最佳增益和噪声系数性能。通信装置的适当操作和性能通常取决于放大器电路提供适当增益的能力。
图1是示出基于1.8伏DC的电源(例如VDD)而工作的常规放大器电路的示例图。通常，在工作期间，放大器100的输入级110产生信号120。输出级130从输入级110接收信号120作为输入并产生输出信号Vout。输出电压Vout是输入电压Vin的放大再现(rendition)。
发明内容
图1中的常规放大器的一个缺点是分压器，即输出级130中的电容器C1和电容器C2的组合。例如，通常，输出电压Vout＝Vtank*[C1/(C1+C2)]；其中Vtank＝节点118处的电压。放大器100(例如单个共源共栅放大器(cascode))的高增益性能(～18dB)主要是由输出级130(储能(tank)电路)中的电容分压器C1和C2实现的，以达到良好的输出匹配(从200欧姆到50欧姆的变换)。这种变换具有较大的缺点，因为可能损失电压增益的25％至50％。
此外，通过选择C1和C2的适当值来调整放大器100的输出级130。不幸的是，放大器100的常规输出级130只能在非常窄的频率诸如20兆赫兹的范围内提供适当的阻抗匹配。这是非常有限的，因为放大器100不能用于宽带应用。
还注意到，在工业中，以较低的电源电压操作电路是很常见的。例如，在不久的将来，预期放大器基于1.2VDC而不是1.8VDC进行操作。较低的电压使得从放大器实现高增益变得甚至更加困难。
因此，存在与以较低电压诸如1.2VDC实现常规放大器电路相关的挑战。例如，如前面所讨论的，以如此低的电压操作常规放大器会导致RF性能下降，对诸如相应放大器的增益、噪声系数、线性等参数产生负面影响。此外，如前面所讨论的，本公开内容包括观察到常规的CMOSLNA实现仅达到了窄带输出匹配，从而防止这样的装置在宽带应用中被使用。
与常规方法相反，本文的实施方式包括提供多级装置的改进性能的新颖方法。
例如，根据一个实施方式，多级装置包括多个级，例如第一级和第二级。通常，多级装置的级采用电路的形式。但是，可以以任何适当的方式实例化这样的资源。
在工作期间，第一级接收输入信号并基于输入信号输出中间信号。第二级耦接至第一级以接收中间信号并产生输出信号。在一个示例性实施方式中，第二级包括：i)晶体管，和ii)在第一级与晶体管之间的电路路径。在一个实施方式中，晶体管的工作从被输入至电路路径的中间信号得到输出信号。
如果需要，通过电容器的偏置电压和/或中间信号的组合被施加到晶体管的栅极，以控制晶体管的工作和输出信号的生成。
根据进一步的实施方式，晶体管的栅极主要经由施加DC偏置电压和DC电流(其流经晶体管)来进行控制。
在一个实施方式中，中间信号是射频信号(AC信号)，其改变被输入至晶体管的栅极节点的电压。
根据另一实施方式，与中间信号相关联并被输入至电路路径的电流的至少一部分流经晶体管以得到输出信号。
在一个实施方式中，如本文所描述的多级装置是放大器。在这样的情况下，输出信号是输入信号的放大再现。多级装置的总增益是通过将输出信号的幅值除以输入信号的幅值来表示的。在一个实施方式中，中间信号是输入信号的放大再现。输出信号是中间信号的放大再现。在一个实施方式中，输出信号相对于中间信号的放大或增益为零或相当小。在这样的情况下，输入级提供输入信号的放大。输出级充当缓冲器。
根据其他实施方式，多级装置中的电路路径(或双电路路径)将产生中间信号的第一级的节点耦接至晶体管的输入端(例如栅极节点)和晶体管的输出端(例如源级节点)中的一个或两个。
根据其他实施方式，由第一级产生并被输入至电路路径的中间信号控制晶体管的工作和通过电路路径的相应电流流动。这样的电流控制产生来自第二级的输出信号。
在一个实施方式中，多级装置的第二级可操作成使用(或重新使用)与从第一级输出的中间信号相关联的电流来生成输出信号。如本文进一步讨论的，使用或重新使用来自第一级的电流以产生来自第二级的输出信号降低了多级电路的功耗。
本文的另外的实施方式包括电路路径诸如电容器，该电路路径将输出中间信号的第一级的节点耦接至晶体管的栅极节点。
注意，如果需要，晶体管的栅极节点也可以经由通过电阻器到晶体管的栅极的偏置电压的输入来进行偏置。
根据其他实施方式，第一级包括可操作成控制与被输出至第二级的中间信号相关联的电流量的晶体管。在一个实施方式中，如下面进一步讨论的，由中间信号提供的电流幅值控制与多级电路相关联的增益。
多级电路可以包括任何数量的无源部件，如电阻器、电容器和/或电感器。例如，在一个实施方式中，第二级包括第一无源电路部件和第二无源电路部件，其串联设置在产生中间信号的第一级的节点与第二级中的晶体管的节点(例如源级节点)之间。多级装置的输出信号从将第一无源电路部件耦接至第二无源电路部件的电路节点得到。
如前面所讨论的，多级电路包括任何数量的电路路径，以提供在产生中间信号的级的节点与晶体管的一个或更多个节点之间的连通性。在一个实施方式中，如本文所描述的电路路径是从第一级的节点到晶体管的栅极节点的第一电路路径。多级电路可以被配置成还包括在产生中间信号的第一级的节点与晶体管的源级节点之间的第二电路路径。
在一个实施方式中，第一电路路径包括将输出中间信号的第一级的节点耦接至晶体管的栅极节点的电容器。
根据另外的实施方式，第二级被实现为公共漏极电路。利用如本文描述的新的公共漏极输出缓冲级，可以使用第二级来实现更高的增益和宽带输出匹配。
此外，如前面所讨论的，在一个实施方式中，多级装置是用于任何适当应用的放大器电路。例如，在一个非限制示例实施方式中，设备(例如通信装置)包括如本文描述的多级装置的一个或更多个版本。在一个实施方式中，该设备包括接收无线信号的天线。天线将无线信号转换为输入至多级装置的第一级的输入信号。以本文所描述的方式，多级装置将输入信号放大成输出信号。
根据其他实施方式，第二级的阻抗与第一级的阻抗匹配(或基本上匹配)。在一个实施方式中，第二级的阻抗在宽带频率范围，例如在1千兆赫至3千兆赫之间或任何其它频率范围，与第一级的阻抗基本上匹配。
本文的其他实施方式包括将多级装置的第二级实现为公共漏极放大器电路，以将输入信号放大成输出信号。
本文的实施方式还包括接收输入信号并且产生输出信号的方法。例如，在一个实施方式中，该方法包括：接收输入信号；从输入信号生成中间信号；将中间信号通过第一电路路径输出至晶体管；以及控制晶体管的工作以从中间信号得到输出信号。在一个实施方式中，如前面所讨论的，该方法包括产生输出信号以作为输入信号的放大再现。
根据一个实施方式，晶体管的控制操作包括：利用中间信号作为输入(例如经由电容器)来控制晶体管的输入节点(例如栅极节点)和经由晶体管的相应电流流动以产生输出信号。
根据其他实施方式，输出中间信号包括：将中间信号输出至第二级的第一电路部件，串联设置在第一级的节点之间的第二电路部件和第一部件产生被输入至晶体管的节点(例如源级节点)的中间信号。本文的其他实施方式包括在例如从第三电路部件通过电路路径输出该输出信号，第三电路部件耦接至将第一电路部件耦接至第二电路部件的电路节点。
本文的其他实施方式包括在耦接至晶体管的输入节点(例如栅极节点)的电路路径上输入由第一级生成的中间信号。如果需要，该方法还可以包括通过耦接至晶体管的输出节点(例如源级节点)的第一电路路径输入由第一级生成的中间信号。
根据其他实施方式，为了降低功耗，如本文描述的方法可以包括利用与从第一级输出的中间信号相关联的电流来生成输出信号。
根据又一实施方式，该方法被实现在无线装置中。在这样的情况下，该方法还包括：在天线处接收无线信号；以及基于所接收的无线信号产生被输入至第一级的输入信号。
注意，本文的其他实施方式包括改进的多级放大器装置和方法，以改进具有匹配阻抗的LNA电路的“高增益模式”性能。在一个实施方式中，多级装置中的匹配电感器部件要求非常高的质量因数，以对LNA关键参数噪声因数具有较少的影响。
下面更详细地公开了这些和其他更具体的实施方式。
注意，虽然本文讨论的实施方式适用于放大器电路，但本文公开的构思可以有利地应用于任何其他合适的拓扑。
注意，尽管本文中的不同特征、技术、配置等中的每一个可以在本公开内容的不同位置进行讨论，但是在适当的情况下，期望构思中的每一个可以可选地彼此独立地执行或彼此组合地执行。因此，如本文描述的一个或更多个本发明可以以许多不同的方式来体现和考虑。
另外，注意，对本文实施方式的这一初步讨论并没有有意地指定本公开内容或所要求保护的发明的每个实施方式和/或增值的新颖方面。相反，这个简短的描述只呈现了与常规技术相比的一般实施方式和相应的新颖点。对于本发明的其他细节和/或可能的观点(配置)，如下文将进一步讨论的，读者被引导到本公开内容的具体实施方式部分和相应的附图。
附图说明
图1是示出根据常规技术的多级放大器装置的示例图；
图2是示出根据本文的实施方式的多级装置的实现的示例图；
图3是示出根据本文的实施方式的多级放大器电路的更具体实现的示例图；
图4是示出由常规电路(如图1中)提供的增益与由根据本文的实施方式的多级装置(如图3中)提供的增益的理论差异的示例图；
图5是示出根据本文的实施方式的使用多个电感器部件的多级放大器电路的实现的示例图；
图6A是示出根据本文的实施方式的图5中多级放大器电路的简化视图的示例图；
图6B是示出根据本文的实施方式的用于执行图6A中的多级放大器电路的小信号分析的替换电路的示例图；
图6C是示出根据本文的实施方式的用于计算图6B的简化电路的Rout的等式的示例图；
图7是示出根据本文的实施方式的多级放大器电路的实现的示例图；
图8是示出根据本文的实施方式的多级放大器电路的一般形式的示例图；
图9是示出根据本文的实施方式的包括多个输入级的多级放大器电路的实现的示例图；
图10是示出根据本文的实施方式的多级放大器电路的实现的示例图；
图11是示出根据本文的实施方式的多级放大器电路的实现的示例图；
图12是示出根据本文的实施方式的无线装置应用中的多级电路的实现的示例图；
图13是示出根据本文的实施方式的提供信号放大的方法的示例图。
本文的实施方式的前述和其它目的、特征和优点将根据本文以下更具体的描述变得明显，如附图中所示，其中相同的附图标记在整个不同的视图中指代相同的部分。附图不一定是按比例绘制的，而是着重于说明实施方式、原理、构思等。
具体实施方式
本文的实施方式包括放大器装置，该放大器装置包括：用于接收输入信号的第一级，第一级基于输入信号产生中间信号；和耦接至第一级以接收中间信号并产生输出信号的第二级。第二级包括：1)晶体管；2)第一级与晶体管之间的电路路径。中间信号被输入至电路路径以从中间信号得到输出信号。
现在，更具体地，图2是根据本文的实施方式说明新的多级装置的示例图。借助非限制的示例实施方式，本文所描述的多级装置是多级放大器装置。例如，多级装置是低噪声放大器或所谓的LNA装置、设备、电路等。
如图所示，在本示例实施方式中，多级装置200包括任何数量的级。
例如，在一个实施方式中，多级装置200包括级221(例如输入级)和级222(例如输出缓冲器或输出级)。如进一步所示，级222包括电路路径225和晶体管228。
如前面所讨论的，典型地，多级装置200中的级中的每一个和对应件采用硬件诸如电路的形式。然而，这样的资源可以以任何适当的方式被实例化。
在一个实施方式中，晶体管228是N沟道CMOS(互补金属氧化物半导体)部件，其中基板连接至VSUBSTRATE。然而，注意，晶体管228可以是任何合适的晶体管(场效应晶体管、双极结晶体管等)或本文功能上支持的开关装置。
在工作期间，第一级221(例如振荡电路或谐振电路)接收输入信号210并基于输入信号210输出中间信号230。如图所示，第二级222(例如另一振荡电路或谐振电路)耦接至第一级221以接收中间信号230。
在一个实施方式中，第二级包括：i)晶体管228，和ii)设置在第一级221与晶体管228之间的电路路径225。如本文进一步讨论的，中间信号230被输入至电路路径225以控制晶体管228和/或从中间信号230得到输出信号240。如下面进一步讨论的，本文的实施方式还包括向晶体管228施加偏置电压以控制其工作或状态。
在多级装置200是放大器(例如低噪声放大器电路)的实施方式中，输出信号240是输入信号210的放大再现。
作为另一示例，在一个实施方式中，注意，中间信号230是输入信号210的放大再现。输出信号240是中间信号230的放大再现。如前所讨论的，输出信号相对于中间信号的放大或增益可以被选择为零或相当小。换句话说，由级222提供的增益的量可以较小或是零。在这样的情况下，输入级221提供与多级装置200相关联的增益的大部分或全部。
根据其他实施方式，电路路径225将产生中间信号230的第一级的节点耦接至晶体管228的一个或更多个节点(例如输入节点和/或输出节点)。
更具体地，如本文进一步讨论的，电路路径225可以被配置成提供从级221到晶体管228的栅极节点(输入节点)的连通性；电路路径225可以被配置成提供从级221到晶体管228的源级节点的连通性。
根据又一实施方式，由第一级221产生并被输入至电路路径225的中间信号230控制晶体管228的工作以及经由电路路径225的相应电流的流动。经由电路路径225的电流的这样的控制产生从第二级222输出的输出信号240。
如本文进一步讨论的，在一个实施方式中，第二级222可操作成使用或重新使用与从第一级221输出的中间信号230相关联的电流以生成输出信号240。如本文进一步讨论的，当将输入信号210转换为输出信号240时，使用或重新使用来自第一级221的电流以产生来自第二级的输出信号240降低了多级装置200的功耗。
图3是示出根据本文的实施方式的多级装置的更具体的实现的示例图。
在该示例性实施方式中，多级装置200-1(例如放大器电路)包括级221-1和级222-2。如前面所讨论的，多级装置200-1可以包括任何数量的级。
典型地，多级装置200-2的级中的每一个和对应件采取硬件诸如电路的形式。然而，这样的资源可以以任何适当的方式被实例化。
如该示例实施方式所示，多级装置200-1的输入级221-1包括晶体管322、晶体管323、电感器Lmatch、电容器Ccoupling、电阻器RbiasCS和电感器Lds。
在该示例实施方式中，如级221-1所示，输入信号210被输入至如下电路路径，该电路路径包括连接至晶体管323的栅极节点的电感器Lmatch和电容器Ccoupling的串联组合。输入电压VBIASCS被输入至包括耦接至晶体管323的栅极节点(G)的电阻器RBIASCS的电路路径。晶体管322、晶体管323和电感器LDS的串联组合将级221-1的节点392连接至接地基准(GND)。更具体地，晶体管322的漏极节点(D)耦接至节点392；晶体管322的源级节点(S)耦接至晶体管323的漏极节点(D)；电感器LDS将晶体管323的源级节点(S)耦接至接地基准(GND)。如进一步示出的，多级装置200-1的输出级222-1(或输出缓冲器)包括电容器351、电源VDD、部件341、部件342、部件343、部件344、晶体管228、电阻器RbiasGY和电容器345。
此外，在该示例性实施方式中，如级222-1中所示，电容器351提供节点392与晶体管228的栅极节点之间的连通性。电阻器RBIASGY接收输入电压VBIASGY并耦接至晶体管228的栅极节点。部件341将电源310(例如电压VDD)耦接至晶体管228的漏极节点(D)；部件342将晶体管342的源级节点(S)耦接至节点393；部件343将节点392耦接至节点393；部件344和电容器345的串联组合将节点393耦接至产生输出信号240的多级装置200-1的输出。
如前面所讨论的，输入信号210(Vin)被输入至输入级221-1(例如，在该示例中的单个共源共栅放大器)。
输入级221-1被调谐以将输入信号210转换为在节点392输出的中间信号230。不同的是，输入信号210(Vin)至少控制级221-1中的晶体管323(其被控制成处于正确或期望的DC偏置状态)的工作，以产生从第一级221-1的节点392输出至第二级222-1的中间信号230。
在一个实施方式中，晶体管323是N沟道CMOS(互补金属氧化物半导体)部件，其中基板被连接至基准电压VSUBSTRATE。然而，注意，晶体管323可以是任何合适的晶体管(场效应晶体管、双极结晶体管等)或本文功能上支持的开关装置。
如进一步所示，注意，第一级221-1可以被配置成包括晶体管322，以控制与被输出至第二级222-1的中间信号230(例如射频信号)相关联的电流量。晶体管323控制通过多级装置到接地基准(GND)的DC电流的流动。
在一个实施方式中，晶体管322是N沟道CMOS(互补金属氧化物半导体)部件，其中基板连接至基准电压VSUBSTRATE。但是，注意，晶体管322可以是任何合适的晶体管(场效应晶体管、双极结晶体管等)或者本文功能上支持的开关装置。
更具体地，在一个实施方式中，输入电压333(即VbiasCG，例如DC电压值)被施加至级221-1中的晶体管322的栅极(G)。电压VbiasCG被设置成适当的DC偏置电压，以控制晶体管322的射频性能。如本文所描述的，中间信号230提供给级222-1的电流幅值是控制与多级装置200-1相关联的增益的一个参数。更具体地，在一个实施方式中，选择VbiasCG的DC电压的适当设置以获得最期望的增益和线性性能，这取决于整个电路。
因此，电压VBiasCG的设置是控制与多级装置100相关联的增益的一种方式。
注意，级222-1中的部件341、342、343、344(例如包括一个或更多个不同类型的无源部件)的阻抗设置可以是任何合适的复阻抗值的简单值。如下面进一步讨论的，这些部件的设置控制与级322相关联的不同参数。
在某些情况下，本文的实施方式包括将一个或更多个相应部件(341、342、343、344)设置为零欧姆(即，短路)。可替选地，这些部件中的任何都可以被设置成复阻抗值。在一个实施方式中，一个或更多个部件被设置成零欧姆将是针对1.2VDC VDD电源电压的最佳解决方案，以实现高性能。
如前面所讨论的，多级装置200-1可以包括任何数量的无源部件，例如电阻器、电容器和/或电感器。
多级装置200-1包括任意数量的将级221-1的节点392耦接至晶体管228的一个或更多个电路路径。
例如，在一个实施方式中，第二级222-1包括将节点392耦接至晶体管228的栅极节点(G)的电路路径225-1(例如包括电容器351)。输入至电路路径225-1和晶体管228的栅极的中间信号230控制通过晶体管228的电流，晶体管228处于适当的DC偏置状态。
第二级222-1还包括电路路径225-2。电路路径225-2包括串联设置在第一级221-1的节点392与第二级222-1中的晶体管228的节点(输出节点，例如源级节点S)之间的部件343和部件342。如本文进一步讨论的，电路路径225-2提供至少部分路径，通过该部分路径传送来自电源VDD并流经晶体管228的电流。在一个实施方式中，与被输入至电路路径225-2的中间信号230(例如网络RF信号)相关联的DC电流的至少一部分在内部通过晶体管228(例如从其漏极到源极或从其源极到漏极)和部件341到基准电压VDD以得到输出信号240。根据其他实施方式，DC电流主要通过电路路径225-2流动。
此外，在该示例性实施方式中，输出信号240(例如电压Vout)从节点393得到，其电压至少部分地基于被输入至电路路径225-2的中间信号230。
通常，在一个实施方式中，选择部件342的值以将级222-1的总阻抗与级221-1的阻抗(例如约50欧姆或其它合适的值)相匹配。针对部件343选择的阻抗值通常控制或调节级222-1的增益。
如进一步示出的，并且如前面所讨论的，电容器351提供输出中间信号230的第一级221-1的节点392至晶体管228的栅极节点(G)的耦接。注意，针对电容器351选择的尺寸/值/设置影响与级222-1相关联的增益和阻抗。
更具体地，被输入至电路路径225-2的中间信号230经由部件351(电容器)至晶体管228的栅极节点(G)。部件351的电容可以是任何合适的值。部件351的较高电容值导致由多级装置200-1提供的较高增益；部件351的较低电容值导致由多级装置200-1提供的较低增益。
通常，选择部件343的阻抗值或设置来控制多级装置200-1的增益。例如，部件343的阻抗(例如电感)值越高，增益越高；部件343的阻抗(例如电感)值越低，增益越低。
还注意，与晶体管228相关联的沟道宽度(以及通常对应的漏源电导)也可以用于控制多级装置200-1的总体增益。例如，晶体管228的宽度越大，由级222-1提供的增益越低；宽度越小，由级222-1提供的增益越高。
将VBIASGY通过电阻器RBIASGY施加到晶体管228的栅极节点使晶体管228的栅极节点(G)偏置，以将晶体管228设置为期望的工作点/状态。在一个实施方式中，电压VBIASGY的设置被控制成为级222-1提供适当的线性。
在工作期间，如前面所讨论的，晶体管228的栅极的输入(例如晶体管228的栅极节点处的电压或通过部件351的中间信号230)控制晶体管228的状态和DC电流的流动，该DC电流主要通过如下电路路径流动：从电压源310(VDD)通过部件341、晶体管228的漏极到源极、部件342、部件343、晶体管322的漏极到源极、晶体管323的漏极到源极和电感器LDS到接地基准(GND)的组合。
如前面所讨论的，如图所示，输出信号240从节点393处的电压得到。在一个实施方式中，如图所示，产生输出信号240的多级装置200-1的输出包括部件344和电容器345的串联连接。
注意，本文的其他实施方式包括将多级装置200-1的第一级221-1和第二级222-1的组合实现为公共漏极放大器电路，以将输入信号210放大为输出信号240。因此，在一个实施方式中，第二级222-1是公共漏极电路(例如，晶体管228的漏极耦接至电源电压VDD)。经由示例的公共漏级输出缓冲级(级222-1)，本文的实施方式包括与先前关于图1的常规电路和技术相比在宽带频率范围上提供级221-1和级222-1的更高增益和阻抗输出匹配。
更具体地，再次参照图3，第二级222-1的输出阻抗与第一级221-1的输出阻抗匹配(或基本匹配)。在一个实施方式中，第二级222-1的阻抗可以在大于1.5GHz或在任何其他合适值的频率范围内与第一级221-1的阻抗基本匹配。如前面所讨论的，级匹配的范围越宽，多级装置200-1在宽带应用中工作的能力就越好。
在一个实施方式中，如图4中所讨论的，多级装置200-1提供1千兆赫兹与3千兆赫兹之间或任何其他频率范围的阻抗匹配。
再次参照图3，如前面所讨论的，输入级221-1可以是单个共源共栅放大器。但是，请注意，输出缓冲级(级222-1)与任何适当类型的输入级(例如针对低增益或<1.2VDC VDD电源电压的公共源，针对高增益或>1.8VDC VDD电源电压的双共源共栅级)组合使用。
本文的实施方式比常规放大器更有益。例如，新颖的多级装置200-1支持：
·具有更少共源共栅级的更高增益(这对于<1.2VDC LNA的低电压可能很重要)
·级在宽范围内输出阻抗匹配
·更低的处理变化影响(无S22频移)
·宽带应用区域(仅改变外部匹配)
·在实现多级装置200的相应基板上的减小的半导体芯片面积(电路尺寸)
·大大减少LNA开发时间和费用
·开发可用于许多频段的1种通用LNA，级222-1(例如输出缓冲级)可以与几个输入级一起使用：
·公共源级
·单个共源共栅级
·多个共源共栅级。
图4是示出由常规放大器电路提供的增益与由根据本文的实施方式的多级装置提供的增益之间的理论差异的示例图。
根据图4中的曲线图400，图1中的常规放大器电路100提供了在从0到5GHz的频率范围内的假设增益410。相反，图2和图3中改进的多级装置200(200-1)提供了在从0到5GHz的频率范围内的假设增益420。
因此，根据本文的实施方式的多级装置200比常规放大器电路100提供了更高的增益。
还注意到，在较低的工作频率下，多级装置200比常规放大器100提供了更高的增益。这表明可以减少实现多级装置200的相应电路的半导体芯片面积，这是因为LB频率中所需的电感值(例如3nH到>10nH)与实现常规放大器100所需的电感(例如，共源共栅输入级和电容分压器C1和C2的组合)相比要低得多。
图5是示出根据本文的实施方式的多级放大器电路的实现的示例图。
如本示例实施方式中所示，多级装置200-2的输入级221-2包括晶体管322、晶体管323、电感器Lmatch、电容器Ccoupling、电阻器RbiasCS和电感器Lds。
在本示例实施方式中，如级221-2所示，输入信号210被输入至如下电路路径，该电流路径包括连接至晶体管323的栅极节点的电感器Lmatch和电容Ccoupling的串联组合。输入电压VBIASCS被输入至包括耦接至晶体管323的栅极节点(G)的电阻器RBIASCS的电路路径。晶体管322、晶体管323和电感器LDS的串联组合将级221-1的节点392连接至接地基准(GND)。更具体地，晶体管322的漏极节点(D)耦接至节点392；晶体管322的源级节点(S)耦接至晶体管323的漏极节点(D)；电感器LDS将晶体管323的源极节点(S)耦接至接地基准(GND)。
如进一步所示，多级装置200-2的输出级222-2(或输出缓冲器)包括电容器351、电源VDD、部件342-1(例如电感器L2)，部件343-1(例如电感器L1)、晶体管228、电阻器RbiasGY和电容器345。
此外，在该示例实施方式中，如级222-2中所示，电容器351提供节点392与晶体管228的栅极节点之间的连通性。电阻器RBIASGY接收输入电压VBIASGY并且被耦接至晶体管228的栅极节点。电源310(VDD)被直接连接至晶体管228的漏极节点(D)；部件342-1(例如电感器L2)将晶体管228的源级节点(S)耦接至节点393；部件343-1(例如电感器L1)将节点392耦接至节点393；部件345(例如电容器)将节点393耦接至产生输出信号240的多级装置200-2的输出。
在该示例性实施方式中，电源VDD(电源310)被直接连接至晶体管228的漏极(D)。例如，(如先前关于图3所讨论的)部件341短路或接近零欧姆连接。
如进一步所示，部件342-1被实例化为电感器L2；部件343-1被实例化为电感器L1。
通常，在一个实施方式中，选择电感器L1(部件343-1)的值以控制多级装置200-2的增益。例如，L1的电感值或设置越高，多级装置200-2的增益越高；L1的电感值越低，多级装置200-2的增益越低。
通常，在一个实施方式中，选择电感器L2(部件342-1)的值或设置以控制多级装置200-2的第二级222-2的输出阻抗。
为了计算多级装置200-2的输出匹配(Rout)和电压/功率增益(Av)，可以有利地利用如图6所示的总阻抗值625代替级221-2(例如共源共栅放大器)。换句话说，图6A中的多级装置200-2是图5中的多级装置200-2的简化。
图6A是示出根据本文的实施方式的多级放大器电路的简化的示例图。
在该示例性实施方式中，输入级221-2被简化为阻抗625。多级装置200-2的该简化电路可以用于例如使用如图6B中进一步示出的小信号替换电路来计算级222-2的Rout。
图6B是示出根据本文的实施方式的多级放大器电路的简化的示例图。
如果需要，可以插入小信号替换电路(如图6B中所示的级222)以执行仿真并验证与输入级221-2相关联的阻抗625和输出级222-2的阻抗的宽带输出匹配。
如本示例实施方式所示，阻抗625耦接在节点392与接地基准(GND)之间。电容器351与电容器CGS串联耦接在节点392与节点693之间。电感器L2耦接在节点693与节点692之间。电感器L1连接在节点692与节点392之间。电阻器rds与源620并联连接在节点693与接地基准(GND)之间。
图6C是示出根据本文的实施方式计算图6B的简化电路的Rout的等式的示例图。
在一个实施方式中，小信号替换电路Rout的计算如下：
IDS＝gm vgs
ICGS＝vgs s CGS
Figure BDA0002175765340000151
网格：
0＝-UL2-Urds-Uout
0＝-UZ-UC+vgs-Urds
0＝-Uout-UZ+UC+vgs-UL2
0＝-UL2-UZ-Uout
节点：
0＝-Iout-IL1-IL2
0＝-IL2+ICGS+IDS+Irds
0＝-IZ-IL1-ICGS
如前面所讨论的，参见图6C的用于计算Rout的等式。
图7是示出根据本文的实施方式的多级放大器电路的实现的示例图。
如本示例实施方式所示，多级装置200-3的输入级221-3包括晶体管322、晶体管323、电感器Lmatch、电容器Ccouple、电阻器RBIASCS和电感器LDS。
在本示例实施方式中，如级221-3所示，输入信号210被输入至如下电路路径，该电路路径包括被连接至晶体管323的栅极节点的电感器Lmatch和电容器Ccouple的串联组合。输入电压VBIASCS被输入至包括耦接至晶体管323的栅极节点(G)的电阻器RBIASCS的电路路径。晶体管322、晶体管323和电感器LDS的串联组合将级221-1的节点392连接至接地基准(GND)。更具体地，晶体管322的漏极节点(D)耦接至节点392；晶体管322的源级节点(S)耦接至晶体管323的漏极节点(D)；电感器LDS将晶体管323的源级节点(S)耦接至接地基准(GND)。
如进一步所示，多级装置200-3的回转器级722(或输出缓冲器)包括电容器CGY、电源310(如VDD)、电阻器RD、晶体管228、电阻器RGY、电容器C701和电阻器RBIASGY。
此外，在该示例性实施方式中，如回转器级722所示，电阻器RD提供源310与晶体管228的漏极节点(D)之间的连通性。电阻器RGY将晶体管228的源级节点(S)耦接至节点392。电容器CGY将节点392耦接至晶体管228的栅极节点(G)。电阻器RBIASGY接收输入电压VBIASGY并耦接至晶体管228的栅极节点(G)。耦接至节点392的电容器C701提供从多级装置200-3输出该输出信号240的电路路径。
在本示例实施方式中，基于所谓的回转器原理(即有源电感器)实现多级装置200-3。因此，多级装置200-3包括将第二级222实现为回转器级722。
如图所示，本示例实施方式中的回转器级722包括电容器CGY、电阻器RGY、晶体管228和电阻器RBIASGY。在该实施方式中的工作期间，多级装置200-3通过电容器C701而从节点392输出输出信号240。与前面讨论的其他实施方式类似，输出信号240是输入信号210的放大再现。
在一个非限制性示例实施方式中，将多级装置200的第二级实现为回转器级722(如图7所示)减少了制造多级装置200-3的相应半导体芯片的封装(footprint)。然而，多级装置200-3的总体性能与如先前的实施方式中使用电感线圈实现级222相比可能更低。
图8是示出根据本文的实施方式的多级放大器电路的一般形式的示例图。
如在该示例性实施方式中所示，多级装置200-4的输入级221-4包括晶体管322、晶体管323、电感器Lmatch、电容器Ccouple、电阻器RBIASCS和电感器LDS。
在该示例性实施方式中，如级221-4中所示，输入信号210被输入至如下电路路径，该电路路径包括被连接至晶体管323的栅极节点的电感器Lmatch和电容器Ccouple的串联组合。输入电压VBIASCS被输入至包括耦接至晶体管323的栅极节点(G)的电阻器RBIASCS的电路路径。晶体管322、晶体管323和电感器LDS的串联组合将级221的节点392连接至接地基准(GND)。更具体地，晶体管322的漏极节点(D)耦接至节点392；晶体管322的源极节点(S)耦接至晶体管323的漏极节点(D)，电感器LDS将晶体管323的源极节点(S)耦接至接地基准(GND)。
如进一步所示，多级装置200-4的回转器级822(或输出缓冲器)包括电源310(如VDD)、电容器CGY、电阻器ROUT、晶体管228、电阻器RGY、电容器C801和电阻器RBIASGY。
此外在本示例实施方式中，如回转器级822所示，源310连接至晶体管228的漏极节点(D)。电阻器RGY将节点392耦接至晶体管228的源级节点(S)。电容器CGY将节点392耦接至晶体管228的栅极节点(G)。电阻器RBIASGY接收输入电压VBIASGY，并被耦接至晶体管228的栅极节点(G)。耦接至节点852的电阻器ROUT和电容器C801的串联组合提供了从多级装置200-4输出该输出信号240的电路路径。
在本示例实施方式中，使用所谓的回转器原理(即有源电感器)实现多级装置200-4的级822(输出缓冲器)。
更具体地，如前面所讨论的，多级装置200-4的回转器级822包括电容器CGY、电阻器RGY、晶体管228和电阻器RBIASGY。在这样的情况下，多级装置200-4从节点852通过电阻器ROUT和电容器C801而输出输出信号240。
如前面所讨论的，来自多级装置200-4的输出信号240是输入信号210的放大再现。
在一个实施方式中，将多级装置200-4的第二级实现为回转器级822(如图8所示)减少了制造多级装置200的相应半导体芯片的封装。然而，与如前面讨论的使用电感线圈的级222的实现相比，多级装置200-4的总体性能可能较低。
图9是示出根据本文的实施方式的使用多个输入级的多级放大器电路的实现的示例图。
如在该示例性实施方式中所示，输入级921包括输入级921-1、……输入级921-N，其中N>1。
多级装置200-5的输入级921-1包括晶体管322、晶体管323-1、电感器Lmatch1、电容器Ccouple1、电阻器RBIAS1和电感器LDS1。多级装置200-5的输入级921-N包括晶体管322、晶体管323-N、电感器LmatchN、电容器CcoupleN、电阻器RBIASN和电感器LDSN。
在该示例实施方式中，如输入级921-1中所示，输入信号210-1被输入至如下电路路径，该电路路径包括连接至晶体管323-1的栅极节点的电感器Lmatch1和电容器Ccouple1的串联组合。输入电压VBIASC1被输入至包括耦接至晶体管323-1的栅极节点(G)的电阻器RBIASC1的电路路径。晶体管322、晶体管323-1和电感器LDS1的串联组合将节点392连接至接地基准(GND)。更具体地，晶体管322的漏极节点(D)耦接至节点392；晶体管322的源级节点(S)耦接至晶体管323-1的漏极节点(D)；电感器LDS1将晶体管323-1的源级节点(S)耦接至接地基准(GND)。
如在输入级921-N中所示，输入信号210-N被输入至如下电路路径，该电路路径包括连接至晶体管323-N的栅极节点(G)的电感器LmatchN和电容器CcoupleN的串联组合。输入电压VBIASCSN被输入至包括耦接至晶体管323-N的栅极节点(G)的电阻器RBIASCSN的电路路径。晶体管322、晶体管323-N和电感器LDSN的串联组合将节点392连接至接地基准(GND)。更具体地，晶体管322的漏极节点(D)被耦接至节点392；晶体管322的源级节点(S)被耦接至晶体管323-N的漏极节点(D)；电感器LDSN将晶体管323-N的源级节点(S)耦接至接地基准(GND)。
如进一步所示，多级装置200-5的级922(或输出缓冲器)包括电源310(例如VDD)、电容器CGY(1:N)、晶体管228、电阻器RBIASGY、电感器LGY2、电感器LGY1和电容器902(Ccouple)。
更具体地，在级922中，电容器951(CGY(1：N))提供节点392与晶体管228的栅极节点(G)之间的连通性。电阻器RBIASGY接收输入电压VBIASGY，并被耦接至晶体管228的栅极节点。电源310(VDD)被直接连接至晶体管228的漏极节点(D)；电感器LGY2将晶体管228的源级节点(S)耦接至节点393；电感器LGY将节点392耦接至节点393；电容器902将节点393耦接至产生输出信号240的多级装置200-2的输出。
在该实施方式中，输入级921包括用于产生中间信号930的多个并联共源共栅放大器。在一个实施方式中，相应电感器中的每一个被设置在半导体芯片上。如图所示，级922包括可切换电容器CGY。
选择输入级921和输出级922的阻抗，使得多级装置900在宽带频率范围内工作。
图10是示出根据本文的实施方式的多级放大器电路的实现的示例图。
如在该示例性实施方式中所示，多级装置2006的输入级221-6包括晶体管322、晶体管323、电感器Lmatch、电容器Ccouple、电阻器RBIASCS和电感器LDS。
在该示例实施方式中，如级221-6所示，输入信号210被输入至如下电路路径，该电路路径包括连接至晶体管323的栅极节点(G)的电感器Lmatch和电容器Ccouple的串联组合。输入电压VBIASCS被输入至包括耦接至晶体管323的栅极节点(G)的电阻器RBIASCS的电路路径。晶体管322、晶体管323和电感器LDS的串联组合将级221-1的节点392连接至接地基准(GND)。更具体地，晶体管322的漏极节点(D)被耦接至节点392；晶体管322的源级节点(S)被耦接至晶体管323的漏极节点(D)；电感器LDS将晶体管323的源级节点(S)耦接至接地基准(GND)。
如进一步所示，多级装置200-6的输出级222-6(或输出缓冲器)包括电容器351、电源VDD、部件342-2(诸如抽头电感器LGY)、晶体管228、电阻器RBIASGY和电容器345。
还在该示例实施方式中，如级222-6所示，电容器351提供节点392与晶体管228的栅极节点(G)之间的连通性。电阻器RBIASGY接收输入电压VBIASGY，并被耦接至晶体管228的栅极节点(G)。电源310(VDD)被直接连接至晶体管228的漏极节点(D)；部件342-2(例如抽头电感器LGY)将晶体管228的源级节点(S)耦接至节点393；部件345(例如电容器)将电感器LGY的抽头节点1093耦接至产生输出信号240的多级装置200-6的输出。
图10中的多级装置200-6以与前面讨论的类似的方式工作。例如，级221-6以与先前讨论的类似的方式工作。然而，图5中的电感器L1和L2被替换为如图10中的多级装置200-6的级222-6所示的抽头电感器LGY。
图11是示出根据本文的实施方式的多级放大器电路的实现的示例图。
如在该示例性实施方式中所示，多级装置200-7的输入级221-7包括晶体管322、晶体管323、电感器Lmatch、电容器Ccouple、电阻器RBIASCS和电感器LDS。
在该示例实施方式中，如级221-7所示，输入信号210被输入至如下电路路径，该电路路径包括连接至晶体管323的栅极节点(G)的电感器Lmatch和电容器Ccouple的串联组合。输入电压VBIASCS被输入至包括耦接至晶体管323的栅极节点(G)的电阻器RBIASCS的电路路径。晶体管322、晶体管323和电感器LDS的串联组合将级221-1的节点392连接至接地基准(GND)。更具体地，晶体管322的漏极节点(D)被耦接至节点392；晶体管322的源级节点(S)被耦接至晶体管323的漏极节点(D)；电感器LDS将晶体管323的源级节点(S)耦接至接地基准(GND)。
如进一步所示，多级装置200-7的输出级222-7(或输出缓冲器)包括电容器351、电源310(例如电压VDD)、部件342(例如电感器LGY)、晶体管228、电阻器RbiasGY和电容器1105。
此外，在该示例实施方式中，如级222-7所示，电容器351提供节点392与晶体管228的栅极节点(G)之间的连通性。电阻器RBIASGY接收输入电压VBIASGY，并被耦接至晶体管228的栅极节点(G)。电源310(VDD)直接连接至晶体管228的漏极节点(D)；部件342(例如电感器LGY)将晶体管228的源级节点(S)耦接至节点392；部件C1105(例如电容器)将节点392耦接至产生输出信号240的多级装置200-7的输出。
在该示例实施方式中，(如前面关于图3所讨论的)部件341短路；(如前面在图3中讨论的)部件342是电感器LGY；(如前面在图3中讨论的)部件343与节点392短路或低阻抗连接；(如前面在图3中讨论)部件344短路，使得节点392经由电容器C1105耦接至级222的输出。附加电容器C1102将节点392分流到接地。
以与先前讨论类似的方式，通过电阻器RBIASGY将VBIASGY施加到级222-7中的晶体管228的栅极(G)节点使栅极节点(G)偏置，以根据从级221-7输出的中间信号230产生输出信号240。
图12是示出根据本文的实施方式的无线装置中的多级电路的实现的示例图。
如前面所讨论的，在一个实施方式中，多级装置200是在任何适当的应用中使用的放大器电路。
在该示例实施方式中，多级装置200在通信装置1200中实现。如图所示，通信装置1200包括天线1230，以接收从无线站1210发送的无线信号1225。无线信号1225传送任何合适的数据，如语音、视频、文本等。
天线1230将无线信号1225转换为被输入至滤波器1240的RF信号1212。顾名思义，滤波器1240对接收到的RF信号1212进行滤波，使得输入信号210包括来自信号1212的一个或更多个频率或者一个或更多个感兴趣的频率范围。
以与前面讨论的类似的方式，多级装置200将接收到的输入信号210转换(例如经由低噪声放大器放大)成输出信号240。
通信装置1200的接收器1260接收输出信号240，并执行诸如解调、解码等的进一步的操作，执行诸如显示视频、显示文本、存储数据、生成音频信号等的功能。
因此，多级装置在支持将低振幅信号放大为高振幅信号方面是有益的。
现在将通过图13中的流程图讨论由不同的资源支持的功能。注意，下面的流程图中的步骤可以以任何适当的顺序执行。
图13是示出根据本文的实施方式的示例方法的流程图1300。注意，如上面所讨论的，在构思方面存在一些重叠。
在处理操作1310中，多级装置200接收输入信号210。
在处理操作1320中，多级装置从输入信号210生成中间信号230。
在处理操作1330中，第一级221将中间信号230输入至被耦接至多级装置200的第二级222中的晶体管228的电路路径225。
在处理操作1340中，输入的中间信号230控制第二级222中的晶体管228的工作以得到输出信号240。
再次注意，本文的技术非常适用于多级装置的放大器电路。然而，应该注意，本文的实施方式不限于在这样的应用中使用，并且本文讨论的技术也非常适合于其他应用。
基于本文阐述的描述，阐述了许多特定细节以提供对所要求保护的主题的全面理解。然而，本领域技术人员应当理解，可以在没有这些特定细节的情况下实践所要求保护的主题。在其他情况下，没有详细描述本领域普通技术人员已知的方法、设备、系统等，以免模糊所要求保护的主题。在计算系统存储器诸如计算机存储器内存储的数据位或二进制数字信号的运算的算法或符号表示方面，已经呈现了详细描述的一些部分。这些算法描述或表示是数据处理领域的普通技术人员用来将其工作的实质传达给本领域技术人员的技术的示例。如本文所描述的算法，并且通常被认为是导致期望结果的操作或类似处理的自洽序列。在这种背景下，操作或处理涉及物理量的物理操纵。通常，尽管不是必需的，但是这样的量可以采取能够被存储、传送、组合、比较或以其他方式操纵的电信号或磁信号的形式。主要出于共同使用的原因，有时方便地将这样的信号称为位、数据、值、元素、符号、字符、项、数、数字等。然而，应该理解，所有这些和类似的术语都与适当的物理量相关联，并且仅仅是方便的标记。除非另有明确说明，否则根据以下讨论明显的是，应当理解，在整个说明书中，利用术语诸如“处理”、“计算”、“核算”、“确定”等的讨论指的是计算平台例如计算机或类似的电子计算装置的动作或处理，计算平台操纵或变换在计算平台的存储器、寄存器或其他信息存储装置、传输装置或显示设备内表示为物理电子量或磁量的数据。
尽管已经参照本发明的优选实施方式具体示出和描述了本发明，但是本领域的技术人员应当理解，在不脱离由所附权利要求限定的本申请的精神和范围的情况下，可以对形式和细节进行各种改变。这样的变化意在被本申请的范围所覆盖。因此，本申请的实施方式的前述描述并不意在受到限制。相反，在所附权利要求中呈现了对本发明的任何限制。

Claims (24)

1.一种放大器，包括：
第一级，其接收输入信号，所述第一级基于所述输入信号产生中间信号；以及
第二级，其被耦接至所述第一级以接收所述中间信号并产生输出信号，所述第二级包括：
i)晶体管，以及
ii)所述第一级与所述晶体管之间的电路路径，所述中间信号被输入至所述电路路径以从所述中间信号得到所述输出信号。
2.根据权利要求1所述的放大器，其中，所述输出信号是所述输入信号的放大再现。
3.根据权利要求1所述的放大器，其中，所述第二级的阻抗与所述第一级的阻抗匹配。
4.根据权利要求1所述的放大器，还包括：
电容器，所述电容器将输出所述中间信号的所述第一级的节点耦接至所述晶体管的栅极节点。
5.根据权利要求1所述的放大器，其中，所述晶体管是第一晶体管，所述放大器还包括：
第二晶体管，其能够操作成控制与被输出至所述第二级的所述中间信号相关联的电流的量。
6.根据权利要求1所述的放大器，还包括：
第一部件和第二部件，其被串联设置在输出所述中间信号的所述第一级的节点与所述晶体管的节点之间，所述输出信号是从将所述第一部件耦接至所述第二部件的电路节点得到。
7.根据权利要求6所述的放大器，其中，所述晶体管的节点是所述晶体管的源级节点。
8.根据权利要求7所述的放大器，其中，所述电路路径是第一电路路径，所述放大器还包括：
在产生所述中间信号的所述第一级的节点与所述晶体管的栅极节点之间的第二电路路径。
9.根据权利要求8所述的放大器，其中，所述第二电路路径包括将输出所述中间信号的所述第一级的节点耦接至所述晶体管的栅极节点的电容器。
10.根据权利要求1所述的放大器，其中，所述第二级能够操作成重新使用经由从所述第一级输出的所述中间信号所提供的电流以生成所述输出信号。
11.根据权利要求1所述的放大器，其中，所述第一级和所述第二级的组合是放大器电路，所述放大器还包括：
用于接收无线信号的天线，所述天线将所述无线信号转换成被输入至所述第一级的所述输入信号，所述放大器电路能够操作成将所述输入信号放大为所述输出信号。
12.根据权利要求1所述的放大器，由所述第一级产生的所述中间信号控制所述晶体管的工作和通过所述电路路径的相应电流流动，以产生所述输出信号。
13.根据权利要求1所述的放大器，其中，所述第二级的阻抗在1.5GHz的频率范围内与所述第一级的阻抗大致匹配。
14.根据权利要求1所述的放大器，其中，所述第一级和所述第二级的组合是公共漏极放大器电路，以将所述输入信号放大为所述输出信号。
15.根据权利要求1所述的放大器，其中，所述中间信号是所述输入信号的放大再现。
16.一种用于放大输入信号的方法，包括：
在电路的第一级接收所述输入信号；
从所述输入信号生成中间信号；
将所述中间信号输入至被耦接至所述电路的第二级中的晶体管的电路路径；
从被输入至所述电路路径的所述中间信号得到输出信号。
17.根据权利要求16所述的方法，其中，得到所述输出信号包括：
利用所述中间信号作为至所述电路路径的输入来控制所述晶体管的输入节点和通过所述晶体管的相应电流流动，以产生所述输出信号。
18.根据权利要求16所述的方法，其中，输入所述中间信号包括：将所述中间信号输入至所述第二级的第一部件，所述第一部件和第二部件被串联设置在产生所述中间信号的所述第一级的节点与所述晶体管的节点之间。
19.根据权利要求18所述的方法，还包括：
从第三部件输出所述输出信号，所述第三部件被耦接至将所述第一部件耦接至所述第二部件的电路节点。
20.根据权利要求16所述的方法，其中，所述电路路径是第一电路路径，所述方法还包括：
通过第二电路路径将由所述第一级生成的所述中间信号输入至所述晶体管的漏极节点。
21.根据权利要求16所述的方法，还包括：
利用与从所述第一级被输出至所述电路路径中的所述中间信号相关联的电流来生成所述输出信号。
22.根据权利要求16所述的方法，还包括：
在天线处接收无线信号；以及
基于所接收的无线信号产生所述输入信号；以及
放大所述输入信号以产生所述输出信号。
23.根据权利要求16所述的方法，还包括：
产生所述输出信号以作为所述输入信号的放大再现。
24.根据权利要求16所述的方法，还包括：
输入所述中间信号以控制所述晶体管的工作和通过所述电路路径的相应电流流动，以产生所述输出信号。
CN201910778319.XA 2018-09-05 2019-08-22 改进的放大器和用于放大输入信号的方法 Pending CN110880919A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/122,433 US10707814B2 (en) 2018-09-05 2018-09-05 Amplifier device
US16/122,433 2018-09-05

Publications (1)

Publication Number Publication Date
CN110880919A true CN110880919A (zh) 2020-03-13

Family

ID=67734503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910778319.XA Pending CN110880919A (zh) 2018-09-05 2019-08-22 改进的放大器和用于放大输入信号的方法

Country Status (4)

Country Link
US (1) US10707814B2 (zh)
EP (1) EP3621198A1 (zh)
KR (1) KR20200028297A (zh)
CN (1) CN110880919A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210342659A1 (en) * 2020-05-01 2021-11-04 X-Celeprint Limited Hybrid documents with electronic indicia
US20220407469A1 (en) * 2021-06-17 2022-12-22 Psemi Corporation Stacked multi-stage programmable lna architecture
CN116896336B (zh) * 2023-09-11 2023-11-24 成都中微达信科技有限公司 一种低功耗超宽带低温低噪声放大器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350648A (en) * 1963-10-30 1967-10-31 Philco Ford Corp Converter stage in which oscillator tuned circuit also serves as output load impedance for rf stage
US3778720A (en) * 1972-03-08 1973-12-11 Stewart Warner Corp Intermediate frequency amplifier circuit
KR100956000B1 (ko) * 2008-02-29 2010-05-04 성균관대학교산학협력단 선형성을 개선하기 위한 차동증폭회로 및 주파수 혼합기
KR101327551B1 (ko) 2009-11-09 2013-11-11 한양대학교 산학협력단 저잡음 증폭기
US8279008B2 (en) * 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US10110183B2 (en) * 2015-02-15 2018-10-23 Skyworks Solutions, Inc. Power amplification system with common base pre-amplifier
JP2017184055A (ja) * 2016-03-30 2017-10-05 住友電気工業株式会社 増幅回路
EP3258597B1 (en) 2016-06-13 2020-07-29 Intel IP Corporation Amplification circuit, apparatus for amplifying, low noise amplifier, radio receiver, mobile terminal, base station, and method for amplifying

Also Published As

Publication number Publication date
EP3621198A1 (en) 2020-03-11
US10707814B2 (en) 2020-07-07
US20200076372A1 (en) 2020-03-05
KR20200028297A (ko) 2020-03-16

Similar Documents

Publication Publication Date Title
US7432763B2 (en) Gain boosting for tuned differential LC circuits
KR101126052B1 (ko) 저잡음 및 저입력 커패시턴스 차동 ｍｄｓ ｌｎａ
US7898332B2 (en) Semiconductor integrated circuit device
US7369096B2 (en) Impedance matched passive radio frequency transmit/receive switch
US7352241B2 (en) Variable gain amplifier
US7974599B2 (en) Low noise amplifier with constant input impedance
US7697915B2 (en) Gain boosting RF gain stage with cross-coupled capacitors
US7444124B1 (en) Adjustable segmented power amplifier
KR101687444B1 (ko) 정궤환 공통 게이트 저잡음 증폭기
EP2409400B1 (en) Common-gate common-source amplifier
JP2008512058A (ja) 高周波無線受信機の回路および方法
JP5064224B2 (ja) デュアルバイアス制御回路
CN111434031A (zh) 功率放大器电路
EP2946467B1 (en) Amplifier with switchable common gate gain buffer
CN110880919A (zh) 改进的放大器和用于放大输入信号的方法
US6888410B1 (en) Power amplifier having low gate oxide stress
US7671685B2 (en) Method and system for a low power fully differential noise cancelling low noise amplifier
US10326410B2 (en) Amplifier adapted for noise suppression
US6982601B2 (en) High isolation/high speed buffer amplifier
GB2481487A (en) An LNA switchable between inductively degenerated and feedback resistance configurations
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage
KR20100005836A (ko) 광대역 무선통신 시스템의 다운 컨버전 장치

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination