CN110875289B - 具有集成天线结构的晶圆级封装 - Google Patents

具有集成天线结构的晶圆级封装 Download PDF

Info

Publication number
CN110875289B
CN110875289B CN201910807853.9A CN201910807853A CN110875289B CN 110875289 B CN110875289 B CN 110875289B CN 201910807853 A CN201910807853 A CN 201910807853A CN 110875289 B CN110875289 B CN 110875289B
Authority
CN
China
Prior art keywords
redistribution layer
semiconductor chip
forming
antenna structures
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910807853.9A
Other languages
English (en)
Other versions
CN110875289A (zh
Inventor
W·马塞尔
G·克里斯蒂安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN110875289A publication Critical patent/CN110875289A/zh
Application granted granted Critical
Publication of CN110875289B publication Critical patent/CN110875289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Aerials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明涉及具有集成天线结构的晶圆级封装，射频(RF)半导体芯片可以基于用于提供一封装材料的两步工艺在晶圆级上封装，从而在形成于该封装材料中的天线结构和该半导体芯片之间提供非常短的电性连接。在一些说明性实施例中，该天线结构可设置在该半导体芯片的上方，从而形成一高空间效率的总体配置。

Description

具有集成天线结构的晶圆级封装
技术领域
一般而言，本申请涉及包括必须连接到各自的天线结构以与该半导体装置的外围建立无线连接的射频(RF)元件的半导体装置。
背景技术
在半导体产品的领域，存在着将越来越多的电路元件集成到单一的半导体裸片(die)或芯片(chip)中的发展趋势，从而提供在单一芯片上实现整个系统的可能性。由于电子装置对于无线连接的需求总体上在增加，因此，在单个半导体芯片中实现各自无线连接的需求也在不断增加，从而显著提高电子组件的灵活性和应用领域。例如，对于低端传感器装置，无线信号传输在建立可基于传感器装置等信息运行的复杂系统方面提供了卓越的灵活性。另一方面，即便是单芯片上的高度复杂系统，也可能必须配备精密的无线连接，以便与例如传感器、监控设备等其他组件进行通信。
在芯片级实现无线连接后，不仅必须在半导体芯片中提供各自的RF组件，例如，放大器、本地振荡器、锁相环组件等，而且还必须将各自的天线结构定位于这些RF组件的附近，从而在功率损耗、抗干扰的稳健性(robustness)等方面获得适当的性能。在最近的发展中，为进一步降低波长从而增加通常用于无线连接的各个通信信道的频率，必须处理大约20-110GHz的频率，因此对于各电子元件的模拟(analog)射频部分的总体设计造成了重大负担。例如，当波长在毫米范围内减小时，各天线结构与实际电子组件(例如，发射器的最终射频放大器或接收器的输入放大器)之间的接口(interface)是一个非常关键的器件部分，这是因为，例如，各个馈电线(feed line)的任何过长的长度都可能导致显著的信号丢失、干扰等异常。因此，为了提供高效的中间结构，以将半导体芯片中的天线结构与实际电子组件连接起来，这一技术领域正在作出巨大的努力。例如，已在具有适当接触结构的特定材料的基础上开发专用基板，以便有效地连接至半导体芯片，从而提供一完整电子装置的有效整体性能，其中，该完整电子装置包括有半导体芯片、各自的封装件、以及具有形成于其中的天线结构的专门设计的基板等。在其他最近的方法中，天线结构可在半导体芯片中提供，然而，这可能会导致芯片面积的显著增加，从而提高整体制造成本。
一般而言，半导体技术领域有一种趋势，根据这种趋势，半导体芯片的封装可以在晶圆级(wafer level)上完成，也就是说，半导体裸片可以在将晶圆实际分离成单个半导体芯片之前进行封装，从而实现高成本效益的封装工艺。
由于在晶圆级上进行封装是制造半导体装置的一种非常具有前景的方法，此是由于是针对晶圆整体而非单独的裸片执行相应的处理工艺，从而在整个制造流程的最终状态下减少产量损失，本申请通常涉及半导体装置和制造技术，其中，可以包含天线结构，同时避免或至少减少上述问题的影响。
发明内容
以下是针对本发明的一简要概述，以提供对本发明的某些方面的基本了解。此摘要并非本发明之详尽概述。其并非用于识别本发明的关键要素，也不用于限制本发明的范围。其唯一目的是以简化的形式呈现一些概念，以作为后续详细描述的前奏。
基本上，本申请涉及射频(RF)半导体装置的晶圆级封装的概念，其采用基于适当材料的成型技术，这些材料被确定为射频应用的优良材料。此外，天线结构可并入各自的介电材料(例如，成型材料)中，并与其他适当的连接结构(例如金属化层)结合，用于将半导体芯片的电性连接重新分配到较小临界横向尺寸的一芯片外部级，以允许至该半导体芯片的外围(例如，另一载体基板、一印刷电路板等)的连接。一般而言，这种以金属线、金属垫以及接触通孔或元件形式分布的接触结构可称为重分布层，并表示该半导体芯片的最终金属层的典型密集型封装的接触垫和外部组件(例如基板封装件、印刷电路板等)之间的一接口。人们已经认识到，基本上，基于介电材料包围半导体芯片的封装技术的应用，例如，基于成型工艺(molding process)，可用于以高空间效率的方式结合各自的天线结构，从而在半导体芯片和天线结构之间实现极短的电性连接，同时，介电材料的优良特性可有助于封装的射频半导体芯片的优异性能。例如，在一些说明性实施例中，除了基于一第一成型工艺形成一重分布层之外，还可使用另一成型工艺，以合并所需的天线结构和各自的连接，从而获得一晶圆级封装工艺，其中，天线结构在封装材料中提供，以于天线结构和实际半导体芯片之间提供非常短的导电路径。
根据本文所公开的一个说明性实施例，一种方法包括形成在一半导体芯片的一第一表面上方的一第一重分布层，其中，该第一重分布层包括至少一天线接地板。该方法还包括将该半导体芯片附接至该第一重分布层。此外，形成一第一介电材料以包围该半导体芯片并将该半导体芯片机械地连接至该第一重分布层。该方法还包括形成一第二重分布层以连接到该半导体芯片的一第二表面，其中，该第二表面与该第一表面相对。此外，该方法包括形成一金属化结构于一第二介电材料中，其中，该金属化结构包括一个或多个天线结构以及将该一个或多个天线结构连接到该第一重分布层的一连接结构。
根据本文所公开的另一实施例，一射频(RF)半导体装置包括具有至少一射频组件的一半导体芯片，其中，该半导体芯片具有一第一表面和相对的一第二表面。该射频半导体装置还包括包围该半导体芯片的一介电封装材料。此外，一第一重分布层形成于该半导体芯片的该第一表面的上方，其中，该第一重分布层包括横向设置的至少一天线接地板，以沿一高度方向观察时，其至少部分地位于该半导体芯片的一轮廓内。该半导体装置还包括形成于该半导体芯片的该第二表面下方的的一第二重分布层。此外，该射频半导体装置包括一金属化结构，其形成于该第一表面的上方且沿该高度方向与该第一重分布层隔开，并包括一个或多个天线结构，其中，当沿该高度方向观察时，该一个或多个天线中的至少一个位于该半导体芯片的该轮廓内。
根据本文所公开的另一说明性实施例中，一射频半导体装置包括具有至少一射频组件的一半导体芯片，其中，该半导体芯片具有一第一表面和相对的一第二表面。该半导体装置还包括包围该半导体芯片的一介电封装材料。此外，一第一重分布层形成于该半导体芯片的该第一表面的上方，其中，该第一重分布层包括横向设置的至少一天线接地板，以便在沿以高度方向观察时，其至少部分地位于该半导体芯片的一轮廓内。此外，一第二重分布层形成于该半导体芯片的该第二表面的下方。最后，一金属化结构沿该高度方向形成于该第一表面以及该第一重分布层的上方，其中，该金属化结构包括多个天线结构，当沿该高度方向观察时，该多个天线结构中的每一个至少部分地位于该半导体芯片的该轮廓内。
附图说明
本申请可通过下述结合附图的描述进行理解，其中，类似的参考数字用于识别类似的元件，且其中：
图1为根据说明性实施例，示意性说明了一半导体芯片的俯视图，该半导体芯片在晶圆级封装，且在该半导体芯片的轮廓内，该封装材料中包含多个天线结构；
图2A及图2B为根据说明性实施例，示意性说明了半导体装置的横截面图，该半导体装置包括封装材料中(即成型材料中)的天线结构，其中，图2A所提供的半导体芯片为“正面朝下”，以提供芯片内部接触垫到一封装基板的一接触结构的高效路由，图2B所提供的半导体芯片定位为“正面朝上”，以于半导体芯片和形成的封装材料中的天线结构之间提供非常短的电性连接；
图3A至图3D为根据说明性实施例，示意性说明了在用于将天线结构纳入封装材料的半导体装置的各种制造阶段的横截面图，其中，该封装材料是基于两步(two-step)成型工艺所提供的，通过例如激光钻孔以于封装材料的上部形成接触元件；以及
图4A至图4E为根据说明性实施例，示意性说明了半导体装置在执行两步成型工艺的各个制造阶段的横截面图，其中，接触元件是通过光蚀刻以图案化封装材料的第二层而形成的。
虽然本文所公开的主题容易受到各种修改和替换形式的影响，但其具体实施例已在附图中以实例的方式予以示出，并在本文予以详述。然而，应当理解的是，本文对于具体实施例的描述并不打算将本发明限定于本公开的特定形式，反之，其目的在于涵盖属于本发明精神和范围内的所有修改、等效和替代方案，如所附权利要求所定义的。
主要附图标记说明
100 半导体装置
101 基板或晶圆
110 半导体芯片
111 轮廓
120 封装材料
135A/135C/135F 天线结构(贴片)
200/200A 半导体装置
202 高度方向
210 半导体芯片
212 第一表面
213 第二表面
220 封装材料
220A 第一介电材料(第一部分)
220B 第二介电材料(第二部分)
221 第一重分布层
222 接地板
223 第二重分布层
230 金属化结构
235A/235B/235C/235D 天线结构(贴片)
236 金属线(区域)
237 接触元件
240 接触结构
300 半导体装置
302 高度方向
310 半导体芯片
312 第一表面
313 第二表面
320A 第一部分(封装材料)
320B 第二部分(封装材料)
321 第一重分布层
322 接地板
323 第二重分布层
330 金属化结构
335A/335B 天线结构
337A 通孔
337B 接触元件
340 接触结构
400 半导体装置
406 牺牲材料
410 半导体芯片
412 第一表面
413 第二表面
420A 第一部分
420B 第二部分
421 第一重分布层
423 第二重分布层
430 金属化结构
435A/435B/435C/435D 天线结构
437A 通孔
437B 接触元件
440 接触结构。
具体实施方式
本发明的各种说明性实施例描述如下。为了清晰起见，本说明书并没有描述实际实现的所有特性。当然，在任何此类实际实施例的开发过程中，必须做出许多具体的实施决策，以实现开发人员的特定目标，例如，遵守与系统相关和与业务相关的约束，这些约束在不同的实现之间会有所不同。此外，应当了解的是，这种开发工作可能是复杂和耗时的，但对于本领域的普通技术人员而言，这不会是一项例行的常规工作。
现将参考附图描述本发明的主题。附图中对各种结构、系统以及装置进行了示意性地描述，其仅作为解释之用，以使本申请不被本发明技术人员所熟悉的细节所掩盖。所附图示仅用于描述和解释本发明的说明性实施例。本文所使用的词语和短语，其含义应与相关领域技术人员对这些词语和短语的理解相一致。本领域技术人员所理解的术语或短语的特殊定义，即与普通和习惯含义不同的定义，并不打算通过本领域术语或短语的一致使用来暗示。如果一个术语或短语具有特殊含义，即除本领域技术人员所理解的含义外的其他含义，此类特殊定义将在说明书中以定义的方式明确规定，以直接明确地为术语或短语提供特殊定义。
本发明基于这样的一个概念，即天线结构可以通过将各自的天线结构(即天线贴片)和各自的反射器或接地板合并到封装材料中，从而有效地靠近实际的半导体芯片，该封装材料可用于将半导体芯片以及相应的重分布(redistribution)系统在晶圆级进行封装。为此，封装材料可按两步顺序予以提供，其中，在第一步中，可提供与整个天线系统的反射器或接地板进行组合的所需的重分布层，而剩余的封装材料可在第二步中形成，其中，在形成该封装材料的第二部分之前或之后，可至少形成用于电性接连该天线结构的一金属化结构的接触元件。
在一些说明性实施例中，天线结构(即天线贴片，天线系统的接地板和半导体芯片)可作为一堆叠配置予以提供，其中，当从各相应组件堆叠的高度方向观察时，这些组件的至少一部分可能会横向重叠。也就是说，当以俯视角度(即沿着各自的高度方向)观看封装的半导体装置时，一个或多个天线结构中的至少一个可以横向地定位在半导体芯片的轮廓内，从而有助于实现高空间效率的配置，并可允许在晶圆级别进行封装，且确保天线结构和半导体芯片之间较短的电性连接。
基于两步工艺(例如，通过两步成型工艺)在晶圆级别形成芯片封装件，提供了适当控制用于容纳半导体芯片的各个空腔的尺寸(尤其是厚度)的可能性。此外，天线结构或天线贴片可以高度精确的方式定位于封装件的顶部，且其中，也可以以非常精确的工艺来控制各个天线结构的平面度，这是由于两步工艺能够实现中间平面化步骤，从而减少天线结构的层间高度偏差以及天线结构相对于接地板的层内偏差。通过这种方式，由于天线结构与接地板的高度平面配置，可以建立优越的高性能天线系统。特别是，当提供多个独立可控制的天线结构时，可以对发射辐射的方向性进行高精度的控制，因为任何此类控制策略的效率都很大程度上取决于单个天线结构的平面度。此外，通过将天线结构合并到封装材料中，可以利用相应的优越材料性能，同时通过使用至少两个单独的工艺步骤来应用封装材料，可以获得额外的灵活性，这是因为其厚度(即天线结构与接地板之间的距离)可根据材料特性、待发射辐射的波长等参数进行精确调整。
图1示意性地示出了处于以一封装状态的一半导体装置100的俯视图，其中，半导体装置100仍然是一基板或晶圆101的一部分，所述基板或晶圆101可以包括相同类型的多个半导体装置(未示出)。也就是说，封装的半导体装置100可能仍然需要进行切割，以便连接到另一封装基板(未示出)或印刷电路板(未示出)。
在此阶段中，封装的半导体装置100可包括一半导体芯片110，其可理解为已形成于其中的任何电子组件，例如晶体管、电阻器、电容器、电感器等，其形式取决于半导体芯片110的整个电路设计，其中，至少有一个电路需要连接到一天线系统。根据半导体芯片110的复杂性，甚至整个系统，即通常代表一特定电子系统的功能性的多个功能电路部分，也可以并入半导体芯片110中，其中，如上所述，具体而言，可并入射频(RF)组件以提供封装的半导体装置100具有无线连接性能。因此，半导体芯片110可包括能够在大约20-110GHz的频率范围内对信号进行处理的快速切换晶体管元件，取决于半导体装置100与任何外围组件的无线通信需求。
此外，半导体装置100可包括一封装材料120，其可以任何适当介电材料(例如环氧树脂材料等)的形式提供，其通常用于在晶圆级上封装半导体芯片。应当了解的是，在一些说明性实施例中，封装材料120可具有一基本连续的材料组成，而不考虑封装材料120可在至少两个独立的工艺步骤中应用，在其他情况下，封装材料120可在一横向方向(即图1中的水平方向和垂直方向)和/或在一高度方向(即图1中，垂直于图1所绘平面的方向)具有不同的材料组成。
封装材料120可在其各自表面或其附近纳入一个或多个天线结构或贴片135A至135F，其可由任何适当的导电材料(例如，铜、铜合金、铝、银、金等)所形成。尽管在一些说明性实施例中，本申请可包括单个天线贴片或结构135的可能性，但在其他说明性实施例中，两个或多个天线结构135A至135F可以横向排列，使得多个天线结构135A至135F中的至少一个在半导体芯片110的轮廓111内。也就是说，天线结构135A至135F中的至少一个在轮廓111内，而在另一说明性实施例中，如图1所示，多个天线结构135A至135F中的任何一个至少部分的在轮廓111内，因此与轮廓111所描绘的芯片区域重叠(当从高度方向观察时)。此外，应当了解的是，尽管图1中显示了六个天线结构135A至135F，但可根据总体装置需求而采用任何其他数量的天线结构。此外，天线结构135A至135F的具体横向形状及其尺寸也可根据总体需求进行调整。从下面的描述可以明显看出，本申请提供了一些技术，其在设计和定位各自的天线结构时，可以实现高度的灵活性。
如图1所示，用于形成封装半导体装置100的各制造技术将在后续的图3A至图3D和图4A至图4E中讨论。
图2A示意性地说明了半导体装置200的横截面图，除了相应封装材料中所提供的天线结构的尺寸和数量有所不同之外，其可能与图1中所示的半导体装置100具有基本相同的配置。如图所示，半导体装置200可包括具有一第一表面212和相对的一第二表面213的一半导体芯片210。关于半导体芯片210的总体配置，也可参考先前图1中所讨论的半导体芯片110。
此外，在所示实施例中，第二表面213可代表一“功能”或“主动”表面，其可包括多个接触垫(未示出)，其可代表提供与半导体芯片210中的电子组件进行电性连接的一金属化系统(未示出)的各个“端点”。半导体芯片210可由一封装材料220(例如基于环氧树脂的塑料材料、聚合物材料等)包围，以使半导体芯片210具有机械强度、电气完整性等。如图所示，封装材料220可包括一第一部分或第一介电材料220A，其可包围半导体芯片210并与之接触，而以第二部分或一第二介电材料220B可在第一部分220A的“上方”形成。在一些说明性实施例中，第一和第二部分220A,220B可代表相同的封装材料，因此在射频行为、机械稳健性、热行为等方面具有基本相同的特征。所以，在这种情况下，封装材料220作为一个整体对任何热、机械、电气和其他刺激的“响应”可以有效预测。应当了解的是，可通过制备任何类型的复合材料而轻易地调整封装材料220的材料特性，例如通过将各自的基材(例如，环氧树脂或任何其他聚合物材料)与其他组分(例如二氧化硅等形式的无机组分)混合。
显而易见的是，在一些说明性实施例中，半导体芯片210、封装材料的第一部分220A以及第二部分220B形成一堆叠配置，其中，堆叠方向也可称为一高度方向，如202所示，即图2A中的垂直方向。
一第一重分布层221可形成在半导体芯片210的第一表面212“上方”的封装材料220中。
一般应当了解的是，关于沿高度方向202的一相对位置的任何参考应理解为参考半导体芯片210的第一表面212。例如，在这方面，第二表面213位于第一表面212的“下方”。
第一重分布层221可代表具有在其中形成一适当图案的一导电材料层，以便在需要时提供接触区域，其中，可提供至少一个或多个接底层或接地板222，以便与半导体芯片210横向重叠。接地板222可理解为二维导电区域，其可形成以对抗形成一金属化结构230的一部分的各自的天线结构或贴片235A,235B,235C,235D。也就是说，金属化结构230形成在封装材料220内，尤其是第二部分220B内。金属化结构230可另外包括各自的金属线或区域236，其可用于将各自的天线结构235A-235D与相应的接触元件237连接，接触元件237还可提供与形成于第二表面213下方的一第二重分布层223的连接，并提供形成在第二表面213中或第二表面213附近的各芯片内部接触垫(未示出)的电性连接。金属线或区域236以及接触元件可称为金属化结构230的一连接结构。因此，天线结构235A-235D可以通过金属化结构的相应的金属线236和接触元件237以及第二重分布层223电性连接到半导体芯片210的芯片内部组件，从而实现针对各天线结构235A-235D的单独控制。
此外，第二重分布层223被适当地配置，以便与一接触结构240电性连接，接触结构240可包括焊球、金属柱等，以便提供与另一载体基板(未示出)或印刷电路板(未示出)的连接。因此，在图2A所示的实施例中，半导体芯片210被定位为“正面朝下”，这意味着是通过第二表面213和第二重分布层223与半导体芯片210的外围建立电性接触，其还提供与第一重分布层221的电性连接，例如，连接至接地板222以及金属化结构230，从而连接至天线结构235A-235D。在这种配置中，提供了从芯片210到接触结构240的短连接，这在需要快速I/O(输入/输出)功能的快速操作电子组件的环境中可能是有利的。另一方面，由于至少部分或全部天线结构235A-235D在高度方向202上与半导体芯片210的轮廓重叠和/或在半导体芯片210的轮廓内，天线结构235A-235D仍可以高空间效率的的方式予以提供，正如针对图1的半导体装置100中所讨论的。
图2B示意性的示出了半导体装置200A，除了半导体芯片210沿高度方向202的方向不同之外，该装置的结构基本上与图2A中的半导体装置200相同。因此，各组件将使用相同的参考数字予以标识，任何此类组件的冗余解释将被省略。
因此，半导体装置200A包括具有第一部分和第二部分220A,220B、以及形成于半导体芯片210的一第一表面212上方的第一重分布层221的封装材料220，与图2A所示的半导体装置200相反，其在表面212中以及表面212的附近形成各自的芯片内部接触垫(未示出)。所以，包括一个或多个接地板222的第一重分布层221可进一步构造，以适当地连接至第一表面212。另一方面，形成在半导体芯片210的第二表面213下方的第二重分布层223可以通过适当地构造和布线的导电线而连接至接触结构240，并可通过各自的接触元件237而连接至金属化结构230。另一方面，接触元件237还提供与天线结构235A-235D的电性连接，其中，可在半导体芯片210中的各个组件和天线结构235A-235D之间建立更短的长度，从而进一步减少天线结构235A-235D的馈电线可能引起的任何负面影响。
参考图3A至图3D以及图4A至图4E，其描述了各制造技术和策略，这些技术和策略可用于形成一封装的半导体装置，例如，先前在图1、图2A和图2B中所讨论的装置100,200,200A。
图3A示意性地示出了在一制造阶段中的一半导体装置300的一横截面图，其中，一半导体芯片310嵌设于一封装材料的一第一部分320A。关于部分320A的特性，可以参考半导体装置100,200和200A。此外，一第一重分布层321形成在第一部分320A中或其上，并具有适当的结构以连接至半导体芯片310的一第一表面312。如先前在图2B中所讨论的，半导体芯片310可具有“正面朝上”的配置，因此，从半导体芯片310到外围的各个电性连接，尤其是到各个封装材料中的电性连接，可以通过连接至第一表面312的第一重分布层321来完成。另外，当沿着一高度方向302观察时，第一重分布层321可包括与半导体芯片310的轮廓重叠和/或横向包含在半导体芯片310的轮廓内的至少一接地板322。此外，可在第一部分320A中提供各通孔337A，其可被理解为仍将形成的各接触元件的一第一部分，以便连接到第一重分布层321。
如图3A所示的半导体装置300可根据以下工艺策略形成。在一些方法中，重分布层321可以与任何适当的牺牲材料(未示出)而形成，例如，一类材料等，其中，可应用已知的图案化技术以提供各自的沟槽和开口，所述沟槽和开口可以填充适当的导电材料，例如，铜、铜合金、银、铝等。在这方面，也可以形成通孔337A，例如，通过形成各自的开口并根据适当的沉积配方(例如电镀技术等)填充该开口。在建立了第一重分布层321和通孔337A之后，可通过任何适当的技术将半导体芯片310附接至第一重分布层321，例如，通过使用胶带等。应当理解的是，半导体芯片310的附接是在晶圆级上进行的，也就是说，一相应的晶圆包括附接至一相应结构的多个半导体芯片，且该相应结构包括多个第一重分布层321。
此外，可例如通过使用适当的前体(precursor)材料(例如环氧树脂、聚合物材料等)的成型工艺形成适当的介电材料，即，封装材料的部分320A，其中，可通过引入其他材料(例如二氧化硅等形式的无机组件)而调整适当的材料特性。例如，在形成部分320A后，通过成型工艺(例如注射成型的类型)，可将半导体芯片310可靠地嵌入材料320A中，同时各空腔也可被填充至材料320A内，例如，导电线和第一重分布层321和通孔337A的区域之间的各“空间”。
图3B示意性地说明了处于进一步先进制造阶段中的半导体装置300。也就是说，在形成部分320A之后，例如，通过一第一成型工艺，在第二表面313附近的材料320A的表面可以接地，因此，可以对其进行平坦化和图案化(如果需要的话)，例如，通过光刻，从而形成基于任何适当导电材料的第二重分布层323。通过这种方式，可通过通孔337A在第一重分布层321和第二重分布层323之间建立一连接。可能需要相应的电性连接，以在表面313下方提供用于连接外部组件的一适当的接触结构。
图3C示意性地说明了处于进一步先进制造阶段的半导体装置300，其中，可在第一重分布层321之上或第一重分布层321的上方形成一封装材料的一第二部分320B。为此，可给予任何适当的前体材料实施进一步的成型工艺。如上所述，在一些实施例中，第一部分320A和第二部分320B可具有基本相同的材料特性，从而基于具有良好的可控性和可预测的材料特性的材料系统提供经济高效的制造工艺。
在一些说明性实施例中，封装材料320A,320B在装置300的某些操作条件下的热响应和机械响应可在生产工艺之前或期间确定，并且可以获得一个或多个材料参数(例如，材料成分、材料厚度等)之间的相关性，以便能够预测给定操作条件下封装材料320A,320B中的机械应力条件。此外，可以确定第一和/或第二重分布层321,323的厚度与封装材料320A,320B中的相应应力条件之间的相关性，从而提供一种在各种操作条件下的半导体装置300的运行期间，控制封装材料320A、320B中的应力的有效技术。也就是说，在确定相关关系后，可以通过调整重分布层321和323中的一个或两个的厚度来控制封装材料320A,320B的应力行为。由于封装材料320A,320B可通过两步工艺(例如成型工艺)提供，因此，一给定材料成分的最终厚度和平面度可以非常精确地方式进行调整，从而有助于该完成的半导体装置300的优异性能。
在提供第二部分320B之后，例如，可应用图形化工艺以基于激光钻孔技术等形成通过材料320B的开口，从而建立与通孔337A的连接。然后可以用适当的导电材料(例如铜、铜合金等)填充各个开口，其可基于电镀技术等完成。
图3D示意性地说明了处于进一步先进制造阶段的半导体装置300。如图所示，一金属化结构330可形成于具有各接触元件337B的第二部分320B中，其可通过激光钻孔和电镀而形成。如上所述，各天线结构335A,335B可设置在第二部分320B的顶面。天线结构335A,335B和相应的其他金属线和区域可通过适当的图案化第二部分320B而形成，例如，通过光刻等，随后进行沉积工艺以沉积一导电材料和移除其不需要的部分。为此，可以应用已知工艺策略。
此后，可对包括半导体装置300在内的整个系统进行处理以接收一接触结构340，其可通过已知的工艺策略来完成，所述工艺策略用于在提供一介电材料，如果需要的话，并以焊球、金属柱等的形式形成适当的接触元件，正如倒装芯片接触机制中所知的。因此，接触结构340通过第二重分布层323、通孔337A和第一重分布层321来与半导体芯片310电性连接，半导体芯片310还包括接地板322(参见图3A)。
图4A示意性地说明了在形成一封装的半导体装置的各制造阶段期间的半导体装置400的横截面图，其中封装材料包括各自的天线结构。应当理解的是，除了前导数字为“4”而非“3”或“2”或“1”之外，半导体器件400的任何与先前描述的组件相似或相同的组件均用相同的参考符号表示。而任何这些组件的相应的冗余解释均予以省略。
在图4A中，半导体装置400与图3A中的半导体装置300具有基本相同的配置，因此，包括与其第一表面412连接到第一重分布层421的半导体芯片410，第一重分布层421形成于封装材料的第一部分420A中及第一部分420A上方。如图4A所示的装置400可根据先前图3A中所讨论的工艺策略形成。
图4B示意性地说明了处于进一步先进制造阶段的半导体装置400，其中，第二重分布层423可形成在半导体芯片410的第二表面413的下方，并且可通过通孔437A连接到第一重分布层421。关于形成图4B所示的配置的任何工艺策略，可参考半导体装置300。
图4C示意性地说明了半导体装置400，其中，接触元件437B可以适当的高度和尺寸形成在第一重分布层421上，以便将仍将形成的天线结构电性连接到第一重分布层421。接触元件437B可在一牺牲材料406的基础上形成，其可以厚膜抗蚀剂的形式提供，该厚膜抗蚀剂具有基本上对应于接触元件437B的一所需高度的一厚度。牺牲材料406可基于一光刻工艺而被图案化，其中，材料406本身可以是一辐射敏感材料，或者可以基于一辐射敏感抗蚀材料被图案化。因此，通过应用用于至少对接触元件437B进行图案化的一光刻工艺，可以以非常精确地方式调整尺寸、位置，尤其是沿高度方向的形状。也就是说，在牺牲材料406中形成的各个开口可以得到任何适合的形状，例如，在图案化工艺期间，可以通过应用具有一各向异性蚀刻行为的已知蚀刻技术获得非常陡峭的侧壁。此外，与例如激光钻孔开口相比，侧壁的表面粗糙度可能降低，这也可以降低传输损耗，因为高频电流通常在导体的表面区域(即接触元件)传导。因此，接触元件的侧壁的光滑配置可能会降低这种“皮肤效应”。所以，根据接触元件437B的形状和/或表面特性，可以很好地控制接触元件437B的电性特性，因为这些接触元件代表了仍要形成的各自天线结构的馈电线的一个重要部分。
此后，可基于已知的移除技术(例如等离子灰化、湿化学蚀刻等)移除牺牲材料406。
图4D示意性地说明了处于进一步先进制造阶段的半导体装置400，其中，第二部分420B可例如通过进一步的成型工艺予以提供，其中，在这种情况下，材料特性、厚度等也可以在沉积工艺期间和/或一后续平坦化工艺(例如研磨工艺等)期间进行适当的选择。
图4E示意性地说明了将具有金属化结构430的半导体装置400，金属化结构430包括天线结构435A-435D以及用于提供天线结构435A-435D与第一重分布层421之间电性连接并因此连接半导体芯片410的任何其他金属线和接触元件437B。此外，接触结构440设置在半导体芯片410的下方，并通过第二重分布层423、通孔437A和第一重分布层421来与半导体芯片410连接，如上所述。
应了解的是，在图3A至图3D以及图4A至图4E中所示的工艺策略已在各自半导体芯片的“正面朝上”的配置中予以描述。需要注意的是，上文所讨论的工艺技术也可应用于“正面朝下”的配置，例如，图2A所示的半导体装置200。在这种情况下，必须以适当的配置形成相应的第一重分布层和第二重分布层。同样的，在这种情况下，第二重分布层223(图2A)和相应的天线结构235A-235D之间的连接的至少一部分可基于激光钻孔所形成的通孔或接触元件而建立，或基于涉及一光刻工艺以及一相应的各向异性蚀刻工艺的高度可控的图案化策略而建立。
因此，本申请提供了一种制造技术以及相应的封装半导体装置，其中，所述封装可以基于可在两步工艺中应用的一封装材料而在晶圆级上完成，以在调整整体材料参数方面提供卓越的灵活性。此外，可将各自的天线结构设置于半导体芯片的上方，从而在晶圆级上实现有效封装，并确保半导体芯片与天线结构之间的非常短的电性连接。
以上所公开的具体实施例仅为说明性实施例，本发明可以不同但等效的方式进行修改和实施，对于受益于本文教示的本领域技术人员来说，这些方式是显而易见的。例如，上述工艺步骤可按不同的顺序执行。此外，除权利要求书中所述外，本文所示的实施例或设计细节不受任何限制。因此，很明显，上述所公开的具体实施例可能被修改或修改，并且所有这些变化都被纳入本发明的范围和精神范围内。请注意，在本说明书和所附权利要求书中，使用诸如“第一”、“第二”、“第三”或“第四”等术语来描述各种工艺或结构，仅用作对这些步骤/结构的简短参考，并不一定意味着这些步骤/结构需按顺序执行/形成。当然，根据具体的声明语言，可能需要或可能不需要此类流程的有序序列。因此，本文所寻求的保护范围应如所附的权利要求所述。

Claims (19)

1.一种形成半导体装置的方法，其特征在于，该方法包括：
形成一第一重分布层于一半导体芯片的一第一表面的上方，该第一重分布层包括至少一天线接地板；
形成一第一介电材料，以包围该半导体芯片并将该半导体芯片机械地连接到该第一重分布层；
形成一第二重分布层，以连接至该半导体芯片的一第二表面，该第二表面与该第一表面相对；
形成一第二介电材料于该第一重分布层之上及上方；
确定该第一介电材料和该第二介电材料中的机械应力与该第一重分布层和该第二重分布层的至少一个的厚度的一相关性，并通过调整该第一重分布层和该第二重分布层中的至少一个的实施厚度，以使用该确定的相关性进行应力控制；以及
形成一金属化结构于该第二介电材料中，该金属化结构包括一个或多个天线结构以及一连接结构，该连接结构将该一个或多个天线结构电性连接到该第一重分布层和该第二重分布层中的至少一个。
2.根据权利要求1所述的方法，其特征在于，该一个或多个天线结构中的至少一个为横向设置，以便在沿以高度方向观察时位于该半导体芯片的一轮廓内。
3.根据权利要求1所述的方法，其特征在于，形成该金属化结构包括在形成该第二介电材料之前形成该金属化结构的一第一部分，以及在形成该第二介电材料之后形成该金属化结构的一第二部分。
4.根据权利要求3所述的方法，其特征在于，形成该金属化结构的该第一部分包括图案化形成于该第一重分布层上方的一牺牲材料，以及在该图案化的牺牲材料存在的情况下执行一沉积工艺，以便在该连接结构中沉积用于形成接触元件的一导电材料。
5.根据权利要求4所述的方法，其特征在于，图案化该牺牲材料包括执行一光刻工艺。
6.根据权利要求4所述的方法，其特征在于，形成该金属化结构的该第二部分包括在该接触元件存在的情况下形成该第二介电材料，以及形成至少该一个或多个天线结构于该第二介电材料中。
7.根据权利要求1所述的方法，其特征在于，形成该金属化结构包括形成开口于该第二介电材料中，以便连接至该第一重分布层，并在该开口中填充一导电材料。
8.根据权利要求7所述的方法，其特征在于，至少一些该开口是通过钻孔形成的。
9.根据权利要求1所述的方法，其特征在于，该第一介电材料通过一第一成型工艺而形成。
10.根据权利要求9所述的方法，其特征在于，该第二介电材料由相对于该第一成型工艺独立执行的一第二成型工艺而形成。
11.根据权利要求1所述的方法，其特征在于，该方法是在分离成独立芯片之前，在一整体半导体晶圆上予以执行。
12.一种射频半导体装置，其特征在于，包括：
一半导体芯片，其被配置成用于处理射频信号，该半导体芯片具有一第一表面以及相对的一第二表面；
一介电封装材料的第一部分，其包围该半导体芯片；
一第一重分布层，其形成在该半导体芯片的该第一表面的上方，该第一重分布层包括至少一天线接地板，该天线接地板为横向设置，以便当沿着高度方向观察时，至少部分地位于该半导体芯片的一轮廓内；
该介电封装材料的第二部分，其形成于该第一重分布层之上及上方；
一第二重分布层，其形成于该半导体芯片的该第二表面的下方，以及
一金属化结构，其形成于该第一表面的上方，并沿该高度方向与该第一重分布层隔开，并包括一个或多个天线结构，当沿该高度方向观察时，该一个或多个天线结构中的至少一个位于该半导体芯片的该轮廓内，
其中，确定该介电封装材料的该第一部分和该第二部分中的机械应力与该第一重分布层和该第二重分布层的至少一个的厚度的一相关性，并通过调整该第一重分布层和该第二重分布层中的至少一个的实施厚度，以使用该确定的相关性进行应力控制。
13.根据权利要求12所述的射频半导体装置，其特征在于，该半导体芯片的该第一表面包括与该第一重分布层电性连接的接触垫。
14.根据权利要求13所述的射频半导体装置，其特征在于，该装置还包括在该第一重分布层和该第二重分布层之间延伸的接触元件，该接触元件将该接触垫电性连接至一封装接触结构，以用于连接到一基板以及一印刷电路板中的一个。
15.根据权利要求12所述的射频半导体装置，其特征在于，该半导体芯片的该第二表面包括电性连接至该第二重分布层的接触垫。
16.根据权利要求15所述的射频半导体装置，其特征在于，该装置还包括在该第二重分布层和该一个或多个天线结构之间延伸的接触元件，以用于将该一个或多个天线结构与该半导体芯片电性连接。
17.根据权利要求12所述的射频半导体装置，其特征在于，提供两个或多个天线结构，且当沿着该高度方向观察时，该两个或多个天线结构中的每一个至少部分地横向定位于该半导体芯片的该轮廓内。
18.一种射频半导体装置，其特征在于，包括：
一半导体芯片，其包括至少一射频组件，该半导体芯片具有一第一表面以及相对的一第二表面；
一介电封装材料的第一部分，其包围该半导体芯片；
一第一重分布层，其形成于该半导体芯片的该第一表面的上方，该第一重分布层包括至少一天线接地板，该天线接地板为横向设置，以便当沿一高度方向观察时，其至少部分地位于该半导体芯片的一轮廓内；
该介电封装材料的第二部分，其形成于该第一重分布层之上及上方；
一第二重分布层，其形成于该半导体芯片的该第二表面的下方；以及
一金属化结构，其沿该高度方向形成于该第一表面以及该第一重分布层的上方，该金属化结构包括多个天线结构，当沿该高度方向观察时，该多个天线结构中的每一个至少部分地位于该半导体芯片的该轮廓内，
其中，确定该介电封装材料的该第一部分和该第二部分中的机械应力与该第一重分布层和该第二重分布层的至少一个的厚度的一相关性，并通过调整该第一重分布层和该第二重分布层中的至少一个的实施厚度，以使用该确定的相关性进行应力控制。
19.根据权利要求18所述的射频半导体装置，其特征在于，该半导体芯片的该第一表面包括与该第一重分布层电性连接的接触垫，该半导体装置还包括在该第一重分布层和该第二重分布层之间延伸的接触元件，且其中，该接触元件将该接触垫电性连接至一封装接触结构，以用于连接到一基板以及一印刷电路板中的一个。
CN201910807853.9A 2018-08-31 2019-08-29 具有集成天线结构的晶圆级封装 Active CN110875289B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/118,791 US10580745B1 (en) 2018-08-31 2018-08-31 Wafer level packaging with integrated antenna structures
US16/118,791 2018-08-31

Publications (2)

Publication Number Publication Date
CN110875289A CN110875289A (zh) 2020-03-10
CN110875289B true CN110875289B (zh) 2023-08-29

Family

ID=69526979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910807853.9A Active CN110875289B (zh) 2018-08-31 2019-08-29 具有集成天线结构的晶圆级封装

Country Status (4)

Country Link
US (1) US10580745B1 (zh)
CN (1) CN110875289B (zh)
DE (1) DE102019212931A1 (zh)
TW (1) TWI712150B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102499038B1 (ko) * 2018-12-06 2023-02-13 삼성전자주식회사 안테나 모듈
KR102561724B1 (ko) * 2018-12-07 2023-07-31 삼성전자주식회사 안테나 모듈 및 그를 포함하는 전자 장치
US10818588B2 (en) * 2019-01-31 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, package structure and method of fabricating the same
WO2023070033A1 (en) * 2021-10-22 2023-04-27 Adeia Semiconductor Technologies Llc Radio frequency device packages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093598A (zh) * 2016-02-17 2017-08-25 英飞凌科技股份有限公司 包括天线的半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
US8263437B2 (en) * 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9806040B2 (en) * 2015-07-29 2017-10-31 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
US10312112B2 (en) * 2017-06-20 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package having multi-band antenna and method of forming the same
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10157834B1 (en) * 2017-09-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093598A (zh) * 2016-02-17 2017-08-25 英飞凌科技股份有限公司 包括天线的半导体装置

Also Published As

Publication number Publication date
US10580745B1 (en) 2020-03-03
TW202025438A (zh) 2020-07-01
CN110875289A (zh) 2020-03-10
US20200075513A1 (en) 2020-03-05
DE102019212931A1 (de) 2020-03-05
TWI712150B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN110875289B (zh) 具有集成天线结构的晶圆级封装
EP3413347B1 (en) Semiconductor package having discrete antenna device
US9666930B2 (en) Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound
US10861842B2 (en) Electronic system having increased coupling by using horizontal and vertical communication channels
US9899298B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
EP2965353B1 (en) A substrate-less interposer
US12094842B2 (en) Semiconductor device having an antenna arranged over an active main surface of a semiconductor die
US9331029B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
KR101187214B1 (ko) 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US7135780B2 (en) Semiconductor substrate for build-up packages
US6822324B2 (en) Wafer-level package with a cavity and fabricating method thereof
US8987050B1 (en) Method and system for backside dielectric patterning for wafer warpage and stress control
EP2399288B1 (en) Integrated circuit micro-module
KR102591624B1 (ko) 반도체 패키지
US20070075413A1 (en) Semiconductor package
KR20220084107A (ko) 마이크로전자 디바이스 조립체 및 패키지 및 관련 방법 및 시스템
KR20020043435A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW202123416A (zh) 半導體封裝及其製造方法
CN108711570B (zh) 集成芯片封装结构的多芯片封装结构及其制作方法
US10770432B2 (en) ASICS face to face self assembly
CN115312511A (zh) 封装及封装方法
CN113258256A (zh) 天线模块
US9099453B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
KR20130077565A (ko) 반도체 패키지 및 그 제조 방법
US8836117B2 (en) Electronic device having a contact recess and related methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210308

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES INC.

GR01 Patent grant
GR01 Patent grant