CN110875070A - 用于经由温度设置本地电源域超时的方法及装置 - Google Patents

用于经由温度设置本地电源域超时的方法及装置 Download PDF

Info

Publication number
CN110875070A
CN110875070A CN201910421810.7A CN201910421810A CN110875070A CN 110875070 A CN110875070 A CN 110875070A CN 201910421810 A CN201910421810 A CN 201910421810A CN 110875070 A CN110875070 A CN 110875070A
Authority
CN
China
Prior art keywords
timeout
power
circuit
memory device
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910421810.7A
Other languages
English (en)
Other versions
CN110875070B (zh
Inventor
S·J·洛维特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110875070A publication Critical patent/CN110875070A/zh
Application granted granted Critical
Publication of CN110875070B publication Critical patent/CN110875070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及用于经由温度设置本地电源域超时的方法及装置。一种半导体装置可包含：本地电源域，其经配置以选择性地将电力提供到存储器装置的逻辑块或防止电力到所述存储器装置的逻辑块；及温度传感器，其定位在所述半导体装置上。所述半导体装置还可包含超时电路，其至少部分基于来自温度传感器的温度信息将所述本地电源域的断电延迟超时时间。

Description

用于经由温度设置本地电源域超时的方法及装置
技术领域
本文描述的实施例大体上涉及半导体装置领域。更具体来说，当前实施例包含用于至少部分基于温度设置本地电源域的断电延迟的一或多个系统、装置及方法。
背景技术
本段落希望向读者介绍可与下文描述及/或主张的本发明的各个方面有关的所属领域的各个方面。据信，此论述有助于向读者提供背景信息以有利于更好地理解本发明的各个方面。因此，应理解，应从这个背景下阅读这些陈述，且其不应被认为是对现有技术的承认。
存储器装置及其它逻辑电路系统中的各种操作模式可实施逻辑电路，其包含多种类型的电路，例如布尔逻辑门，以取决于对应输入产生某些输出。在任何时间点，一些逻辑电路可处于使用中而其它逻辑电路不处于使用中。然而，当不处于使用中时，逻辑电路仍可消耗电力(例如，归因于泄漏电流)。本地电源域(LPD)可个别地将电力供应到一或多个逻辑电路，且因此，允许个别逻辑电路在不处于使用中时被断电。将电力切换到逻辑电路也可消耗电力，且LPD的快速循环可导致额外电力使用。因此，本文描述的实施例可涉及上文陈述的问题中的一或多者。
发明内容
一方面，本发明提供一种存储器装置，其包括：本地电源域，其经配置以选择性地将电力提供到所述存储器装置的逻辑块或防止电力到所述存储器装置的逻辑块；温度传感器，其定位在所述存储器装置上；及超时电路，其至少部分基于来自所述温度传感器的温度信息将所述本地电源域的断电延迟超时时间。
在另一方面中，本发明提供一种半导体装置，其包括：逻辑电路，其经配置以处理所述半导体装置中的信号；温度传感器，其经配置以感测对应于所述逻辑电路的温度；及超时电路，其经配置以至少部分基于所述温度控制到所述逻辑电路的电力供应。
在又另一方面中，本发明提供一种方法，其包括：接收对应于半导体装置的逻辑块的温度信息；至少部分基于所述温度信息确定断电信号的超时延迟，其中所述断电信号经配置以关闭到所述逻辑块的电力；及响应于所述逻辑块未处于使用中的信号通知，将电力关闭所述逻辑块延迟所述超时延迟。
附图说明
图1是说明根据本发明的实施例的计算机系统的框图；
图2是说明根据本发明的实施例的实例存储器装置的框图；
图3是根据本发明的实施例的实例电力控制电路的示意图；
图4是根据本发明的实施例的能量使用对超时时间的图形；
图5是根据本发明的实施例的高温场景及低温场景的实例时序图的说明；
图6是根据本发明的实施例的实例超时电路的示意图；
图7是输出温度信息的实例逻辑的示意图；及
图8是根据本发明的实施例的用于延迟逻辑块的断电的实例方法的流程图。
具体实施方式
下文将描述一或多个特定实施例。为了提供这些实施例的简洁描述，本发明中未描述实际实施方案的所有特征。应了解，在任何此实际实施方案的开发中，如在任何工程或设计项目中，必须做出众多特定于实施方案的决策以实现开发者的特定目标，例如符合系统相关及商业相关约束，其可因实施方案而异。此外，应了解，此开发努力可能是复杂且耗时的，但对于受益于本发明的所属领域的一般技术人员，这仍是设计及制造(fabrication/manufacture)的例行任务。
为了帮助减少归因于泄漏电流的电力消耗，在一些实施例中，时钟启用信号(例如，CKE)或其它通知信号向本地电源域(LPD)提供可何时关闭到逻辑电路的电力及何时请求开启电力的通知。CKE信号可为或可不为周期性的，且因而，请求的电力可能不可通过LPD预测。因而，可能有利的是，延迟逻辑电路的断电以防止LPD的快速循环以降低整体电力消耗。理想延迟时间可对应于在逻辑电路未处于使用中时消耗的泄漏电流量及用于切换LPD的能量的量。此外，与在相对较冷温度下相比，在更高的温度下逻辑电路可具有更高泄漏电流。因此，断电延迟可为至少部分基于逻辑电路的温度，其可通过裸片上温度传感器(例如，定位在与逻辑电路相同的硅衬底、芯片及/或电路板上)测量。此外，在一些实施例中，超时电路的输出可直接控制到逻辑电路的电力而无需使用本地电源域。
现参考图1，说明计算机系统10的简化框图，计算机系统10可包含用于将电力供应到逻辑电路的一或多个LPD。计算机系统10包含控制器11及半导体装置12。控制器11可包含处理电路，例如一或多个处理器13(例如，一或多个微处理器)，其可执行软件程序以经由一或多个双向通信总线14将各种信号提供到半导体装置12以有利于数据传输及接收。此外，处理器13可包含多个微处理器、一或多个“通用”微处理器、一或多个专用微处理器及/或一或多个专用集成电路(ASIC)或其某一组合。举例来说，处理器13可包含一或多个精简指令集(RISC)处理器。
处理器13可耦合到一或多个存储器15，其可存储信息，例如控制逻辑及/或软件、查找表、配置数据等。在一些实施例中，处理器13及/或处理器15可在控制器11外部。存储器15可包含有形非暂时性机器可读媒体，例如易失性存储器(例如，随机存取存储器(RAM))及/或非易失性存储器(例如，只读存储器(ROM)、快闪存储器、硬盘驱动器或任何其它合适的光学、磁性或固态存储媒体或其组合)。存储器15可存储多种信息且可用于各种目的。举例来说，存储器15可存储供处理器13执行的机器可读及/或处理器可执行指令(例如，固件或软件)，例如用于将各种信号及命令提供到半导体装置12以有利于待由半导体装置12写入、读取、处理或中继的数据的传输及接收的指令。
控制器11可通过一或多个命令及输入/输出(I/O)接口16与半导体装置12通信。一般来说，命令及输入/输出接口16提供外部装置(例如控制器11)对半导体装置12的各种组件的存取。时钟信号可在半导体装置12与外部装置(例如控制器11)之间传递以提供同步数据传送及在半导体装置12内的内部使用。举例来说，CKE信号17可提供何时启用及/或停用逻辑电路(例如逻辑块18)的指示。CKE信号17可(例如)从控制器11被传递到半导体装置12，或可由半导体装置12内的电路生成。
在一个实施例中，CKE信号17可用于控制半导体装置12上的逻辑块18的LPD。另外，超时电路20可用于基于温度延迟将逻辑块18断电。一或多个温度传感器22可定位在裸片上或极接近于半导体装置12而定位，且可测量逻辑块18的直接温度、环境温度或半导体装置12的总体(例如，平均)温度。在一个实施例中，温度传感器22定位在半导体装置12上以便确定逻辑块18的温度。因而，半导体装置12的多个LPD可取决于定位在每一LPD的相应逻辑块18的温度传感器22各自具有超时电路20。另外或替代地，多个LPD可使用单个超时电路20，及/或多个超时电路20可共享共同温度传感器22。
如应了解，控制器11及半导体装置12可经实施作为单独组件或经实施一起作为单个装置。此外，LPD、逻辑块18及超时电路20可经实施在任何合适的半导体装置12上。举例来说，图2是说明作为实例半导体装置12的存储器装置24的功能框图。在一些实施例中，存储器装置24可经安置在主机装置中(物理集成到主机装置中或以其它方式连接到主机装置)或以其它方式耦合到主机装置。主机装置可包含桌上型计算机、膝上型计算机、呼机、蜂窝电话、个人备忘记事本、便携式音频播放器、控制电路、相机及类似物中的任一者。主机装置还可为网络节点，例如路由器、服务器及/或客户端(例如，先前描述的计算机类型的一者)。主机装置可为某种其它种类的电子装置，例如复印机、扫描仪、打印机、游戏机、电视机、机顶盒视频分配或记录系统、电缆盒、个人数字媒体播放器、工厂自动化系统、用汽车计算机系统或医疗装置。应注意，用于描述系统的这些各种实例的术语，如本文使用的其它术语，可共享一些参考物，且因而，不应因为列出的其它术语而狭隘地解释。
主机装置可因此是基于处理器的装置，其可包含处理器，例如微处理器，其控制主机装置中的系统功能及请求的处理。此外，任何主机处理器可包括共享系统控制的多个处理器。主机处理器可直接或间接耦合到主机装置的额外系统元件，使得主机处理器通过执行可存储在主机装置内或主机装置外的指令控制主机装置的操作。
在一些实施例中，存储器装置24可包含集成在半导体芯片上的DDR5(双倍数据速率5)SDRAM(同步动态随机存取存储器)、集成在单个半导体芯片上的LPDDR4(低功耗双倍数据速率4)类型DRAM(动态随机存取存储器)及类似物。然而，如应了解，可结合任何合适类型的存储器装置24利用本文论述的实施例。每一电子装置具备耦合到外部端子的存储器装置24。应理解，这些外部端子可为接合垫、输入、引脚、端子及类似物，但在本文中为便于论述称为垫。存储器装置24可至少部分基于命令/地址信号(例如，CA信号)及/或时钟信号(例如，Clk及ClkF)促进操作(例如，读取及/或写入操作)。
CA信号及时钟信号可(例如)经由CA总线及时钟总线或来自控制器11或主机处理器的任何合适的通信耦合被供应到电子装置的CA垫25及时钟垫26。CA信号及外部时钟信号可被供应到存储器装置24或在板上生成，借此有利于关于存储器装置24中包含的存储器单元阵列的存取操作。另外，存储器装置24可从控制器接收额外信号，例如芯片选择(CS)信号，且这些信号可个别地被供应到电子装置的一或多个存储器装置24。如描绘，存储器装置24可在芯片选择垫27处接收芯片选择信号。芯片选择信号可启用存储器装置24以进行存储器操作。
可经由通信耦合在数据(例如，DQ)垫28处从存储器装置24读取或写入存储器装置数据(DQ)。在一些实施例中，存储器装置24可能不准许读取及写入操作两者，例如在基于只读存储器(ROM)的电子装置的情况中。
存储器装置24可包含一或多个存储器单元阵列29(例如，存储器库BANK-0到Bank-7)，其中每一者分别可包含字线(WL)及位线(BL、作为BLB的反BL)。行解码器/驱动器30可选择字线，而列解码器/驱动器31可选择位线。位线可为成对的且可耦合到存储器单元阵列29的感测放大器32(SA)。感测放大器32可放大位线BL与BLB之间生成的电压差。感测放大器32还可至少部分基于位线BL与BLB之间生成的电压差将读取数据供应到互补本地输入/输出线(LIOT/B)，其中本地输入/输出线可表示一对线(例如，正常及反向线)。供应到本地输入/输出线的读取数据可经由开关电路(TG)34被传送到互补主输入/输出线(MIOT/B)。主输入/输出线上的读取数据可经转换成单端信号且经由读取/写入放大器38(RW AMP)被传输到数据输入/输出电路36，读取/写入放大器38用以转译可在垫处解译的值与可由内部存储器单元阵列29解译的值之间的电信号值(例如，电压电平)。
如先前描述，存储器装置24可包含CA垫25、时钟垫26、数据垫28及一或多个芯片选择垫27。存储器装置24还可包含接收第一电压量的电压垫40及接收第二电压量的电压垫42，例如，第一电压量及第二电压量分别对应于逻辑高电压值及逻辑低电压值(例如，VDD及VSS)。CA信号在CA垫25处接收且可被传输到CA输入电路44。存储器装置24可包含任何合适数目个CA垫25，且如描绘，存储器装置24包含m数目个CA垫25。
如先前描述，CA信号可包含地址信号及命令信号。地址信号可传输到地址解码器46，且命令信号可传输到命令解码器48。地址解码器46可将行地址供应到行解码器/驱动器30且可将列地址供应到列解码器/驱动器31。命令解码器48可通过解码命令信号生成内部命令，且可将内部命令传输到内部控制信号生成器50。举例来说，命令解码器48可生成有效信号、读取信号、写入信号及类似物以传输到内部控制信号生成器50。响应于来自命令解码器48的输出，内部控制信号生成器50可启用及/或停用多种控制信号以操作存储器装置24电路，例如，模式寄存器、延迟电路、复位控制电路、列解码器/驱动器31及行解码器/驱动器30及类似物，以根据内部命令(例如复位操作、读取操作及/或写入操作)执行操作。举例来说，响应于激活命令，命令解码器48及内部控制信号生成器50可操作以响应于传输到存储器装置24的行地址启用字线。CA输入电路44、地址解码器46、命令解码器48、列解码器/驱动器31及行解码器/驱动器30可构成CA控制电路且可存取存储器单元阵列29。
时钟信号可在时钟垫26处传输到存储器装置24。外部时钟信号Clk及外部时钟信号ClkF可为互补信号(例如，ClkF是Clk的逆)，且两者都可被供应到时钟输入电路及/或内部时钟发生器，本文称为时钟输入电路52。时钟输入电路52可生成一或多个内部时钟信号，例如用作定义存储器装置24的一或多个锁存电路的操作的时序信号的锁存计时信号。时钟输入电路52还可生成各种其它计时信号，例如相位控制器内部时钟信号。
电压垫40及电压垫42可接收系统高电压(VDD)及系统低电压(VSS)的电源电势。电源电势可被供应到电力电路56。电力电路56可至少部分基于电源电势生成各种内部电势。内部电势可传输到行解码器30、感测放大器32及类似物以有利于存储器装置24的操作。此外，电压垫40及电压垫42可可操作地耦合到电力开启检测器以确定电信号(例如，电流)在电压垫40及/或电压垫42处是否流动。响应于此确定，存储器装置24可改变操作，例如，可用以复位其自身电路以准备下一存储器操作。
另外，芯片选择垫27可接收芯片选择信号以激活存储器装置24的存储器操作。芯片选择信号从芯片选择垫27传输到芯片选择输入电路58。芯片选择输入电路58包含多个电路以启用CA输入电路44以准许CA信号传输到存储器装置24中。
如应了解，各种其它组件(例如电力供应电路、模式寄存器、读取/写入放大器等)也可并入到存储器装置24中。此外，揭示的技术的超时电路20及温度传感器22可结合存储器装置24或另一半导体装置12内的各种组件的任何合适的逻辑块18使用。因此，应理解，图2的框图经提供以强调作为实例半导体装置12的存储器装置24的某些功能特征，且是非限制性的。
在进一步说明中，图3是利用LPD 62的电力控制电路60的示意图。传入CKE信号17可提供何时允许切断(例如，LPD当前未处于使用中)到逻辑块18的电力及何时请求开启电力的指示。如上所述，CKE信号17可为或可不为周期性的，且因而，请求的电力可能是不可预测的。尽管是不可预测的，但在一些实施例中，在给逻辑块18加电的时序中可能存在极少余地。换句话说，当请求到逻辑块18的电力时，LPD 62可循环到或保持在电力开启状态，无论LPD 62或超时电路20的先前状态为何。当CKE信号17通知超时电路有可能关闭逻辑块18时(例如，逻辑块18当前未处于使用中)，超时电路20可延迟逻辑块18的断电以在其中在断电CKE信号17通知之后十分迅速地请求到逻辑块18的此情况中防止LPD 62的快速循环。举例来说，如果断电CKE信号17之后的后一电力调用小于超时延迟，LPD 62就可不使到逻辑块18的电力循环。防止LPD 62的快速循环可通过在较短持续时间内引发泄漏电流降低总体电力消耗(而非与切换LPD62相关联的较大能量成本)。
最佳延迟可将在逻辑电路未处于使用中时消耗的泄漏电流量及用于切换LPD 62的能量的量考虑在内。取决于逻辑块18的温度，例如，如通过温度传感器22测量，最佳延迟可改变。响应于CKE信号17及温度传感器输入，超时电路20可将断电信号64输出到LPD 62以关闭到逻辑块18的电力且停止或减小电流泄漏。如应了解，尽管逻辑块18被描绘为布尔逻辑门群组，但逻辑块18可为任何合适的电路，其中可期望将逻辑块18断电以防止(例如)经由LPD 62的电流泄漏。
如上所述，逻辑块18的泄漏电流可取决于逻辑块18的温度。图4是y轴68上的正规化能量使用及x轴70上的正规化超时时间的图形66。如由图形66描绘，高温(例如，摄氏(C)90度)72下的泄漏能量在给定超时的进程内大于低温(例如，25C)74下的泄漏能量。尽管展示为恒定泄漏能量(例如，随着时间推移的线性能量使用)，但取决于实施方案，泄漏能量可由不同特性曲线表示(例如，多项式、指数、对数等)。另外，在超时的进程内摊销的LPD切换能量76可随着较大超时延迟由于与切换LPD 62相关联的大致固定能量成本而降低。给定温度下用于特定超时的最大总能量是LPD切换能量76与针对给定温度的LPD的泄漏能量72、74的和。尽管此是最大总能量，如上所述，但如果CKE信号17在超时结束之前调用逻辑块18的电力开启状态，就可使用较少能量，从而不切换LPD 62。总高温度能量78的最小值针对高温情况产生最佳超时，且总低温能量80的最小值针对低温情况产生最佳超时。此最小值还可对应于其中累积泄漏能量等于摊销的LPD切换能量76的超时。
为了帮助说明最佳超时的实施方案，图5展示高温时序图82及低温时序图84。在一些实施例中，当CKE信号17指示逻辑高时，可请求到逻辑块18的电力。相反地，当CKE信号17指示逻辑低时，可关闭LPD 62(例如，逻辑块18未处于使用中)。另外，断电信号64的逻辑高可关闭到LPD 62的电力。出于说明性目的，CKE信号17的补充，CKE*信号85，用于帮助展现超时延迟。如应了解，逻辑高或低可取决于实施方案用于指示电力开启状态，及/或互补信号可用于指示LPD 62的所期望状态。来自超时电路20的断电信号64具有响应于CKE*信号85的经延迟逻辑高。为了实例，高温超时86被设置为1微秒(μs)。尽管实例描绘1μs的高温场景，但超时延迟可取决于实施方案(例如，逻辑块泄漏电流、LPD切换能量)及逻辑块18的温度而为任何时间长度。因而，超时延迟可为纳秒、微秒、毫秒、秒等量级。在高温情况中，忽略转到逻辑高持续小于高温超时86(例如，500纳秒)的CKE*信号85的片段。然而，如果CKE*信号85处于逻辑高持续大于高温超时86，断电信号64就可在超时周期之后转到逻辑高且指示LPD62关闭到逻辑块18的电力。
类似于高温时序图82，低温时序图84描绘响应于CKE*信号85来自超时电路20的断电信号64。在低温情况中，逻辑块18可泄漏比高温情况更少的电流。因而，低温超时88可为比高温超时86更长的时间周期(例如，3μs)。总的来说，由于LPD 62的循环减少而导致的能量节省超过在超时延迟期间引发的泄漏电流。
如上所述，CKE信号17可为不可预测的。然而，如果CKE信号17是可预测的，例如，是周期性的，可进一步增加能量节省。在此情况中，如果CKE*信号85的逻辑高的经预测长度(例如，逻辑块18未处于使用中且可能关闭的时间长度)大于给定温度下的超时延迟，LPD62可立即或在小于对应超时的时间被切换到断开状态。如果处于逻辑高的CKE*信号85的经预测长度小于超时延迟，断电信号64就仍处于逻辑低以阻止LPD 62切换。
图6是使用电阻器-电容器(RC)电路90基于逻辑块18的温度计算超时延迟的超时电路20的一个实例。在说明的实例中，CKE信号17被反相为CKE*信号85以在CKE信号17指示电力可关闭来自逻辑块18的电力(例如，逻辑低)时给一或多个电容器充电。取决于由温度传感器22感测的温度，RC电路90可具有增加或减小的电容，且因此，花费较短或较长时间量来触发断电信号64。举例来说，在较冷温度下，更多电容器92可响应于来自温度传感器22的输入94连接到RC电路90。额外电容器增加RC电路90的电容及充电时间，从而增加超时延迟。相反地，RC电路90的电容可在较热温度下减小。当CKE信号17请求到逻辑块18的电力(例如，逻辑高CKE信号17)时，RC电路90可接地，从而复位下一CKE信号事件的超时延迟。
在实例超时电路20的进一步说明中，图7是温度传感器22的输出(例如，T<3:0>)及到RC电路90的输入94(例如，TRANGE<3:0>)的温度表96及实例逻辑98。在描绘的实例中，温度传感器输出是表示从大约-38C到217C的温度的4位指示。实例逻辑98仅被展示为实例，且因而是非限制性的。实例逻辑98可并入到超时电路20、温度传感器22中或并入在半导体装置12上的任何地方。在一些实施例中，温度传感器22的输出可直接连接到超时电路20作为输入94。
如应了解，可使用输出逻辑块18的温度的特性值的任何合适的温度传感器22。举例来说，在一些实施例中，温度传感器可为1位阈值温度传感器。在高于阈值的温度下，可相对于对应于低于阈值的温度的超时延迟使用较长超时延迟。温度传感器22的保真度可取决于实施方案及超时延迟的所期望精度使用任何数目个位(例如，1、2、4、8等)。同样地，尽管使用四个电容器92展示，但RC电路90可取决于实施方案及/或所期望精度包含任何数目个电容器。
由RC电路90描绘的实例超时电路20及实例逻辑98仅作为实例给出，且是非限制性的。超时电路20可为用于基于温度产生LPD 62的超时延迟的任何合适的电路。超时电路的其它实例可包含模拟电路、数字逻辑、多路复用器、一或多个计数器、软件中的计算或其组合。
图8是用于将最佳超时延迟施加于逻辑块18的LPD 62的实例过程的流程图100。超时电路20可接收CKE信号17，从而允许逻辑块18的断电(过程框102)。超时电路20还可接收对应于逻辑块18的温度信息(过程框104)。最佳超时延迟可至少部分基于温度信息确定(过程框106)。接着，最佳超时延迟可经实施以延迟LPD 62的断电(过程框108)。如果CKE信号17在超时延迟结束前不请求到逻辑块18的电力，那么可将断电信号64发送到LPD 62以关闭到逻辑块18的电力直到CKE信号17请求恢复到逻辑块18的电力(过程框110)。如果CKE信号17在超时延迟结束前请求到逻辑块18的电力，就可维持到逻辑块18的电力(过程框112)。可针对下一断电可用性及/或温度变化复位超时延迟(过程框114)。如应了解，尽管流程图100是按特定次序描绘，但在某些实施例中，步骤可同时被记录、更改、删除、重复及/或发生。
虽然当前技术可能受各种修改及替代形式的影响，但特定实施例在图中已通过实例展示且已在本文详细描述。然而，应理解，当前技术不希望限于揭示的特定形式。而是，代替地，本实施例希望涵盖落于由以下所附权利要求书所定义的本技术的精神及范围内的所有修改、等效物及替代物。
本文提出及主张的技术被引用且应用于显然改进本技术领域的实际性质的材料对象及具体实例且因而不是抽象的、无形的或纯理论的。此外，如果附加到本说明书末尾的任何权利要求含有被标示为“[执行][功能]……的手段”或“[执行][功能]……的步骤”的一个或多个元件，那么希望此类元件将根据35U.S.C.112(f)解译。然而，针对含有以任何其它方式标示的元件的任何权利要求，希望此类元件不根据35U.S.C.112(f)解译。

Claims (25)

1.一种存储器装置，其包括：
本地电源域，其经配置以选择性地将电力提供到所述存储器装置的逻辑块或防止电力到所述存储器装置的逻辑块；
温度传感器，其定位在所述存储器装置上；及
超时电路，其经配置以至少部分基于来自所述温度传感器的温度信息将所述本地电源域的断电延迟超时时间。
2.根据权利要求1所述的存储器装置，其中所述超时电路经配置以响应于所述本地电源域的经允许电力关闭状态的信号通知延迟所述本地电源域的所述断电。
3.根据权利要求2所述的存储器装置，其中所述信号通知包括CKE信号。
4.根据权利要求2所述的存储器装置，其中所述经允许电力关闭状态指示暂时未使用所述逻辑块。
5.根据权利要求1所述的存储器装置，其中所述超时电路经配置以至少部分基于所述逻辑块的泄漏电流、所述本地电源域的切换能量或其组合确定所述超时时间。
6.根据权利要求5所述的存储器装置，其中所述超时时间包括一时间周期，其中所述时间周期内的所述泄漏电流的总量大致等于所述切换能量。
7.根据权利要求1所述的存储器装置，其中所述超时电路经配置以在所述超时之后将断电信号发送到所述本地电源域。
8.根据权利要求1所述的存储器装置，其中所述超时电路经配置以响应于所述超时时间的持续时间内的经允许电力关闭状态的第一信号通知将所述本地电源域维持在电力开启状态中。
9.根据权利要求8所述的存储器装置，其中所述超时电路经配置以响应于在所述超时时间结束之前暂时发生的经允许电力开启状态的第二信号通知继续将所述本地电源域维持在所述电力开启状态中。
10.根据权利要求1所述的存储器装置，其中所述存储器装置可操作地耦合到控制器。
11.根据权利要求1所述的存储器装置，其中所述温度传感器包括4位温度传感器。
12.一种半导体装置，其包括：
逻辑电路，其经配置以处理所述半导体装置中的信号；
温度传感器，其经配置以感测对应于所述逻辑电路的温度；及
超时电路，其经配置以至少部分基于所述温度控制到所述逻辑电路的电力供应。
13.根据权利要求12所述的半导体装置，其中所述超时电路经配置以经由本地电源域控制到所述逻辑电路的电力。
14.根据权利要求12所述的半导体装置，其中所述超时电路经配置以响应于所述逻辑电路未处于使用中的指示延迟将所述逻辑电路断电。
15.根据权利要求12所述的半导体装置，其中所述超时电路经配置以在超时延迟结束之前不将电力关闭切换到逻辑电路。
16.根据权利要求15所述的半导体装置，其中所述超时电路包括电阻器-电容器RC电路。
17.根据权利要求16所述的半导体装置，其中所述RC电路的电容响应于所述温度的增加而增加，其中所述电容的所述增加会增加所述超时延迟。
18.根据权利要求12所述的半导体装置，其中所述温度传感器与所述半导体装置的所述逻辑电路定位在裸片上。
19.根据权利要求12所述的半导体装置，其中所述温度是所述半导体装置的平均温度。
20.根据权利要求12所述的半导体装置，其中所述半导体装置包括存储器装置。
21.一种方法，其包括：
接收对应于半导体装置的逻辑块的温度信息；
至少部分基于所述温度信息确定断电信号的超时延迟，其中所述断电信号经配置以关闭到所述逻辑块的电力；及
响应于所述逻辑块未处于使用中的信号通知，将电力关闭所述逻辑块延迟所述超时延迟。
22.根据权利要求21所述的方法，其包括在超时延迟期间维持到所述逻辑块的电力及在所述超时延迟结束前响应于信号上的电力不将所述逻辑块断电。
23.根据权利要求21所述的方法，其包括响应于信号上的电力复位所述超时延迟。
24.根据权利要求21所述的方法，其包括在所述超时延迟之后关闭到所述逻辑块的电力。
25.根据权利要求21所述的方法，其中确定所述超时延迟包括权衡所述逻辑块的泄漏能量与对应于关闭所述逻辑块的电力的切换能量。
CN201910421810.7A 2018-08-31 2019-05-21 用于经由温度设置本地电源域超时的方法及装置 Active CN110875070B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/118,837 US10957365B2 (en) 2018-08-31 2018-08-31 Setting local power domain timeout via temperature sensor systems and methods
US16/118,837 2018-08-31

Publications (2)

Publication Number Publication Date
CN110875070A true CN110875070A (zh) 2020-03-10
CN110875070B CN110875070B (zh) 2023-10-17

Family

ID=69641470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910421810.7A Active CN110875070B (zh) 2018-08-31 2019-05-21 用于经由温度设置本地电源域超时的方法及装置

Country Status (2)

Country Link
US (1) US10957365B2 (zh)
CN (1) CN110875070B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022042099A1 (zh) * 2020-08-27 2022-03-03 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
US11735233B2 (en) 2020-08-27 2023-08-22 Changxin Memory Technologies, Inc. Method and system for regulating memory, and semiconductor device
US11886721B2 (en) 2020-08-27 2024-01-30 Changxin Memory Technologies, Inc. Method and system for adjusting memory, and semiconductor device
US11928357B2 (en) 2020-08-27 2024-03-12 Changxin Memory Technologies, Inc. Method and system for adjusting memory, and semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12117351B2 (en) 2021-05-21 2024-10-15 Quanta Computer Inc. Computing systems with power protection using infrared sensors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8448003B1 (en) * 2007-05-03 2013-05-21 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for activating sleep mode
US20150116882A1 (en) * 2013-10-31 2015-04-30 Analog Devices, Inc. Apparatus and method for time-delayed thermal overload protection
US20160141015A1 (en) * 2014-11-14 2016-05-19 Samsung Electronics Co., Ltd. Memory device including power-up control circuit, and memory system having the same
CN105917409A (zh) * 2013-12-23 2016-08-31 美光科技公司 用于地址解码及选择存取线的设备、存储器及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650739A (en) * 1992-12-07 1997-07-22 Dallas Semiconductor Corporation Programmable delay lines
US7793317B2 (en) * 2005-08-19 2010-09-07 At&T Intellectual Property I, L.P. System and method of managing video streams to a set top box
JP4524662B2 (ja) * 2005-10-21 2010-08-18 エルピーダメモリ株式会社 半導体メモリチップ
JP4609401B2 (ja) * 2006-09-20 2011-01-12 株式会社デンソー 電磁弁駆動装置
JP2012038401A (ja) 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置及び半導体装置の電源制御方法
US8701073B1 (en) * 2012-09-28 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for across-chip thermal and power management in stacked IC designs
US9411400B1 (en) * 2013-07-23 2016-08-09 Qlogic, Corporation Methods and systems for advertsing available credit at memory of network device ports based on temperature
US10425064B2 (en) * 2016-12-08 2019-09-24 Micron Technology, Inc. Apparatus and method for a PVT independent RC delay
US10402709B2 (en) * 2017-09-20 2019-09-03 Clemson University All-digital sensing device and implementation method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8448003B1 (en) * 2007-05-03 2013-05-21 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for activating sleep mode
US20150116882A1 (en) * 2013-10-31 2015-04-30 Analog Devices, Inc. Apparatus and method for time-delayed thermal overload protection
CN105917409A (zh) * 2013-12-23 2016-08-31 美光科技公司 用于地址解码及选择存取线的设备、存储器及方法
US20160141015A1 (en) * 2014-11-14 2016-05-19 Samsung Electronics Co., Ltd. Memory device including power-up control circuit, and memory system having the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022042099A1 (zh) * 2020-08-27 2022-03-03 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
US20220068321A1 (en) 2020-08-27 2022-03-03 Changxin Memory Technologies, Inc. Method and system for adjusting memory, and semiconductor device
US11735233B2 (en) 2020-08-27 2023-08-22 Changxin Memory Technologies, Inc. Method and system for regulating memory, and semiconductor device
US11886721B2 (en) 2020-08-27 2024-01-30 Changxin Memory Technologies, Inc. Method and system for adjusting memory, and semiconductor device
US11928357B2 (en) 2020-08-27 2024-03-12 Changxin Memory Technologies, Inc. Method and system for adjusting memory, and semiconductor device
US11984190B2 (en) 2020-08-27 2024-05-14 Changxin Memory Technologies, Inc. Method and system for adjusting memory, and semiconductor device

Also Published As

Publication number Publication date
US20200075063A1 (en) 2020-03-05
US10957365B2 (en) 2021-03-23
CN110875070B (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
CN110875070B (zh) 用于经由温度设置本地电源域超时的方法及装置
US7660183B2 (en) Low power memory device
US10552285B2 (en) Impedance compensation based on detecting sensor data
US10726882B2 (en) Power management of a memory device by dynamically changing supply voltage
US10360959B2 (en) Adjusting instruction delays to the latch path in DDR5 DRAM
US11449246B2 (en) Memory module capable of reducing power consumption and semiconductor system including the same
US8284614B2 (en) Refresh control circuit and method for semiconductor memory device
US20180181504A1 (en) Apparatuses and methods for training one or more signal timing relations of a memory interface
KR20120049735A (ko) 디-엠퍼시스 기능을 갖는 의사 오픈 드레인 방식의 출력 드라이버, 반도체 메모리 장치 및 그것의 제어 방법
US9953694B2 (en) Memory controller-controlled refresh abort
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
CN112041925B (zh) 用于在读取操作期间控制数据选通信号的系统及方法
US10685697B2 (en) Semiconductor devices and operations thereof
US9007863B1 (en) Semiconductor devices
KR20200037751A (ko) 커맨드 어드레스 입력 버퍼 바이어스 전류 감소
US7623408B2 (en) Semiconductor memory device comprising data path controller and related method
KR102482443B1 (ko) 공급 전압을 가변하는 전자 장치 및 그것의 공급 전압 변경 방법
US10216239B2 (en) Reference voltage generation circuit, receiver, semiconductor apparatus and system using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant