CN110874338A - 数据控制模块整合系统 - Google Patents
数据控制模块整合系统 Download PDFInfo
- Publication number
- CN110874338A CN110874338A CN201911121262.2A CN201911121262A CN110874338A CN 110874338 A CN110874338 A CN 110874338A CN 201911121262 A CN201911121262 A CN 201911121262A CN 110874338 A CN110874338 A CN 110874338A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- control module
- data control
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title claims abstract description 13
- 238000012545 processing Methods 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种数据控制模块整合系统,所述的数据控制模块整合系统，包括：寄存模块、数据控制模块和处理模块，提供一种多通道传输总线，并通过数据控制模块的单向通道体系结构使得处理模块上的数据流只以单方向传输，大幅减少延时的数据控制模块整合系统。
Description
技术领域
本发明涉及转换器的协议标准领域，特别涉及一种数据控制模块整合系统。
背景技术
总线是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束， 按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是处理器、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。
便于机器的扩充和新设备的添加，有了总线标准，不同厂商可以按照同样的标准和规范生产各种不同功能的芯片、模块和整机，用户可以根据功能需求去选择不同厂家生产的、基于同种总线标准的模块和设备，甚至可以按照标准，自行设计功能特殊的专用模块和设备，以组成自己所需的应用系统。这样可使芯片级、模块级、设备级等各级别的产品都具有兼容性和互换性，以使整个计算机系统的可维护性和可扩充性得到充分保证。
由于在处理器与主存储器之间、处理器与输出/入设备之间分别设置了总线，从而提高了微机系统信息传送的速率和效率。惟外部设备与主存储器之间没有直接的通路，它们之间的信息交换必须通过处理器才能进行中转，从而降低了处理器的工作效率，这是面向处理器的双总线结构的主要缺点。同时还包括利用总线传送具有分时性，因此当有多个主设备同时申请总线的使用是必须进行总线的仲裁，且总线的带宽有限，如果连接到总线上的某个硬件设备没有资源调控机制容易造成信息的延时，以及连到总线上的设备必须有信息的筛选机制，要判断该信息是否是传给自己的等缺陷。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种多通道传输总线，并通过数据控制模块的单向通道体系结构使得处理模块上的数据流只以单方向传输，大幅减少延时的数据控制模块整合系统。
本发明解决其技术问题所采用的技术方案是：构造一种数据控制模块整合系统，包括：寄存模块，存取第一数据和第二数据；数据控制模块，电性连接所述寄存模块，并读取所述第一数据；以及处理模块，电性连接所述数据控制模块，接收所述第一数据进行配置后，并接收且运算所述第二数据，以生成所述第三数据。
在本发明所述的系统中，所述数据控制模块更进一步通过所述寄存模块读写所述数据参考模块所对应的读取地址数据与读写次数，以生成各种正弦波形。
在本发明所述的系统中，所述处理模块为JESD 204 B IP内核。
在本发明所述的系统中，更进一步包括：转换输出模块，电性连接所述处理模块，依据所述第三数据生成封包；以及模数转换模块，电性连接所述转换输出模块，接收所述封包转换为模拟量，并输出。
在本发明所述的系统中，所述转换输出模块提供高速通道的物理层。
在本发明所述的系统中，所述数模转换模块为AD9144数模转换器。
实施本发明的数据控制模块整合系统，具有以下有益效果：提供一种多通道传输总线，可于不同的访问之间顺序以及读回的数据可以打乱，因此主设备在没有得到返回数据的情况下可发出多个读写操作，同时支持非对齐数据访问，并通过数据控制模块的单向通道体系结构使得处理模块上的数据流只以单方向传输，大幅减少延时。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明数据控制模块整合系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明数据控制模块整合系统实施例中，其数据控制模块整合系统的结构示意图如图1所示。图中，该数据控制模块整合系统，该系统包括寄存模块1、数据控制模块2、处理模块3、转换输出模块4和数模转换模块5数据控制模块2转换输出模块4。
本实施例中，寄存模块1主要用来存取第一数据D1和第二数据D2；数据控制模块2，电性连接寄存模块1，并读取第一数据D1；处理模块3为JESD 204 B IP内核，电性连接数据控制模块，接收第一数据进行配置后，并接收且运算第二数据，以生成第三数据；转换输出模块4电性连接处理模块，依据第三数据生成封包；数模转换模块5为AD9144数模转换器，电性连接转换输出模块，接收封包转换为模拟量，并输出。
本实施例中，首先通过数据控制模块2读取寄存模块1所存取的第一数据D1，进一步依据第一数据D1配置处理模块3其定义如下表所示，并依据表1中的定义给予配置，于配置完毕后，处理模块3接收且运算第二数据，以生成第三数据D3，并藉由转换输出模块4依据第三数据D3生成封包，最后通过数模转换模块5接收封包转换为模拟量，并输出。
表1
通过本发明提供一种多通道传输总线，可于不同的访问之间顺序以及读回的数据顺序可以打乱，因此主设备在没有得到返回数据的情况下可发出多个读写操作，同时支持非对齐数据访问，并通过数据控制模块的单向通道体系结构使得处理模块上的数据流只以单方向传输，因此可大幅减少延时。
以上所述仅为本发明的较佳实施例而已，并不限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种数据控制模块整合系统，其特征在于，包括：寄存模块，存取第一数据和第二数据；
数据控制模块，电性连接所述寄存模块，并读取所述第一数据；以及处理模块，电性连接所述数据控制模块，接收所述第一数据进行配置后，并接收且运算所述第二数据，以生成所述第三数据。
2.根据权利要求1所述的系统，其特征在于，其中所述数据控制模块更进一步通过所述寄存模块读写所述数据参考模块所对应的读取地址数据与读写次数，以生成各种正弦波形。
3.根据权利要求1所述的系统，其特征在于，其中所述处理模块为JESD 204 B IP内核。
4.根据权利要求1所述的系统，其特征在于，所述系统更进一步包括：转换输出模块，电性连接所述处理模块，依据所述第三数据生成封包；以及数模转换模块，电性连接所述转换输出模块，接收所述封包转换为模拟量，并输出。
5.根据权利要求4所述的系统，其特征在于，其中所述转换输出模块提供高速通道的物理层。
6.根据权利要求4所述的系统，其特征在于，其中所述数模转换模块为AD9144数模转换器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911121262.2A CN110874338A (zh) | 2019-11-15 | 2019-11-15 | 数据控制模块整合系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911121262.2A CN110874338A (zh) | 2019-11-15 | 2019-11-15 | 数据控制模块整合系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110874338A true CN110874338A (zh) | 2020-03-10 |
Family
ID=69717103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911121262.2A Pending CN110874338A (zh) | 2019-11-15 | 2019-11-15 | 数据控制模块整合系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110874338A (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103440219A (zh) * | 2013-08-23 | 2013-12-11 | 上海航天测控通信研究所 | 一种新型的通用总线转换桥ip核 |
-
2019
- 2019-11-15 CN CN201911121262.2A patent/CN110874338A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103440219A (zh) * | 2013-08-23 | 2013-12-11 | 上海航天测控通信研究所 | 一种新型的通用总线转换桥ip核 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101504633B (zh) | 一种多通道dma控制器 | |
| KR100675850B1 (ko) | ＡＸＩ 프로토콜을 적용한 ＮｏＣ 시스템 | |
| US5826048A (en) | PCI bus with reduced number of signals | |
| KR19980086711A (ko) | 범용직렬버스 주변장치 마이크로 컨트롤러 | |
| CN105260331B (zh) | 一种双总线内存控制器 | |
| KR20120068630A (ko) | 리오더 버퍼를 이용한 메모리 인터리빙 장치 및 그 메모리 인터리빙 방법 | |
| CN103605632A (zh) | 一种axi总线与ahb总线的通信方法与装置 | |
| CN112463714A (zh) | 远程直接内存访问方法、异构计算系统及电子设备 | |
| CN103106169A (zh) | 基于aurora协议的高速总线接口的扩展架构 | |
| CN108462620B (zh) | 一种吉比特级SpaceWire总线系统 | |
| CN112988647A (zh) | 一种TileLink总线到AXI4总线转换系统及方法 | |
| US6532511B1 (en) | Asochronous centralized multi-channel DMA controller | |
| CN111581136B (zh) | 一种dma控制器及其实现方法 | |
| US6477177B1 (en) | Multiple device access to serial data stream | |
| CN110874338A (zh) | 数据控制模块整合系统 | |
| US20120191943A1 (en) | Dynamic protocol for communicating command and address information | |
| CN115330587B (zh) | 图形处理器的分布式存储互联结构、显卡及访存方法 | |
| US20040151175A1 (en) | Transparent data format within host device supporting differing transaction types | |
| CN110825684A (zh) | 串行端口接口整合输出系统 | |
| CN113157602B (zh) | 一种对内存进行分配的方法、设备及计算机可读存储介质 | |
| JP5482471B2 (ja) | モジュール | |
| CN111221754A (zh) | 一种自带防读写冲突功能的存储装置 | |
| CN213659427U (zh) | 一种基于cpci总线的存储板卡 | |
| CN117194309A (zh) | 用于芯片间互连的控制器、芯片、处理系统及电子设备 | |
| US10701001B2 (en) | Wireless communication circuit with scheduling circuit in MAC layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200310 |