CN213659427U - 一种基于cpci总线的存储板卡 - Google Patents
一种基于cpci总线的存储板卡 Download PDFInfo
- Publication number
- CN213659427U CN213659427U CN202022175467.3U CN202022175467U CN213659427U CN 213659427 U CN213659427 U CN 213659427U CN 202022175467 U CN202022175467 U CN 202022175467U CN 213659427 U CN213659427 U CN 213659427U
- Authority
- CN
- China
- Prior art keywords
- module
- cpci bus
- fpga module
- fpga
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型提供了一种基于CPCI总线的存储板卡,包括主板,所述主板上包括:FPGA模块、电源管理模块、CPCI总线接口模块、网络与光纤接口模块、EMMC存储芯片,所述EMMC存储芯片与FPGA模块通过CPCI总线连接,所述FPGA模块通过PLX9054桥接模块与CPCI总线接口连接,所述FPGA模块通过片内GTX收发器与网络与光纤接口模块连接,本实用新型实现了大容量存储需求,传输上既可以通过CPCI总线实现与上位机的数据交换,也可以通过网口实现与上位机的网络通信,千兆网与百兆网的组合又能使所述板卡能够满足不同的速率要求,减少了设计成本和制板周期。
Description
技术领域
本申请涉及一种大容量存储板卡,特别是涉及一种基于CPCI总线的存储板卡。
背景技术
雷达是现代信息化战争中最重要的信息获取设备。作为通信设备,雷达信号处理器要处理高运算量和高吞吐量的信息,这对雷达信号处理器中存储板卡的容量和处理速度有着很高的要求。
根据存储本身的摩尔定律:每18个月,新增的存储量就等于有史以来存储量之和。信息如此爆炸性增长,现有CPCI总线存储板卡已经无法满足日益增长的数据容量需求和传输速度要求。
有鉴于此,特提出本实用新型。
实用新型内容
本实用新型的目的在于提供一种基于CPCI总线的存储板卡,这种存储板卡的特征在于可以实现大容量数据存储和数据传输。
为了实现本实用新型的上述目的,特采用以下技术方案:
一种基于CPCI总线的存储板卡,其特征在于,包括主板,所述主板上包括:FPGA模块,其内含FPGA芯片以作为板卡的核心芯片;EMMC存储芯片,其与所述FPGA模块通过CPCI总线连接,所述EMMC存储芯片的数量为16片。
本实用新型的存储板卡由于其包含了EMMC存储芯片,该存储芯片的数量为16片,使其最大存储容量可以达到2TB,具有大容量数据存储和数据传输的效果。
优选的,所述FPGA模块通过片内GTX收发器与CPCIe接口连接,CPCIe为CPCI接口中的一个,其作用在于将片内CPCI总线与片外上位机连接,进行数据交换;所述FPGA模块通过片内GTX收发器与光纤收发器相连,光纤收发器作用是将板卡内需要发送的电信号转化为光信号并发送出去,同时能将接收到的光信号转化为电信号,输入板卡中。
优选的,所述FPGA模块通过PLX9054桥接模块与CPCI总线接口中的CPCI-J1接口和CPCI-J2接口桥接,PLX9054作为一个桥接接口芯片,在CPCI总线和Local总线之间传递信息。
优选的,所述FPGA模块通过CPCI总线与网络接口连接,网络接口直接连接以太网,可以与上位机进行网络通信。
优选的,网络接口包括百兆网接口和千兆网接口,可以满足板卡需要的不同速率的要求,最大传输速度可以达到1.5GB/S。
优选的,所述FPGA模块通过CPCI总线和DDR缓存相连,DDR缓存为板卡内的内存,作用是调用FPGA模块内的程序运行,才能让FPGA模块运行。
优选的,所述FPGA模块与DAC时钟产生模块相连,DAC时钟产生模块的作用是将板卡中的数字信号转换为模拟信号。
附图说明
图1为本实用新型实施例的存储板卡的电路图;
图2为本实用新型实施例的存储板卡收发数据时的流程图。
具体实施方式
下面将结合附图和具体实施方式对本实用新型的技术方案进行清楚、完整地描述,但是本领域技术人员将会理解,下列所描述的实施例是本实用新型一部分实施例,而不是全部的实施例,仅用于说明本实用新型,而不应视为限制本实用新型的范围。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
为了更加清晰的对本实用新型中的技术方案进行阐述,下面以具体实施例的形式进行说明。
实施例
如图1所示,本实用新型实施例所述的基于CPCI总线的存储板卡,包括电源管理模块,FPGA模块,CPCI总线接口模块,网络和光纤接口模块,EMMC存储模块,PLX桥接模块,DAC时钟产生模块,DDR缓存,GTX收发器和温度检测模块。
FPGA模块是板卡里的核心芯片。FPGA模块属于专用集成电路中的一种半定制电路,是可编程的逻辑列阵,能够有效的解决原有的器件门电路数较少的问题。FPGA的基本结构包括可编程输入输出单元,可配置逻辑块,数字时钟管理模块,嵌入式块RAM,布线资源,内嵌专用硬核,底层内嵌功能单元。由于FPGA具有布线资源丰富,可重复编程和集成度高,投资较低的特点,在数字电路设计领域得到了广泛的应用。
具体而言,电源管理模块通过CPCI总线向FPGA模块供电,同时也将电源有效分给系统中的不同组件。
具体而言,所述FPGA模块与EMMC存储芯片相连,EMMC共有16片,最大存储容量为2TB。EMMC是内嵌式存储器标准规格,它集成了一个控制器,提供标准接口并管理闪存。EMMC存储芯片通过HS400高速接口通信的系统与FPGA模块之间进行数据通信。HS400通信系统是一种高速,稳定的通信系统。
具体而言,所述FPGA模块通过GTX收发器与CPCI总线接口模块中的CPCIe接口和光纤收发器连接。GTX收发器是与FPGA模块相结合的高速收发器,它的工作原理是:首先用户逻辑数据经过8B/10B编码后,进入一个发送缓存区Phase Adjust FIFO,该缓冲区主要是PMA子层和PCS子层两个时钟域的时钟隔离,解决两者时钟速率匹配和相位差异的问题,最后经过高速Serdes进行并串转换(PISO parallel-in serial-out),有必要的话,可以进行预加重、后加重(Pre/Post Emp)。值得一提的是,如果在PCB设计时不慎将TXP和TXN差分引脚交叉连接,则可以通过极性控制来弥补这个设计错误。接收端和发送端过程相反,相似点较多,这里就不赘述了,需要注意的是RX接收端的弹性缓冲区(RX Elastic Buffer),其具有时钟纠正和通道绑定功能。
所述GTX收发器主要功能在于满足现代数字处理技术和计算技术庞大数据的高速、实时的传输,目前主要应用在片间通信(两片FPGA之间,FPGA与DSP之间等)、板间通信(电脑主板与交换机,硬盘与主板等)等。
所述光纤收发器一般应用在以太网电缆无法覆盖、必须使用光纤来延长传输距离的实际网络环境中,同时在帮助把光纤最后一公里线路连接到城域网和更外层的网络上也发挥了巨大的作用。光纤收发器的作用是,将我们要发送的电信号转换成光信号,并发送出去,同时,能将接收到的光信号转换成电信号,输入到我们的接收端。
具体而言,所述FPGA模块通过PLX9054桥接模块与CPCI总线接口模块中的CPCI-J1接口和CPCI-J2接口相连。
PLX9054是由PLX公司生产的一种基于CPCI总线规范的通用接口芯片。它支持单字节方式和突发方式两种传输方式。其总线端支持32位/33MHz传输,本地端可以通过突发方式达到最大132Mbit·s-1的传输速率,并且可以控制改变本地端的总线宽度。
PLX9054可以看做一座建立在CPCI总线和本地用户局部总线之间的桥梁。因为PLX9054具有6个可编程FIFO存储器进行数据缓存,从而保证两者之间数据传输的正确性和实时性。并且PLX9054允许其中任意一端作为主控设备去控制总线,同时另外一端作为目标设备去响应总线。PLX9054内部具有多个寄存器组,用以对其两端的工作状态和工作方式进行控制。PLX9054对其内部的所有寄存器组和FIFO都进行了统一的地址映射,用户可以从两端通过编程访问所有FIFO及寄存器组的每个字节,从而查看两端的工作状态和改变两端的工作方式。
具体而言,FPGA模块与网络接口模块相连,连接方式是PHY。PHY的作用是连接一个数据链路层的设备(MAC)到一个物理媒介,如光纤或铜缆线。网络接口包括百兆网接口和千兆网接口,可以满足板卡需要的不同速率的要求,最大传输速度可以达到1.5GB/S。
具体而言,DDR缓存和FPGA模块相连,DDR缓存为板卡内的内存,作用是调用FPGA模块内的程序运行,让FPGA模块运行计算。DDR缓存又可以叫做主存。是FPGA模块能直接寻址的存储空间,由半导体器件制成。DDR缓存的特点是访问数据的速率快。内存是电脑中的主要部件,它是相对于外存而言的。我们平常使用的程序,如Windows操作系统、打字软件、游戏软件等,一般都是安装在硬盘等外存上的,但仅此是不能使用其功能的,必须把它们调入内存中运行,才能真正使用其功能,我们平时输入一段文字,或玩一个游戏,其实都是在内存中进行的。就好比在一个书房里,存放书籍的书架和书柜相当于电脑的外存,而我们工作的办公桌就是内存。通常我们把要永久保存的、大量的数据存储在外存上,而把一些临时的或少量的数据和程序放在内存上,当然内存的好坏会直接影响电脑的运行速度。
具体而言,所述DAC时钟产生模块与FPGA模块相连,作用是将电信号转化为模拟信号。温度检测模块实时监测DAC时钟产生模块的温度,确保DAC时钟产生模块的运行精度和速度。一般情况下,影响DAC时钟产生模块转换精度的主要环境和工作条件因素是温度和电源电压变化。由于工作温度会对运算放大器加权电阻网络等产生影响,所以只有在一定的工作范围内才能保证额定精度指标。较好的DAC时钟产生模块的工作温度范围在-40℃~85℃之间,较差的DAC时钟产生模块的工作温度范围在0℃~70℃之间。多数器件其静、动态指标均。在25℃的工作温度下测得的,工作温度对各项精度指标的影响用温度系数来描述,如失调温度系数、增益温度系数、微分线性误差温度系数等。
如图2所示,其为本实用新型实施例的存储板卡在接收数据时的流程图。当上位机需要从板卡中存取数据时:第一步通过CPCI总线接口或网络接口与板卡相连。第二步CPCI总线接口和网络接口与FPGA模块相连。第三步FPGA模块通过数据处理从EMMC存储芯片里存取数据。第四步FPGA模块再将数据通过CPCI总线接口或网络接口发送给上位机。
Claims (7)
1.一种基于CPCI总线的存储板卡,其特征在于,包括主板,所述主板上包括:
FPGA模块,其内含FPGA芯片以作为板卡的核心芯片;
EMMC存储芯片,其与所述FPGA模块通过CPCI总线连接,所述EMMC存储芯片的数量为16片。
2.根据权利要求1所述的存储板卡,其特征在于,所述FPGA模块与CPCI总线接口中的CPCIe接口通过片内GTX收发器连接;所述FPGA模块与光纤收发器通过片内GTX收发器连接。
3.根据权利要求1所述的存储板卡,其特征在于,CPCI总线接口模块中的CPCI-J1接口与所述FPGA模块通过PLX9054模块桥接;CPCI-J2接口与所述FPGA模块通过PLX9054模块桥接。
4.根据权利要求1所述的存储板卡,其特征在于,还包括网络接口与所述FPGA模块通过CPCI总线连接。
5.根据权利要求4所述的存储板卡,其特征在于,网络接口包括千兆网接口和百兆网接口两个接口。
6.根据权利要求1所述的存储板卡,其特征在于,所述FPGA模块通过CPCI总线和DDR缓存相连。
7.根据权利要求1所述的存储板卡,其特征在于,还包括DAC时钟产生模块,所述DAC时钟产生模块与所述FPGA模块相连,用以将数字信号转换为模拟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022175467.3U CN213659427U (zh) | 2020-09-28 | 2020-09-28 | 一种基于cpci总线的存储板卡 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022175467.3U CN213659427U (zh) | 2020-09-28 | 2020-09-28 | 一种基于cpci总线的存储板卡 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213659427U true CN213659427U (zh) | 2021-07-09 |
Family
ID=76699361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022175467.3U Active CN213659427U (zh) | 2020-09-28 | 2020-09-28 | 一种基于cpci总线的存储板卡 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213659427U (zh) |
-
2020
- 2020-09-28 CN CN202022175467.3U patent/CN213659427U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106095334B (zh) | 一种基于fpga的高速数据采集存储系统 | |
CN1315066C (zh) | 用于校正并行/串行接口中的波动的缓冲网 | |
CN103106169B (zh) | 基于aurora协议的高速总线接口的扩展架构 | |
CN110837486B (zh) | 一种基于FPGA的FlexRay-CPCIe通信系统 | |
CN114675722A (zh) | 一种内存扩展装置和一种机架 | |
TW202020665A (zh) | 用於半導體封裝的序列介面 | |
CN110635985A (zh) | 一种FlexRay-CPCIe通信模块 | |
CN108270877B (zh) | 分布式网络节点数据共享系统 | |
CN204904151U (zh) | 一种内置式转接卡 | |
CN102799558B (zh) | 基于cpci总线的rs422通讯模块 | |
CN203643598U (zh) | 雷达数据记录设备 | |
CN110362058A (zh) | 用于多个接口进行测试的系统 | |
CN213659427U (zh) | 一种基于cpci总线的存储板卡 | |
CN211149445U (zh) | 一种高速数据处理平台 | |
CN210627193U (zh) | 一种高防护性高速数字处理模块 | |
CN117200890A (zh) | 一种pcie光通信传输系统 | |
CN216772401U (zh) | 一种主设备主控功能实现系统 | |
CN215835409U (zh) | 一种万兆单光口以太网适配器 | |
CN209560534U (zh) | 一种支持PCIe M.2 SSD的转接卡 | |
CN113970896A (zh) | 基于fpga芯片的控制装置及电子设备 | |
CN201837923U (zh) | 一种具有交换机功能的主板 | |
CN109391604B (zh) | 一种管理数据输入输出协议的桥接装置及管理系统 | |
CN113609067B (zh) | 一种32路rs485接口卡的实现系统 | |
CN117971740B (zh) | 一种内存拓展板卡和内存拓展方法 | |
CN213814639U (zh) | 一种基于srio高速通信总线的大容量固态存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |