CN110837719A - 数据参考模块整合系统 - Google Patents
数据参考模块整合系统 Download PDFInfo
- Publication number
- CN110837719A CN110837719A CN201911122386.2A CN201911122386A CN110837719A CN 110837719 A CN110837719 A CN 110837719A CN 201911122386 A CN201911122386 A CN 201911122386A CN 110837719 A CN110837719 A CN 110837719A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- data reference
- electrically connected
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种数据参考模块整合系统,所述的数据参考模块整合系统，包括：寄存模块、数据参考模块、转换模块和处理模块，提供一种数据参考模块整合系统，通过使用硬件描述语言，集成电路的设计效率得以大大提高。
Description
技术领域
本发明涉及转换器的协议标准领域，特别涉及一种数据参考模块整合系统。
背景技术
硬件描述语言（Hardware Description Language，简称HDL）是电子系统硬件行为描述、结构描述、数据流描述的语言，利用这种语言，数字电路系统的设计可以从顶层到底层逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统，然后利用电子设计自动化工具逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表，再用专用集成电路或现场可编程门阵列自动布局布线工具，把网表转换为要实现的具体电路布线结构。
1970年代以来，集成电路的复杂程度按照半导体业界摩尔定律的趋势急剧增长，电路设计人员的工作量不断增加，这使得他们必须放弃以往那样从特定的电子组件，如CMOS、双极性晶体管为基础来开始复杂电路的设计工作，设计流程的关注重心开始转到电路系统的数据流动以及有关时序的信息，这样的设计抽象级别被称为“寄存器传输级” ，设计人员通过使用硬件描述语言，可以将精力放在电路逻辑功能、时序的设计上，而不需要一开始就考虑具体的器件制造工艺以及它们对电路功能的影响。
可以使用传统的编程语言控制流程的特性来指代硬件的数据流性质，例如包含特定增强类库的C++即可实现这样的目的。尽管如此，用于软件设计的编程语言不能对电路的时序性质进行描述，这导致软件编程语言不能替代专用的硬件描述语言，然而硬件描述语言的部分子集是可综合的，这意味着可以使用逻辑综合工具通过“阅读”行为级、寄存器传输级的代码，来“推断”这些代码对应的功能，从而给出一个经过优化的的电路连线网表，通过使用硬件描述语言，集成电路的设计效率得以大大提高。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种数据参考模块整合系统，通过使用硬件描述语言，集成电路的设计效率得以大大提高。
本发明解决其技术问题所采用的技术方案是：构造一种数据参考模块整合系统，包括：数据参考模块，电性连接所述寄存模块，读取所述第一数据；转换模块，电性连接所述数据参考模块，接收所述第一数据，并转换所述第一数据的格式；以及处理模块，电性连接所述转换模块，接收并运算转换后的第一数据，以生成所述第二数据。
在本发明所述的系统中，所述处理模块为JESD 204 B IP内核。
在本发明所述的系统中，更进一步包括：转换输出模块，电性连接所述处理模块，依据所述第二数据生成封包；以及数模转换模块，电性连接所述转换输出模块，接收所述封包转换为模拟量，并输出。
在本发明所述的系统中，所述转换输出模块提供高速通道的物理层。
在本发明所述的系统中，所述所述数模转换模块为AD9144数模转换器。
实施本发明的数据参考模块整合系统，具有以下有益效果：提供一种数据参考模块整合系统，其通过数据参考模块读取寄存模块的数据后，可直接经由转换模块传送给处理模块进行处理，因此可通过使用硬件描述语言直接进行数据传送而不需增加其他硬件配置，本发明使得系统中的集成电路设计效率得以大大提高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明数据参考模块整合系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明数据参考模块整合系统实施例中，其数据参考模块整合系统的结构示意图如图1所示。图中，该数据参考模块整合系统，该系统包括寄存模块1、数据参考模块2、转换模块3、处理模块4、转换输出模块5和数模转换模块6。
本实施例中，寄存模块1主要用来存取第一数据D1；数据参考模块2电性连接寄存模块1，读取所述第一数据；转换模块3电性连接数据参考模块2，接收第一数据D1，并转换第一数据D1的格式；处理模块4为JESD 204 B IP内核，电性连接转换模块3，接收并运算转换后的第一数据D1，以生成第二数据D2；转换输出模块5提供高速通道的物理层，电性连接处理模块4，依据第二数据D2生成封包；数模转换模块6为AD9144数模转换器，接收封包转换为模拟量，并输出。
本实施例中，数据参考模块其定义如下表所示，并依据表1中的定义给予配置，数据参考模块2通过寄存模块1接收第一数据D1，并且将第一数据D1传送至转换模块3将其参考数据的格式转换，接着传送至处理模块4，处理模块4接收并运算转换后的第一数据D1，以生成第二数据D2，并通过转换输出模块5传送第二数据D2至数模转换模块6进行转换输出。
表1
通过本发明提供一种数据参考模块整合系统来接收参考数据以控制输出的数据，其通过数据参考模块读取寄存模块的数据后，可直接经由转换模块传送给处理模块进行处理，因此可通过使用硬件描述语言直接进行数据传送而不需增加其他硬件配置，本发明使得系统中的集成电路设计效率得以大大提高并，最大限度的简化设计图，从而简化了逻辑的设计。
以上所述仅为本发明的较佳实施例而已，并不限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种数据参考模块整合系统，其特征在于，包括：寄存模块，存取第一数据；数据参考模块，电性连接所述寄存模块，读取所述第一数据；转换模块，电性连接所述数据参考模块，接收所述第一数据，并转换所述第一数据的格式；以及处理模块，电性连接所述转换模块，接收并运算转换后的第一数据，以生成所述第二数据。
2.根据权利要求1所述的系统，其特征在于，其中所述处理模块为JESD 204 B IP内核。
3.根据权利要求1所述的系统，其特征在于，所述系统更进一步包括：转换输出模块，电性连接所述处理模块，依据所述第二数据生成封包；以及数模转换模块，电性连接所述转换输出模块，接收所述封包转换为模拟量，并输出。
4.根据权利要求3所述的系统，其特征在于，其中所述转换输出模块提供高速通道的物理层。
5.根据权利要求3所述的系统，其特征在于，其中所述数模转换模块为AD9144数模转换器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911122386.2A CN110837719A (zh) | 2019-11-15 | 2019-11-15 | 数据参考模块整合系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911122386.2A CN110837719A (zh) | 2019-11-15 | 2019-11-15 | 数据参考模块整合系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110837719A true CN110837719A (zh) | 2020-02-25 |
Family
ID=69576555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911122386.2A Pending CN110837719A (zh) | 2019-11-15 | 2019-11-15 | 数据参考模块整合系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110837719A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330370A (ja) * | 1998-05-11 | 1999-11-30 | Sanyo Electric Co Ltd | 集積回路及びその設計製造方法並びにその情報取得方法 |
| CN1846193A (zh) * | 2003-09-08 | 2006-10-11 | 英特尔公司 | 用于并行数据转换的方法、设备及指令 |
| US20090172349A1 (en) * | 2007-12-26 | 2009-07-02 | Eric Sprangle | Methods, apparatus, and instructions for converting vector data |
| US20110035570A1 (en) * | 2009-08-07 | 2011-02-10 | Via Technologies, Inc. | Microprocessor with alu integrated into store unit |
| CN102346486A (zh) * | 2011-05-27 | 2012-02-08 | 哈尔滨工业大学 | 一种基于pd控制律的姿态控制ip核及采用该ip核的卫星姿态控制力矩计算系统 |
| CN203722733U (zh) * | 2013-11-29 | 2014-07-16 | 北京经纬恒润科技有限公司 | 图像格式转换器 |
-
2019
- 2019-11-15 CN CN201911122386.2A patent/CN110837719A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330370A (ja) * | 1998-05-11 | 1999-11-30 | Sanyo Electric Co Ltd | 集積回路及びその設計製造方法並びにその情報取得方法 |
| CN1846193A (zh) * | 2003-09-08 | 2006-10-11 | 英特尔公司 | 用于并行数据转换的方法、设备及指令 |
| US20090172349A1 (en) * | 2007-12-26 | 2009-07-02 | Eric Sprangle | Methods, apparatus, and instructions for converting vector data |
| US20110035570A1 (en) * | 2009-08-07 | 2011-02-10 | Via Technologies, Inc. | Microprocessor with alu integrated into store unit |
| CN102346486A (zh) * | 2011-05-27 | 2012-02-08 | 哈尔滨工业大学 | 一种基于pd控制律的姿态控制ip核及采用该ip核的卫星姿态控制力矩计算系统 |
| CN203722733U (zh) * | 2013-11-29 | 2014-07-16 | 北京经纬恒润科技有限公司 | 图像格式转换器 |
Non-Patent Citations (1)
| Title |
|---|
| 唐炜;徐晓苏;扶文树;李瑶;李桂平;: "捷联式寻北仪的数据采集及建模分析" * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112860612B (zh) | 互联裸芯与mpu的接口系统及其通信方法 | |
| US8286025B1 (en) | Selection of port adapters for clock crossing boundaries | |
| CN102184148B (zh) | 一种基于fpga的at96总线控制器ip核及其构建方法 | |
| Dally et al. | 21st century digital design tools | |
| US9143423B2 (en) | JESD test sequencer generator | |
| KR100340392B1 (ko) | 집적회로장치의제조방법및집적회로장치에대한논리검사방법 | |
| TWI391809B (zh) | 時脈樹分佈方法 | |
| CN102495356B (zh) | 扫描链异步复位寄存器复位端口处理方法 | |
| CN103019303B (zh) | 时序路径上保持时间的调节装置与方法 | |
| CN110837719A (zh) | 数据参考模块整合系统 | |
| US8659318B1 (en) | Systems and methods for implementing tristate signaling by using encapsulated unidirectional signals | |
| US8706931B1 (en) | Tool selection and implementation of port adapters | |
| CN103257842B (zh) | 一种加法进位信息输出的方法和一种加法器 | |
| Bacciarelli et al. | Design, testing and prototyping of a software programmable I2C/SPI IP on AMBA bus | |
| US7302667B1 (en) | Methods and apparatus for generating programmable device layout information | |
| Zheng et al. | FIR filter design based on FPGA | |
| CN102156789A (zh) | Fpga约束文件自动生成系统及方法 | |
| CN114691596A (zh) | 一种面向cib协议握手的fifo封装结构及方法 | |
| CN201993640U (zh) | 一种基于fpga的at96总线控制器ip核 | |
| Chandrala Brijesh et al. | Design and Verification Point-to-Point Architecture of WISHBONE Bus for System-on-Chip | |
| US6698001B2 (en) | Method for generating register transfer level code | |
| Bartels et al. | Comparison of an aethereal network on chip and a traditional interconnect for a multi-processor DVB-T system on chip | |
| Nikolić et al. | Wrapper design for a CDMA bus in SOC | |
| Dongye | Design of the on-chip bus based on wishbone | |
| CN108984871A (zh) | 基于LabVIEW模块的FPGA设计仿真方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |