CN110828534A - 一种像素排列结构，显示面板及掩膜板组 - Google Patents

一种像素排列结构，显示面板及掩膜板组 Download PDF

Info

Publication number
CN110828534A
CN110828534A CN201911289570.6A CN201911289570A CN110828534A CN 110828534 A CN110828534 A CN 110828534A CN 201911289570 A CN201911289570 A CN 201911289570A CN 110828534 A CN110828534 A CN 110828534A
Authority
CN
China
Prior art keywords
pixel
pixels
opening
subgroup
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911289570.6A
Other languages
English (en)
Other versions
CN110828534B (zh
Inventor
李哲
刘明星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN201911289570.6A priority Critical patent/CN110828534B/zh
Publication of CN110828534A publication Critical patent/CN110828534A/zh
Application granted granted Critical
Publication of CN110828534B publication Critical patent/CN110828534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种像素排列结构，显示面板及掩膜板组。像素排列结构包括：像素大组包括两个像素小组，像素小组包括第一像素，第二像素和第三像素；同一像素小组中第二像素和第三像素沿第二方向排列，同一像素大组中第一像素小组的第二像素和第二像素小组的第三像素沿第一方向排列；同一像素大组中，四个第一像素位于两两相邻的四个相同虚拟四边形的内部，两个第二像素和两个第三像素的中心分别位于四个相同虚拟四边形中相对应顶角处；在每个虚拟四边形中的第一像素的中心偏离相应虚拟四边形的中心，在任意两个相邻虚拟四边形中的第一像素的中心连线大于这两个虚拟四边形的中心连线。该像素排列结构能够在实现高像素密度的同时，保证像素的开口率。

Description

一种像素排列结构，显示面板及掩膜板组
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素排列结构，显示面板及掩膜板组。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示技术是一种极具发展前景的显示技术，利用该技术制作的显示面板具有自发光、超轻薄、宽视角、响应速度快、低功耗及可实现柔性显示等优点，被广泛应用于显示领域。
OLED是通过将有机材料蒸镀到阵列基板上形成的，具体的，有机材料蒸镀在阵列基板上的像素定义层(PDL)的开口内的阳极上，像素限定层的开口用于限定实际发光面积的尺寸。在有机材料的蒸镀过程中，如果减少相邻像素间的缝隙宽度以获得高像素密度，会降低沉积可靠性；反之，如果增加相邻像素间的缝隙宽度以提高沉积可靠性，会影响像素的开口率。
发明内容
本发明提供一种像素排列结构，显示面板及掩膜板组，能够在实现高像素密度的同时，保证像素的开口率。
第一方面，本发明实施例提供了一种像素排列结构，包括：
多个阵列排布的像素大组，每个像素大组包括沿第一方向相邻设置的第一像素小组和第二像素小组，每个像素小组包括两个第一像素，一个第二像素和一个第三像素；对于同一个像素小组，第二像素和第三像素沿第二方向排列，对于同一像素大组，第一像素小组中的第二像素和第二像素小组中的第三像素沿第一方向排列，第一方向与第二方向垂直；
在同一像素大组中，四个第一像素位于两两相邻的四个相同的虚拟四边形的内部，两个第二像素和两个第三像素的中心分别位于四个相同的虚拟四边形中相对应顶角处；
其中，在每个虚拟四边形中的第一像素的中心偏离相应虚拟四边形的中心，且在任意两个相邻虚拟四边形中的第一像素的中心连线大于这两个虚拟四边形的中心连线。
可选的，第三像素的形状为长方形或者类长方形，且在第一像素小组中的第三像素的长度方向与在第二像素小组中的第三像素的长度方向不同；
优选地，第一像素小组中的第三像素的长度方向与第二像素小组中的第三像素的长度方向的夹角为90°；
优选地，第一像素小组中的第三像素的长度方向与第一方向的夹角为45°。
可选的，每个像素小组中，两个第一像素沿第三方向排布，在相邻的虚拟四边形内，第一像素的中心连线与第三方向垂直或平行；第三方向分别与第一方向和第二方向相交不垂直；
优选地，在沿第一方向相间隔的虚拟四边形内，第一像素的中心连线与第一方向平行；和/或，在沿第二方向相间隔的虚拟四边形内，第一像素的中心连线与第二方向平行。
可选的，在每个虚拟四边形中，两个第二像素对角设置，两个第三像素对角设置；第一像素的中心距离两个第三像素靠近其的边线的距离相等；和/或，第一像素的中心距离两个第二像素靠近其的边线的距离相等。
可选的，第一像素和第二像素的形状均为平行四边形或者类平行四边形，且第一像素和第二像素均包括至少一条与第三像素长度方向平行的边，和/或，包括至少一条与第三像素长度方向垂直的边；
优选地，第一像素和第二像素的形状为方形；
优选地，第一像素的边长小于第二像素的边长；
优选地，第一像素的边长小于等于第三像素的宽度方向的长度；
优选地，第二像素的边长大于等于第三像素的宽度方向的长度。
第二方面，本发明实施例还提供了一种显示面板，包括：
衬底基板；
以及设置于衬底基板上的具有上述第一方面任一特征的像素排列结构。
第三方面，一种用于蒸镀具有上述第一方面任一特征的像素排列结构的掩膜板组，包括：第一掩膜板，包括多个第一开口，多个第一开口用于形成多个第一像素；第二掩膜板，包括多个第二开口，多个第二开口用于形成多个第二像素；第三掩膜板，包括多个第三开口，多个第三开口用于形成多个第三像素；
其中，第一像素、第二像素和第三像素构成多个阵列排布的像素大组，每个像素大组包括沿第一方向相邻设置的第一像素小组和第二像素小组，每个像素小组包括两个第一像素，一个第二像素和一个第三像素；对于同一个像素小组，第二像素和第三像素沿第二方向排列，对于同一像素大组，第一像素小组中的第二像素和第二像素小组中的第三像素沿第一方向排列，第一方向与第二方向垂直；
在同一像素大组中，四个第一像素位于两两相邻的四个相同的虚拟四边形的内部，两个第二像素和两个第三像素的中心分别位于四个相同的虚拟四边形中相对应顶角处；
其中，在每个虚拟四边形中的第一像素的中心偏离相应虚拟四边形的中心，且在任意两个相邻虚拟四边形中的第一像素的中心连线大于这两个虚拟四边形的中心连线。
可选的，第一开口和第二开口的形状为平行四边形或者类平行四边形；第三开口的形状为长方形或者类长方形；
优选地，第一开口和第二开口的形状为方形。
可选的，当第一开口和第二开口的形状为方形时，第一开口的边长小于第二开口的边长；第一开口的边长小于等于第三开口的宽度方向的长度；第二开口的边长大于等于第三开口的宽度方向的长度；
优选地，第一开口的边长与第三开口的长度方向的长度之和等于第二开口的边长的两倍。
可选的，第一开口的一边和与其相邻的两个第二开口的一边的连线平齐。
本发明提供一种像素排列结构，显示面板及掩膜板组，通过对像素排列结构进行设计，使得任意两个相邻的虚拟四边形内的第一像素的中心连线大于这两个虚拟四边形的中心连线，增大了第一像素之间的距离，降低了第一像素做切角的概率和第一像素对应的掩膜板的制作难度，在实现高像素密度的同时，保证了像素的开口率。
附图说明
图1是本发明实施例提供的一种像素排列结构的局部示意图；
图2是本发明实施例提供的另一种像素排列结构的局部示意图；
图3是本发明实施例提供的又一种像素排列结构的局部示意图；
图4是本发明实施例提供的再一种像素排列结构的局部示意图；
图5是本发明实施例提供的一种第一掩膜板的示意图；
图6是本发明实施例提供的一种第二掩膜板的示意图；
图7是本发明实施例提供的一种第三掩膜板的示意图；
图8是本发明实施例提供的一种三种掩膜板叠加在一起的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
同时，附图和实施例的描述是说明性的而不是限制性的。贯穿说明书的同样的附图标记表示同样的元件。另外，出于理解和易于描述，附图中可能夸大了一些层、膜、面板、区域等的厚度或者大小。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其它元件上或者也可以存在中间元件。另外，“在……上”是指将元件定位在另一元件上或者在另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。为了便于理解，本发明附图中都是将元件画在另一元件的上侧。
另外，除非明确地描述为相反，否则词语“包括”和诸如“包含”或“具有”的变形将被理解为暗示包含该元件，但不排除任意其它元件。
还需要说明的是，本发明实施例中用“第一”、“第二”、“第三”等来描述各种组件，但是这些组件不应该受这些术语限制。这些术语仅用来将一个组件与另一组件区分开。并且，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该()”也意图包括复数形式。
当可以不同地实施某个实施例时，具体的工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上在同一时间执行或者按与所描述顺序相反的顺序来执行。
目前，OLED是通过将有机材料蒸镀到阵列基板上形成的，具体的，有机材料蒸镀在阵列基板上的像素定义层(PDL)的开口内的阳极上，像素限定层的开口用于限定实际发光面积的尺寸。在有机材料的蒸镀过程中，如果减少相邻像素间的缝隙宽度以获得高像素密度，会降低沉积可靠性；反之，如果增加相邻像素间的缝隙宽度以提高沉积可靠性，会影响像素的开口率。为此，本发明实施例提供一种像素排列结构，显示面板及掩膜板组，能够在实现高像素密度的同时，保证像素的开口率。
下面，对像素排列结构，显示面板、掩膜板组及其技术效果进行详细描述。
图1示出了本发明实施例提供的一种像素排列结构的局部示意图。如图1所示，该像素排列结构包括多个阵列排布的像素大组10，每个像素大组10包括沿第一方向X相邻设置的第一像素小组11和第二像素小组12。每个像素小组均包括两个第一像素，一个第二像素和一个第三像素，即第一像素小组11包括两个第一像素，一个第二像素和一个第三像素，第二像素12小组包括两个第一像素，一个第二像素和一个第三像素。第一像素、第二像素和第三像素分别对应一种颜色，其中，本发明实施例的附图均以第一像素为绿色像素(G)、第二像素为蓝色像素(B)、第三像素为红色像素(R)为例进行绘制。可以理解的是，本发明实施例中第一像素、第二像素和第三像素对应的颜色还可以根据实际情况(如有机材料的属性等)进行选择设计，本发明实施例对此不作具体限制。这里，像素指用于显示图像的最小单位(例如，显示面板的最小可寻址单位)。
进一步地，在第一像素、第二像素和第三像素之中，可放置用于驱动每个像素的电源线(如数据线、驱动电源线等)。此外，可设置用于限定每个像素的绝缘层，如像素限定层。在像素限定层的开口内依次叠层设置阳极、有机发光层和阴极，阳极、有机发光层和阴极对应于每个第一像素、第二像素和第三像素。
在图1的像素排列中，对于同一个像素小组(包括第一像素小组11和第二像素小组12)，第二像素(B)和第三像素(R)沿第二方向Y排列；对于同一像素大组，第一像素小组11中的第二像素(B)和第二像素小组12中的第三像素(R)沿第一方向X排列，第一方向X与第二方向Y垂直，即第一方向为行方向，第二方向Y为列方向；或者，第一方向X为列方向，第二方向Y为行方向。
在同一像素大组10中，四个第一像素(G)位于两两相邻的四个相同的虚拟四边形的内部，两个第二像素(B)和两个第三像素(R)的中心分别位于四个相同的虚拟四边形中相对应顶角处。以图1虚线标注出的像素大组10为例，四个第一像素(G)位于第一行第一个虚拟四边形、第一行第二个虚拟四边形、第二行第一个虚拟四边形和第二行第二个虚拟四边形这四个相同的虚拟四边形的内部，两个第二像素(B)和两个第三像素(R)的中心分别位于这四个相同的虚拟四边形的左上方顶角处。以第一行第一个虚拟四边形为例，对于一个虚拟四边形而言，两个第二像素(B)的中心分别位于虚拟四边形的顶角处，且两个第二像素(B)为该虚拟四边形的对角；两个第三像素(R)的中心分别位于虚拟四边形的顶角处，且两个第三像素(R)为该虚拟四边形的对角。
可见，采用两个第二像素(B)和两个第三像素(R)包围一个第一像素(G)的像素排布方式，可以提高第一像素(G)、第二像素(B)和第三像素(R)的孔径比。因此，整个显示面板的制造时间和制造成本可相应地减少，且显示面板的图像显示质量可提高。并且，该像素排布方式无像素突出导致的边缘色偏现象。
在每个虚拟四边形中的第一像素(G)的中心偏离相应虚拟四边形的中心，即第一像素(G)的中心与相应虚拟四边形的中心不重合。且在任意两个相邻虚拟四边形中的第一像素(G)的中心连线大于这两个虚拟四边形的中心连线。本发明实施例的方案与传统的第一像素(G)的中心位于虚拟四边形的中心的方式相比，相邻的两个第一像素(G)的中心的距离增大，如此，在制作第一像素(G)的掩膜板时，不必再缩小第一像素(G)的开口大小，保证了第一像素(G)的开口率。
图2示出了本发明实施例提供的另一种像素排列结构的局部示意图。第一像素(G)的形状为平行四边形或者类平行四边形；第二像素(B)的形状为平行四边形或者类平行四边形；优选地，第一像素(G)和第二像素(B)的形状为方形。第三像素(R)的形状为长方形或者类长方形，且在第一像素小组11中的第三像素(R)的长度方向与第二像素小组12中的第三像素(R)的长度方向不同。其中，图2是以第一像素(G)的形状为方形、第二像素(B)的形状为方形、第三像素(R)的形状为长方形为例进行绘制的。
这里的类平行四边形或类长方形是指：由于工艺限制或者为了掩膜板的制作便利，像素的形状可能不是严格的平行四边形或长方形，而是大致平行四边形或者大致长方形。例如为圆角矩形，圆角矩形是矩形的角被倒圆所形成的形状；切角矩形，切角矩形是矩形的角被切掉一个或者多个所形成的多边形形状；多次切角矩形，多次切角矩形是在切角矩形的基础上进行二次或者多次切角所形成的多边形形状。将像素设置成类平行四边形或类长方形可以更加灵活地调整像素的开口率比例，并进一步减小掩膜板开口之间的间距，满足掩膜板制作的限制条件。
在实际的像素排布中，允许三种像素的形状自由选择。例如，第二像素(B)的形状为正方形，第三像素(R)的形状为长方形，而第一像素(G)的形状为类正方形，其中类正方形是正方形的其中一个角做了圆角或者切角处理，或者多个角做了圆角或者切角处理。又例如，第一像素(G)的形状为类正方形，第二像素(B)的形状为类平行四边形，第三像素(R)的形状为类长方形。
继续参考图2，第一像素小组11中的第三像素(R)的长度方向与第二像素小组12中的第三像素(R)的长度方向的夹角α为90°。第一像素小组11中的第三像素(R)的长度方向与第一方向X的夹角γ为45°。同理，第二像素小组12中的第三像素(R)的长度方向与第一方向X的夹角β也为45°；第一像素小组11中的第三像素(R)的长度方向与第二方向Y的夹角也为45°；第二像素小组12中的第三像素(R)的长度方向与第二方向Y的夹角也为45°。像素与水平方向呈45度角的斜向显示可以使得显示面板的纵向/横向的显示效果均衡，提升显示效果。
图3示出了本发明实施例提供的又一种像素排列结构的局部示意图。如图3所示，每个像素小组中，两个第一像素(G)沿第三方向Z排布，在相邻的虚拟四边形内，第一像素(G)的中心连线与第三方向Z垂直或平行；第三方向Z分别与第一方向X和第二方向Y相交不垂直。例如，在第一行第一个虚拟四边形和第一行第二个虚拟四边形内，两个第一像素(G)的中心连线与第三方向Z垂直；或者，在第一列第一个虚拟四边形和第一列第二个虚拟四边形内，两个第一像素(G)的中心连线与第三方向Z平行。
在沿第一方向X相间隔的虚拟四边形内(如第一行第一个虚拟四边形和第一行第三个虚拟四边形，或者第一行第二个虚拟四边形和第一行第四个虚拟四边形)，第一像素(G)的中心连线与第一方向X平行；和/或，在沿第二方向Y相间隔的虚拟四边形内(如第一列第一个虚拟四边形和第一列第三个虚拟四边形，或者第一列第二个虚拟四边形和第一列第四个虚拟四边形)，第一像素(G)的中心连线与第二方向Y平行。
图4示出了本发明实施例提供的再一种像素排列结构的局部示意图。如图4所示，在每个虚拟四边形中，两个第二像素(B)对角设置，两个第三像素(R)对角设置；第一像素(G)的中心距离两个第三像素(R)靠近其的边线的距离相等；和/或，第一像素(G)的中心距离两个第二像素(B)靠近其的边线的距离相等。
示例性的，参考图4可知，第一像素(G)的中心O距离两个第三像素(R)靠近其的边线的距离分别为O点到M点的距离(简称为Dom)和O点到N点的距离(简称为Don)，那么Dom＝Don。如此，第一像素(G)可以按照一定的规律分布，在增大相邻的两个第一像素(G)的中心的距离的同时，降低第一像素(G)的掩膜板的制作难度。
另外，本发明实施例提供的第一像素(G)、第二像素(B)和第三像素(R)的面积可以根据实际的需要进行选择设计，通过优化像素排列结构中不同颜色的像素的发光区的面积，可以提升产品的使用寿命。可选的，第一像素(G)的边长小于第二像素(B)的边长；第一像素(G)的边长小于等于第三像素(R)的宽度方向的长度；第二像素(B)的边长大于等于第三像素(R)的宽度方向的长度。
本发明提供一种像素排列结构，显示面板及掩膜板组，通过对像素排列结构进行设计，使得任意两个相邻的虚拟四边形内的第一像素的中心连线大于这两个虚拟四边形的中心连线，增大了第一像素之间的距离，降低了第一像素做切角的概率和第一像素对应的掩膜板的制作难度，在实现高像素密度的同时，保证了像素的开口率。
本发明实施例还提供一种显示面板，该显示面板包括衬底基板；以及设置于衬底基板上的本发明任意实施例提供的像素排列结构。
其中，显示面板可以为柔性有机发光显示面板或者非柔性有机发光显示面板。该有机发光显示面板的发光模式可以是顶发光、底发光或者双面发光。
显示面板还可以封装在显示装置中，显示装置可以应用在智能穿戴设备(如智能手环、智能手表)中，也可以应用在智能手机、平板电脑、显示器等设备中。
本发明实施例还提供一种用于蒸镀上述像素排列结构的掩模板组，用于蒸镀如图1-图4任一所示的像素排列结构。
具体的，图5示出了本发明实施例提供的一种第一掩膜板的示意图，第一掩膜板100包括与第一像素的形状相同的多个第一开口101，多个第一开口101用于形成多个第一像素。可选的，第一开口101的形状为平行四边形或者类平行四边形。优选地，第一开口101的形状为方形。
第一像素的形状为发光层与阳极接触的部分的形状，因此，本发明实施例可以通过设计用于蒸镀第一像素的发光层的第一掩模板的第一开口101的形状为图5所示的形状，而使其蒸镀的发光层的形状为图1-图4任一所示的第一像素的形状，在阳极的面积大于发光层的面积时，可以由发光层的形状决定发光区的形状。当然，也可以通过设计阳极的形状而形成图1-图4任一所示的第一像素的形状，即在发光层的面积大于阳极时，可以由阳极的形状决定发光区的形状。
图6示出了本发明实施例提供的一种第二掩膜板的示意图，第二掩膜板200包括与第二像素的形状相同的多个第二开口201，多个第二开口201用于形成多个第二像素。可选的，第二开口201的形状为平行四边形或者类平行四边形。优选地，第二开口201的形状为方形。
第二像素的形状为发光层与阳极接触的部分的形状，因此，本发明实施例可以通过设计用于蒸镀第二像素的发光层的第二掩模板的第二开口201的形状为图6所示的形状，而使其蒸镀的发光层的形状为图1-图4任一所示的第二像素的形状，在阳极的面积大于发光层的面积时，可以由发光层的形状决定发光区的形状。当然，也可以通过设计阳极的形状而形成图1-图4任一所示的第二像素的形状，即在发光层的面积大于阳极时，可以由阳极的形状决定发光区的形状。
图7示出了本发明实施例提供的一种第三掩膜板的示意图，第三掩膜板300包括与第三像素的形状相同的多个第三开口301，多个第三开口301用于形成多个第三像素。可选的，第三开口301的形状为长方形或者类长方形。
第三像素的形状为发光层与阳极接触的部分的形状，因此，本发明实施例可以通过设计用于蒸镀第三像素的发光层的第三掩模板的第三开口301的形状为图7所示的形状，而使其蒸镀的发光层的形状为图1-图4任一所示的第三像素的形状，在阳极的面积大于发光层的面积时，可以由发光层的形状决定发光区的形状。当然，也可以通过设计阳极的形状而形成图1-图4任一所示的第三像素的形状，即在发光层的面积大于阳极时，可以由阳极的形状决定发光区的形状。
这里的类平行四边形或类长方形是指：由于工艺限制或者为了掩膜板的制作便利，像素的形状可能不是严格的平行四边形或长方形，而是大致平行四边形或者大致长方形。例如为圆角矩形，圆角矩形是矩形的角被倒圆所形成的形状；切角矩形，切角矩形是矩形的角被切掉一个或者多个所形成的多边形形状；多次切角矩形，多次切角矩形是在切角矩形的基础上进行二次或者多次切角所形成的多边形形状。将像素设置成类平行四边形或类长方形可以更加灵活地调整像素的开口率比例，并进一步减小掩膜板开口之间的间距，满足掩膜板制作的限制条件。
图8示出了本发明实施例提供的一种三种掩膜板叠加在一起的示意图。如图8所示，第一开口101的一边与与其相邻的两个第二开口201的一边的连线平齐。
可选的，当第一开口101和第二开口201的形状为方形时，第一开口101的边长a小于第二开口201的边长d；第一开口101的边长a小于等于第三开口301的宽度方向的长度b；第二开口201的边长d大于等于第三开口301的宽度方向的长度b。
优选地，第一开口101的边长a与第三开口301的宽度方向的长度b相等(即a＝b)。第一开口101的边长a与第三开口301的长度方向的长度c之和等于第二开口的边长d的两倍(即a+c＝2d)。
如此，可以使得制作完成的像素排列结构满足：第一像素、第二像素和第三像素构成多个阵列排布的像素大组，每个像素大组包括沿第一方向相邻设置的第一像素小组和第二像素小组，每个像素小组包括两个第一像素，一个第二像素和一个第三像素；对于同一个像素小组，第二像素和第三像素沿第二方向排列，对于同一像素大组，第一像素小组中的第二像素和第二像素小组中的第三像素沿第一方向排列，第一方向与第二方向垂直；在同一像素大组中，四个第一像素位于两两相邻的四个相同的虚拟四边形的内部，两个第二像素和两个第三像素的中心分别位于四个相同的虚拟四边形中相对应顶角处；在每个虚拟四边形中的第一像素的中心偏离相应虚拟四边形的中心，且在任意两个相邻虚拟四边形中的第一像素的中心连线大于这两个虚拟四边形的中心连线。
需要说明的是，图5-图7中的各开口的面积要比相应的像素的面积大一些，即，各像素在各掩模板上的正投影完全落入各开口内。另外，受工艺限制，制作的发光区的位置可以允许在横向/纵向上1μm内的偏移。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素排列结构，其特征在于，包括：
多个阵列排布的像素大组，每个像素大组包括沿第一方向相邻设置的第一像素小组和第二像素小组，每个像素小组包括两个第一像素，一个第二像素和一个第三像素；对于同一个像素小组，第二像素和第三像素沿第二方向排列，对于同一像素大组，所述第一像素小组中的第二像素和所述第二像素小组中的第三像素沿第一方向排列，所述第一方向与所述第二方向垂直；
在同一像素大组中，四个所述第一像素位于两两相邻的四个相同的虚拟四边形的内部，两个所述第二像素和两个所述第三像素的中心分别位于所述四个相同的虚拟四边形中相对应顶角处；
其中，在每个所述虚拟四边形中的所述第一像素的中心偏离相应虚拟四边形的中心，且在任意两个相邻所述虚拟四边形中的所述第一像素的中心连线大于这两个所述虚拟四边形的中心连线。
2.根据权利要求1所述的像素排列结构，其特征在于，所述第三像素的形状为长方形或者类长方形，且在所述第一像素小组中的第三像素的长度方向与在所述第二像素小组中的第三像素的长度方向不同；
优选地，所述第一像素小组中的第三像素的长度方向与所述第二像素小组中的第三像素的长度方向的夹角为90°；
优选地，所述第一像素小组中的第三像素的长度方向与所述第一方向的夹角为45°。
3.根据权利要求1所述的像素排列结构，其特征在于，每个所述像素小组中，两个所述第一像素沿第三方向排布，在相邻的虚拟四边形内，所述第一像素的中心连线与所述第三方向垂直或平行；所述第三方向分别与所述第一方向和所述第二方向相交不垂直；
优选地，在沿第一方向相间隔的虚拟四边形内，所述第一像素的中心连线与所述第一方向平行；和/或，在沿第二方向相间隔的虚拟四边形内，所述第一像素的中心连线与所述第二方向平行。
4.根据权利要求1所述的像素排列结构，其特征在于，在每个所述虚拟四边形中，两个第二像素对角设置，两个第三像素对角设置；所述第一像素的中心距离两个第三像素靠近其的边线的距离相等；和/或，所述第一像素的中心距离两个所述第二像素靠近其的边线的距离相等。
5.根据权利要求1所述的像素排列结构，其特征在于，所述第一像素和所述第二像素的形状均为平行四边形或者类平行四边形，且所述第一像素和所述第二像素均包括至少一条与所述第三像素长度方向平行的边，和/或，包括至少一条与所述第三像素长度方向垂直的边；
优选地，所述第一像素和所述第二像素的形状为方形；
优选地，所述第一像素的边长小于第二像素的边长；
优选地，所述第一像素的边长小于等于所述第三像素的宽度方向的长度；
优选地，所述第二像素的边长大于等于所述第三像素的宽度方向的长度。
6.一种显示面板，其特征在于，包括：
衬底基板；
以及设置于所述衬底基板上的如权利要求1-5中任一所述的像素排列结构。
7.一种用于蒸镀如权利要求1-5中任一所述的像素排列结构的掩膜板组，其特征在于，包括：第一掩膜板，包括多个第一开口，所述多个第一开口用于形成多个第一像素；第二掩膜板，包括多个第二开口，所述多个第二开口用于形成多个第二像素；第三掩膜板，包括多个第三开口，所述多个第三开口用于形成多个第三像素；
其中，第一像素、第二像素和第三像素构成多个阵列排布的像素大组，每个像素大组包括沿第一方向相邻设置的第一像素小组和第二像素小组，每个像素小组包括两个第一像素，一个第二像素和一个第三像素；对于同一个像素小组，第二像素和第三像素沿第二方向排列，对于同一像素大组，所述第一像素小组中的第二像素和所述第二像素小组中的第三像素沿第一方向排列，所述第一方向与所述第二方向垂直；
在同一像素大组中，四个所述第一像素位于两两相邻的四个相同的虚拟四边形的内部，两个所述第二像素和两个所述第三像素的中心分别位于所述四个相同的虚拟四边形中相对应顶角处；
其中，在每个所述虚拟四边形中的所述第一像素的中心偏离相应虚拟四边形的中心，且在任意两个相邻所述虚拟四边形中的所述第一像素的中心连线大于这两个所述虚拟四边形的中心连线。
8.根据权利要求7所述的掩膜板组，其特征在于，所述第一开口和所述第二开口的形状为平行四边形或者类平行四边形；所述第三开口的形状为长方形或者类长方形；
优选地，所述第一开口和所述第二开口的形状为方形。
9.根据权利要求8所述的掩膜板组，其特征在于，当所述第一开口和所述第二开口的形状为方形时，所述第一开口的边长小于所述第二开口的边长；所述第一开口的边长小于等于所述第三开口的宽度方向的长度；所述第二开口的边长大于等于所述第三开口的宽度方向的长度；
优选地，所述第一开口的边长与所述第三开口的长度方向的长度之和等于所述第二开口的边长的两倍。
10.根据权利要求8所述的掩膜板组，其特征在于，所述第一开口的一边和与其相邻的两个所述第二开口的一边的连线平齐。
CN201911289570.6A 2019-12-13 2019-12-13 一种像素排列结构，显示面板及掩膜板组 Active CN110828534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911289570.6A CN110828534B (zh) 2019-12-13 2019-12-13 一种像素排列结构，显示面板及掩膜板组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911289570.6A CN110828534B (zh) 2019-12-13 2019-12-13 一种像素排列结构，显示面板及掩膜板组

Publications (2)

Publication Number Publication Date
CN110828534A true CN110828534A (zh) 2020-02-21
CN110828534B CN110828534B (zh) 2022-09-27

Family

ID=69545542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911289570.6A Active CN110828534B (zh) 2019-12-13 2019-12-13 一种像素排列结构，显示面板及掩膜板组

Country Status (1)

Country Link
CN (1) CN110828534B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022052011A1 (zh) * 2020-09-10 2022-03-17 京东方科技集团股份有限公司 显示基板、显示装置及高精度金属掩模板
WO2022141628A1 (zh) * 2021-01-04 2022-07-07 京东方科技集团股份有限公司 一种显示基板及相关装置
RU2779136C1 (ru) * 2020-09-10 2022-09-01 Боэ Текнолоджи Груп Ко., Лтд. Пиксельный массив и устройство отображения
US20220336541A1 (en) * 2020-09-10 2022-10-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display device and high-precision metal mask
WO2022262343A1 (zh) * 2021-06-17 2022-12-22 合肥维信诺科技有限公司 像素排布结构、掩膜组件及显示面板
CN116018027A (zh) * 2023-02-22 2023-04-25 惠科股份有限公司 像素排布结构、显示面板、掩膜板组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208077981U (zh) * 2018-02-09 2018-11-09 京东方科技集团股份有限公司 像素排布结构、显示面板、高精度金属掩模板及显示装置
WO2019104656A1 (zh) * 2017-11-30 2019-06-06 深圳市柔宇科技有限公司 像素结构、显示面板和电子装置
CN109994503A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN110137210A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN110473894A (zh) * 2018-05-09 2019-11-19 上海和辉光电有限公司 一种amoled像素排列结构、显示面板和掩膜板组

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019104656A1 (zh) * 2017-11-30 2019-06-06 深圳市柔宇科技有限公司 像素结构、显示面板和电子装置
CN109994503A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN208077981U (zh) * 2018-02-09 2018-11-09 京东方科技集团股份有限公司 像素排布结构、显示面板、高精度金属掩模板及显示装置
CN110137210A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN110473894A (zh) * 2018-05-09 2019-11-19 上海和辉光电有限公司 一种amoled像素排列结构、显示面板和掩膜板组

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022052011A1 (zh) * 2020-09-10 2022-03-17 京东方科技集团股份有限公司 显示基板、显示装置及高精度金属掩模板
WO2022052193A1 (zh) * 2020-09-10 2022-03-17 京东方科技集团股份有限公司 显示基板、显示装置及高精度金属掩模板
RU2779136C1 (ru) * 2020-09-10 2022-09-01 Боэ Текнолоджи Груп Ко., Лтд. Пиксельный массив и устройство отображения
US20220336541A1 (en) * 2020-09-10 2022-10-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display device and high-precision metal mask
US11864447B2 (en) 2020-09-10 2024-01-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display device and high-precision metal mask
WO2022141628A1 (zh) * 2021-01-04 2022-07-07 京东方科技集团股份有限公司 一种显示基板及相关装置
WO2022262343A1 (zh) * 2021-06-17 2022-12-22 合肥维信诺科技有限公司 像素排布结构、掩膜组件及显示面板
CN116018027A (zh) * 2023-02-22 2023-04-25 惠科股份有限公司 像素排布结构、显示面板、掩膜板组件

Also Published As

Publication number Publication date
CN110828534B (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
CN110828534B (zh) 一种像素排列结构，显示面板及掩膜板组
CN111725288B (zh) 像素结构及显示面板
CN215933610U (zh) 显示基板以及显示装置
US10692940B2 (en) Pixel structure and display panel having the same
US10790339B2 (en) OLED array substrate and manufacturing method thereof, and display device
KR101479994B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN106449717B (zh) 有机电致发光器件基板、显示装置及制造方法
CN107146804B (zh) 有机发光二极管像素结构及有机发光二极管显示装置
CN110767733B (zh) 一种显示面板和显示装置
CN110323260B (zh) 像素排列结构、像素驱动方法及显示面板
US7253533B2 (en) Divided shadow mask for fabricating organic light emitting diode displays
CN110047905B (zh) 显示基板、显示面板和显示装置
KR20150042009A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20180190728A1 (en) Electroluminescent display, manufacture method thereof, and display device
CN113421910A (zh) 显示基板以及显示装置
EP3203520A1 (en) Organic light-emitting diode array substrate and display device
CN110634909A (zh) 一种显示基板、显示面板及显示装置
US20230142409A1 (en) Display panel, manufacturing method thereof, and mask plate
CN113013222A (zh) 显示基板、显示装置及高精度金属掩膜版
CN111987130A (zh) 一种显示面板、掩膜组件和显示装置
US20210151520A9 (en) Pixel display module and mask for manufacturing the pixel display module
US11871620B2 (en) OLED display panel having fence structure under anode
CN113594218A (zh) 显示基板及显示装置
CN212412057U (zh) 一种显示面板、掩膜组件和显示装置
CN115377152B (zh) 像素排布结构、显示面板及掩膜板组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant