CN110828523B - 一种阵列基板、其制作方法及显示面板 - Google Patents

Abstract

本发明公开了一种阵列基板、其制作方法及显示面板，该阵列基板包括：衬底基板，位于所述衬底基板上紧密排列的多个子像素区域，每个所述子像素区域被配置为发出同一颜色的光，相邻两个所述子像素区域之间存在第一间距；所述子像素区域内包括多个相互绝缘设置的子像素电极，相邻两个所述子像素电极之间存在第二间距，且所述第二间距小于所述第一间距；其中，各所述子像素电极通过纳米压印工艺形成。通过纳米压印工艺在各子像素区域内形成多个子像素电极，使显示面板的分辨率可以成倍的增加，从而可以根据显示画面的需求给各子像素电极施加不同的灰阶，以使显示画面的显示效果更加的细腻逼真。

Description

一种阵列基板、其制作方法及显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法及显示面板。

背景技术

随着显示技术的发展，人们对显示面板的分辨率的要求越来越高，尤其是在一些特殊的应用领域，如VR/AR显示、3D显示、医疗显示等应用领域。

对于高分辨率，最有效的解决方案就是减少单个像素的面积，使显示区域内尽可能多的排列更多像素，从而达到高分辨率的显示效果。一般情况，单个像素的尺寸在几十微米到几百微米之间，如32寸FHD电视的像素大概为120um*360um，分辨率仅为1920*1080，27寸4K Monitor的像素大概为50um*80um，分辨率也才是3840*4320。这是由于在OLED显示器制作过程中，子像素大小由光刻工艺决定，光刻受到曝光波长的限制最小为2um左右，因此子像素和子像素间隔的大小最低为2um左右，限制了显示面板的分辨率。

因此，如何增大显示面板的分辨率是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明实施例提供了一种阵列基板、其制作方法及显示面板，用以提高显示面板的分辨率。

第一方面，本发明实施例提供了一种阵列基板，包括：衬底基板，位于所述衬底基板上紧密排列的多个子像素区域，每个所述子像素区域被配置为发出同一颜色的光，相邻两个所述子像素区域之间存在第一间距；

所述子像素区域内包括多个相互绝缘设置的子像素电极，相邻两个所述子像素电极之间存在第二间距，且所述第二间距小于所述第一间距；

其中，各所述子像素电极通过纳米压印工艺形成。

在一种可能的实施方式中，在本发明实施例提供的阵列基板中，还包括：位于所述衬底基板与所述子像素电极之间的驱动电路；

所述驱动电路与所述子像素电极一一对应设置，所述子像素电极通过过孔与所述驱动电路电连接。

在一种可能的实施方式中，在本发明实施例提供的阵列基板中，位于同一所述子像素区域内的多个过孔不完全位于同一延伸方向上。

在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述子像素电极包括多个条状电极块，每个所述条状电极块均与所述子像素电极对应的过孔存在交叠区域。

在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述子像素电极包括多个异形条状电极，每个所述异形条状电极包括多个相互电连接的矩形电极块或圆形电极块；

相邻两个所述异形条状电极的所述矩形电极块或所述圆形电极块交错设置。

在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述第一间距的取值范围为5μm～20μm；

所述第二间距的取值范围为10nm～90nm。

在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述子像素电极的材料包括：导电氧化物或高功函金属。

第二方面，本发明实施例还提供了一种阵列基板的制作方法，所述方法包括：

提供一衬底基板；

在所述衬底基板的各子像素区域内通过纳米压印的方法形成多个相互绝缘的子像素电极。

在一种可能的实施方式中，在本发明实施例提供的阵列基板的制作方法中，在形成所述子像素电极之前，所述方法还包括：

在所述衬底基板上形成与各所述子像素电极对应设置的驱动电路，以及位于所述驱动电路背离所述衬底基板一侧的平坦化层；

在所述平坦化层上形成与所述子像素电极对应的过孔。

第三方面，本发明实施例还提供了一种显示面板，包括第一方面任一实施例提供的阵列基板。

本发明的有益效果：

本发明实施例提供了一种阵列基板、其制作方法及显示面板，该阵列基板包括：衬底基板，位于所述衬底基板上紧密排列的多个子像素区域，每个所述子像素区域被配置为发出同一颜色的光，相邻两个所述子像素区域之间存在第一间距；所述子像素区域内包括多个相互绝缘设置的子像素电极，相邻两个所述子像素电极之间存在第二间距，且所述第二间距小于所述第一间距；其中，各所述子像素电极通过纳米压印工艺形成。通过纳米压印工艺在各子像素区域内形成多个子像素电极，使显示面板的分辨率可以成倍的增加，从而可以根据显示画面的需求给各子像素电极施加不同的灰阶，以使显示画面的显示效果更加的细腻逼真。

附图说明

图1为相关技术中的阵列基板内各子像素的排列结构示意图；

图2为本发明实施例提供的阵列基板中各子像素的排列结构示意图；

图3为图2沿aa方向的剖面结构示意图；

图4为本发明实施例提供的各子像素的具体结构示意图之一；

图5为本发明实施例提供的各子像素的具体结构示意图之二；

图6为本发明实施例提供的各子像素的具体结构示意图之三；

图7为本发明实施例提供的各子像素的具体结构示意图之四。

具体实施方式

相关技术中的阵列基板，如图1所示，该阵列基板包括呈阵列排布的多个子像素P，在第一方向上各子像素P之间的间距d1通常为5μm左右，在第二方向上各子像素P之间的间距d3通常为20μm左右，该子像素P在第二方向上的长度d2为50μm左右，在第一方向上的宽度d4在30μm左右。其中，制作阵列基板中各子像素电极的工艺决定各子像素P的尺寸以及各子像素P之间的间距。

相关技术中的阵列基板采用光刻工艺形成，光刻工艺受到曝光波长的限制，最小为2um左右，因此导致相邻两个子像素P之间的间隔的大小最低为2um左右，从而就限制了阵列基板上子像素P的个数，无法进一步提高显示面板的分辨率。

基于相关技术中存在的上述问题，本发明实施例提供了一种阵列基板、其制作方法及显示面板。为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的一种阵列基板、其制作方法及显示面板的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

除非另外定义，本发明使用的技术用语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

附图中各部件的形状和大小不反应真实比例，目的只是示意说明本发明内容。

具体地，本发明实施例提供了一种阵列基板，如图2所示，该阵列基板包括：衬底基板，位于衬底基板上紧密排列的多个子像素区域A，每个子像素区域A被配置为发出同一颜色的光，相邻两个子像素区域A之间存在第一间距d1；

该子像素区域A内包括多个相互绝缘设置的子像素电极1，相邻两个子像素电极1之间存在第二间距d5，且第二间距d5小于第一间距d1；

其中，各子像素电极1通过纳米压印工艺形成。

具体地，在本发明实施例提供的阵列基板中，采用纳米压印工艺在阵列基板上形成多个子像素电极，使得各子像素电极之间的间距可以做到100nm以下，每个子像素区域内可以形成多个子像素电极，从而使得各子像素排列的更加紧密，与相关技术中的子像素的排列方式相比，可以成倍增加子像素电极的个数，也就意味着显示面板的分辨率也会得到成倍的增加，从而使得该显示面板可以应用到对分辨率要求较高应用场景，如VR/AR显示、3D显示、医疗显示等应用领域。

需要说明的是，在本发明实施例提供的阵列基板中，在图2中，是以每个子像素区域A包括三个子像素电极1为例进行说明的，在实际设计过程中每个子像素区域A可以包括两个子像素电极1，也可以包括大于三个的子像素电极1，具体数据根据子像素区域A的尺寸以及应用场景进行调节，对每个子像素区域A内的子像素电极1的具体数量不作具体限定。

其中，在本发明实施例提供的阵列基板中，如图2所示，在第一方向上相邻两个子像素区域A之间的间距d1，在第二方向上相邻两个子像素区域A之间的间距d2，子像素区域A在第二方向上的长度d3，子像素区域A在第一方向上的宽度d4，均可以与相关技术中心各子像素的尺寸相同，也可以不同，根据实际需要进行选择，在此不作具体限定。

可选地，在本发明实施例提供的阵列基板中，如图2和图3所示，其中，图3为图2沿aa延伸方向的剖面图，该阵列基板还包括：位于衬底基板4与子像素电极1之间的驱动电路3；

该驱动电路3与子像素电极1一一对应设置，各子像素电极1通过过孔2与驱动电路3电连接。

具体地，在本发明实施例提供的阵列基板中，每个子像素电极均存在对应的驱动电路，在驱动过程中可以对每个子像素电极进行单独的驱动，例如，可以输入不同灰阶的数据信号，增加显示的分辨率。

具体的制作过程为，如图3所示，在衬底基板4上依次形成驱动电路3和平坦化层5，在平坦化层5制作与各子像素电极1对应的过孔，然后通过纳米压印工艺在该平坦化层5上形成各子像素电极1。

可选地，在本发明实施例提供的阵列基板中，如图2和图3所示，位于同一子像素区域内A的多个过孔2不完全位于同一延伸方向上。

具体地，在本发明实施例提供的阵列基板中，如图2所示，在每个子像素区域内包括三个过孔2，其中相邻两个子像素电极对应的过孔2，一个位于子像素区域的上方，一个位于子像素区域的下方，并且为了保证制备工艺的一致性，将每个子像素区域内的过孔设置在相同的位置。当然，各子像素电极对应的过孔位置也可以位于其他位置，只要保证同一子像素区域内的相邻两个子像素电极对应的过孔交错设置即可。

其中，进行上述设置的原因在于，是采用光刻工艺形成的过孔，因此导致过孔的尺寸约在2μm左右，如多个过孔均在第一方向上沿一条直线排列，则可能发生各过孔连通的情况，这样会导致各子像素电极之间出现短路的现象。

可选地，在本发明实施例提供的阵列基板中，如图4所示，该子像素电极1包括多个条状电极块11，每个条状电极块11均与子像素电极1对应的过孔2存在交叠区域。

具体地，在本发明实施例提供的阵列基板中，如图4所示，每个子像素电极1可以包括多个条状电极块11，即在纳米压印的过程中，所采用的压印模板中每个图形的宽度可以小于一个子像素电极1的宽度，从而在一个子像素电极1对应的位置可以形成多个条状电极块11，只要保证每个条状电极块11与该子像素电极1对应的过孔2存在正对面积即可。即本发明实施例提供的设计可以适应不同的压印模板。

需要说明的是，在实际制作过程中纳米压印形成的条状电极块的宽度可以非常小，如该条状电极块的宽度为50nm，相邻电极块之间的间隙区域为50nm，而一个过孔多占的区域为微米级的，在一个过孔所在区域可以包括多个条状电极块，图4中只是示意性的画出几条而已，并不对条状电极块的数量做限定。

此外，在压印的过程中可能存在与过孔不存在交叠区域的条状电极块，该那么该条状电极块则为无效的条状电极块，不包括在子像素电极内。

可选地，在本发明实施提供的阵列基板中，如图5所示，各子像素电极1除了可以包括条状电极块以外，还可以为如图5所示，各子像素电极1包括多个弯曲形状的条状电极块11，具体各子像素电极1内的各电极块的形状可根据实际使用情况进行选择，在此不作具体限定。

可选地，在本发明实施例提供的阵列基板中，如图6和图7所示，该子像素电极1包括多个异形条状电极12，每个异形条状电极12包括多个相互电连接的矩形电极块13或圆形电极块14；

相邻两个异形条状电极的矩形电极块13或圆形电极块14交错设置。

具体地，在本发明实施例提供的阵列基板中，如图6所示，该子像素电极1可以包括多个异形条状电极12，每个异形条状电极12包括多个相互电连接的矩形电极块13，相邻两个异形条状电极12内的矩形电极块13交错设置，该种设置可以增加子像素电极1的覆盖面积，增加过孔2位于矩形电极块13所在位置处的几率，保证子像素电极1与对应的驱动电路连接的稳定性。

具体地，在本发明实施例提供的阵列基板中，如图7所示，该子像素电极1可以包括多个异形条状电极12，每个异形条状电极12包括多个相互电连接的圆形电极块14，相邻两个异形条状电极12内的圆形电极块14交错设置，该种设置可以增加子像素电极1的覆盖面积，增加过孔2位于圆形电极块14所在位置处的几率，保证子像素电极1与对应的驱动电路连接的稳定性。

除上述提供的各像素子电极的形状外，各像素子电极还可以为其他形状，根据实际使用情况进行选择，在此不作具体限定。

可选地，在本发明实施例提供的阵列基板中，第一间距的取值范围为5μm～20μm；

第二间距的取值范围为10nm～90nm。

具体地，在本发明实施例提供的阵列基板中，在第一方向上相邻两个子像素区域之间的第一间距为5μm～20μm，即第一间距为微米级，而在第一方向上相邻两个子像素电极之间的第二间距的取值范围为10nm～90nm，即第二间距为纳米级的，因此与相关技术中各子像素电极之间的微米级间距相比，本发明极大的减小了相邻两个子像素电极之间的间距，从而可以成倍的增加子像素的个数，提高显示的分辨率。

可选地，在本发明实施例提供的阵列基板中，该子像素电极的材料可以包括：导电氧化物或高功函金属。其中，该导电氧化可以为氧化铟锡ITO或氧化锌ZnO等，该高功函金属可以为镍Ni或金Au等。

当然，该子像素电极的材料也可以为其他的电极材料，根据实际需要进行选择，在此不作具体限定。

基于同一发明构思，本发明实施例还提供了一种阵列基板的制作方法，该方法包括：

提供一衬底基板；

在衬底基板的各子像素区域内通过纳米压印的方法形成多个相互绝缘的子像素电极。

可选地，在本发明实施例提供的阵列基板的制作方法中，在形成子像素电极之前，方法还包括：

在衬底基板上形成与各子像素电极对应设置的驱动电路，以及位于驱动电路背离衬底基板一侧的平坦化层；

在平坦化层上形成与子像素电极对应的过孔。

其中，本发明实施例提供的阵列基板的制作方法具有上述任一实施例提供的阵列基板的全部优点，可参见上述阵列基板中的任一实施例进行实施。

基于同一发明构思，本发明实施例还提供了一种显示面板，该显示面板包括上述任一实施例提供的阵列基板。

其中，本发明实施例提供的显示面板具有上述任一实施例提供的阵列基板的全部优点，可参见上述阵列基板中的任一实施例进行实施。

具体地，本发明实施例提供的显示面板中，包括与各子像素电极电连接的多个电致发光器件，各电致发光器件在对应的子像素电极提供的电压的驱动下进行显示，可实现高分辨率显示。

具体地，该显示面板可以应用于手机、平板电脑、个人计算机、电视和显示器等显示装置，这些具体的显示装置可以应用于一些要求高分辨率的显示场景，如VR/AR显示、3D显示、医疗显示等应用领域。

本发明实施例提供了一种阵列基板、其制作方法及显示面板，该阵列基板包括：衬底基板，位于所述衬底基板上紧密排列的多个子像素区域，每个所述子像素区域被配置为发出同一颜色的光，相邻两个所述子像素区域之间存在第一间距；所述子像素区域内包括多个相互绝缘设置的子像素电极，相邻两个所述子像素电极之间存在第二间距，且所述第二间距小于所述第一间距；其中，各所述子像素电极通过纳米压印工艺形成。通过纳米压印工艺在各子像素区域内形成多个子像素电极，使显示面板的分辨率可以成倍的增加，从而可以根据显示画面的需求给各子像素电极施加不同的灰阶，以使显示画面的显示效果更加的细腻逼真。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (4)

1.一种阵列基板，其特征在于，包括：衬底基板，位于所述衬底基板上紧密排列的多个子像素区域，每个所述子像素区域被配置为发出同一颜色的光，相邻两个所述子像素区域之间存在第一间距；

所述子像素区域内包括多个相互绝缘设置的子像素电极，相邻两个所述子像素电极之间存在第二间距，且所述第二间距小于所述第一间距；

其中，各所述子像素电极通过纳米压印工艺形成；

所述阵列基板还包括：位于所述衬底基板与所述子像素电极之间的驱动电路；

所述驱动电路与所述子像素电极一一对应设置，所述子像素电极通过过孔与所述驱动电路电连接；

每一个所述子像素电极包括多个相互绝缘设置的异形条状电极，每个所述异形条状电极包括多个相互电连接的矩形电极块或圆形电极块；

相邻两个所述异形条状电极的所述矩形电极块或所述圆形电极块交错设置；

位于同一所述子像素区域内的多个过孔不完全位于同一延伸方向上；

所述第一间距的取值范围为5μm～20μm；

所述第二间距的取值范围为10nm～90nm。

2.如权利要求1所述的阵列基板，其特征在于，所述子像素电极的材料包括：导电氧化物或高功函金属。

3.一种如权利要求1或2所述的阵列基板的制作方法，其特征在于，所述方法包括：

提供一衬底基板，在所述衬底基板上紧密排列的多个子像素区域，每个所述子像素区域被配置为发出同一颜色的光，相邻两个所述子像素区域之间存在第一间距；所述子像素区域内包括多个相互绝缘设置的子像素电极，相邻两个所述子像素电极之间存在第二间距；所述第一间距的取值范围为5μm～20μm；

所述第二间距的取值范围为10nm～90nm；在所述衬底基板上形成与各所述子像素电极对应设置的驱动电路，以及位于所述驱动电路背离所述衬底基板一侧的平坦化层；

在所述平坦化层上形成与所述子像素电极对应的过孔，位于同一子像素区域内的多个过孔不完全位于同一延伸方向上；在所述衬底基板的各子像素区域内通过纳米压印的方法形成多个相互绝缘的子像素电极；所述子像素电极包括多个异形条状电极，每个所述异形条状电极包括多个相互电连接的矩形电极块或圆形电极块，相邻两个所述异形条状电极的所述矩形电极块或所述圆形电极块交错设置。

4.一种显示面板，其特征在于，包括权利要求1或2所述的阵列基板。