CN110828502A - 发光元件 - Google Patents

发光元件 Download PDF

Info

Publication number
CN110828502A
CN110828502A CN201910727568.6A CN201910727568A CN110828502A CN 110828502 A CN110828502 A CN 110828502A CN 201910727568 A CN201910727568 A CN 201910727568A CN 110828502 A CN110828502 A CN 110828502A
Authority
CN
China
Prior art keywords
light emitting
type semiconductor
region
semiconductor layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910727568.6A
Other languages
English (en)
Other versions
CN110828502B (zh
Inventor
吴世熙
姜珉佑
金钟奎
金贤儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190085111A external-priority patent/KR20200018243A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to CN201911073468.2A priority Critical patent/CN110828503B/zh
Publication of CN110828502A publication Critical patent/CN110828502A/zh
Application granted granted Critical
Publication of CN110828502B publication Critical patent/CN110828502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光元件。发光元件包括：第一发光单元，配置到基板的第一区域，包括第一导电型半导体层、活性层及第二导电型半导体层；第二发光单元，配置到基板的第二区域，与第一发光单元相隔，包括第一导电型半导体层、活性层及第二导电型半导体层；第一导电图案，配置到第一区域，包括与第一导电型半导体层电连接的接触部；以及连接图案，包括与第一发光单元的第二导电型半导体层电连接的接触部、及与第二发光单元的第一导电型半导体层电连接的接触部；在与第二发光单元面对的第一区域的边缘，第一导电图案的一接触部配置到连接图案与第一发光单元的第二导电型半导体层电连接的接触部之间，第一导电图案的一接触部向外侧开放。

Description

发光元件
技术领域
本发明涉及一种发光元件，更详细而言，涉及一种具有多个发光单元的发光元件。
背景技术
发光二极管作为无机光源，正广泛地利用在如显示装置、车灯、普通照明的各种领域。发光二极管具有寿命长、耗电低且响应速度快的优点，因此正在快速地取代现有光源。
目前，正在开发一种如下的发光二极管(Light Emitting Diode，LED)元件：与物理连接多个LED元件而构成电路的现有方式不同，在一个LED元件内串联多个芯片而在高电压下进行驱动。
发明内容
[发明欲解决的课题]
本发明想要解决的课题在于提供一种具有较高的光效率的发光元件。
本发明想要解决的课题并不限制于以上所提及的课题，本领域技术人员可根据以下记载明确地理解未提及的其他课题。
[解决课题的手段]
为了达成想要解决的课题，本发明的实施例的发光元件包括：第一发光单元，配置到基板的第一区域，包括第一导电型半导体层、活性层及第二导电型半导体层；第二发光单元，配置到所述基板的第二区域，与所述第一发光单元相隔，包括第一导电型半导体层、活性层及第二导电型半导体层；第一导电图案，配置到所述第一区域，包括与所述第一导电型半导体层电连接的接触部；以及连接图案，包括与所述第一发光单元的第二导电型半导体层电连接的接触部、及与所述第二发光单元的第一导电型半导体层电连接的接触部；在与所述第二发光单元面对的第一区域的边缘，所述第一导电图案的一接触部配置到所述连接图案与所述第一发光单元的第二导电型半导体层电连接的接触部之间，所述第一导电图案的一接触部向外侧开放。
根据实施例，所述第一导电图案的接触部可沿所述第一区域的边缘配置。
根据实施例，所述第一导电图案的各接触部的一侧壁可与所述第一发光单元的活性层及第二导电型半导体层面对，另一侧壁与所述相隔空间面对。
根据实施例，所述第一导电图案可包括从与所述第二发光单元面对之侧面向所述第一导电图案的内部凹陷之凹陷部，所述连接图案包括与所述连接图案的与第二导电型半导体层电连接的接触部电接触且从所述第二区域向所述第一区域延伸的凸出部，所述凹陷部与所述凸出部呈彼此相隔且彼此对应的构造。
根据实施例，所述第一导电图案还可包括在与所述第一导电图案的接触部对应的位置向外侧突出的突出区域。
根据实施例，所述连接图案的与第一导电型半导体层电连接的接触部可分别沿所述第二区域的边缘配置，所述连接图案还包括在与所述连接图案的与第一导电型半导体层电连接的接触部对应的位置向外侧突出的突出区域。
根据实施例，所述第一区域可包括与所述第二发光单元面对的第一侧面、与所述第一侧面对向的第二侧面、连接所述第一侧面与第二侧面的第三侧面及第四侧面，所述第二区域包括与所述第一发光单元面对的第一侧面、与所述第一侧面对向的第二侧面、连接所述第一侧面与第二侧面的第三侧面及第四侧面。
根据实施例，在所述第一区域，所述第一导电图案的接触部中的与所述第二发光单元面对的接触部可配置到所述连接图案的与第二导电型半导体层电连接的接触部与所述第一侧面之间的空间。
根据实施例，在所述第一区域，配置到所述第一侧面的第一导电图案的接触部的整体面积可小于等于配置到所述第二侧面的第一导电图案的接触部的整体面积，或者在所述第二区域，配置到所述第一侧面的连接图案的与第一导电型半导体层电连接的接触部的整体面积小于等于配置到所述第二侧面的连接图案的与第一导电型半导体层电连接的接触部的整体面积。
根据实施例，所述第一导电图案的接触部可分别具有相同的构造，在所述第一区域，配置到所述第一侧面的第一导电图案的接触部的数量少于配置到所述第二侧面的第一导电图案的接触部的数量，所述连接图案的与第一导电型半导体层电连接的接触部分别具有相同的构造，在所述第二区域，配置到所述第一侧面的连接图案的与第一导电型半导体层电连接的接触部的数量少于配置到所述第二侧面的连接图案的与第一导电型半导体层电连接的接触部的数量。
根据实施例，所述第一导电图案的接触部中的配置到由所述第一区域的第二侧面及第三侧面定义的角隅与由所述第一区域的第二侧面及第四侧面定义的角隅的接触部分别可呈“L”字构造，所述连接图案的与第一导电型半导体层电连接的接触部中的配置到由所述第二区域的第二侧面及第三侧面定义的角隅与由所述第二区域的第二侧面及第四侧面定义的角隅的接触部分别呈“L”字构造。
根据实施例，所述第一发光单元及第二发光单元还可分别包括：欧姆层，配置到所述第二导电型半导体层上而与所述第二导电型半导体层电接触；绝缘层，配置到所述欧姆层上，具有多个孔；以及反射层，配置到所述绝缘层上，包括通过所述多个孔与所述欧姆层接触的接触部。
根据实施例，可在配置到由所述第一区域的第一侧面及第三侧面或所述第一区域的第一侧面及第四侧面定义的角隅且电连接在所述第一导电图案的相邻的两个接触部之间配置所述第一发光单元的反射层的一接触部，在配置到由所述第二区域的所述第一侧面及第三侧面或所述第二区域的第一侧面及第四侧面定义的角隅且与第一导电型半导体层电连接的所述连接图案的相邻的两个接触部之间配置所述第二发光单元的反射层的一接触部。
根据实施例，所述发光元件还可包括浮动图案，所述浮动图案与所述第一发光单元与第二发光单元之间的相隔空间重叠，与所述第一发光单元、第二发光单元、所述第一导电图案及所述连接图案绝缘。
根据实施例，所述发光元件还可包括第二导电图案，所述第二导电图案配置到所述第二区域，与所述第二导电型半导体层电连接。
根据实施例，所述发光元件还可包括：第一电极垫，在所述第一区域与所述第一导电图案电连接；以及第二电极垫，在所述第二区域与所述第二导电图案电连接。
根据实施例，在所述第二区域，所述连接图案还可包括位于所述第二发光单元的中央部位且与所述第二发光单元的第一导电型半导体层电连接的接触部、及与所述接触部电接触且从所述第一区域向所述第二区域方向突出的突出部。
根据实施例，所述发光元件还可包括第二导电图案，所述第二导电图案配置到所述第二区域，与所述第二导电型半导体层电连接，包括由所述连接图案的突出部分离的第一图案部与第二图案部、及连接所述第一图案部与第二图案部的连接部。
根据实施例，所述发光元件还可包括：第一电极垫，在所述第一区域与所述第一导电图案电连接；以及第二电极垫，在所述第二区域分别与所述第二导电图案的第一图案部及第二图案部电连接。
根据实施例，所述连接图案的与第二导电型半导体层电连接的接触部能够以相对于横跨所述基板的中心的假想垂直线而偏靠于一侧的方式配置。
根据实施例，配置在与所述第二发光单元面对的面的所述第一导电图案的接触部能够以相对于所述垂直线而偏靠于另一侧的方式配置。
根据实施例，配置到与所述第一发光单元面对的面且与第一导电型半导体层电连接的所述连接图案的接触部能够以相对于所述垂直线而偏靠于所述一侧的方式配置。
根据实施例，所述连接图案的与第二导电型半导体层电连接的接触部可相对于横跨所述基板的中心的假想垂直线而对称地配置。
根据实施例，配置到与所述第二发光单元面对的面的第一导电图案的接触部可相对于垂直线而对称地配置，配置到与所述第一发光单元面对的面且与第一导电型半导体层电连接的所述连接图案的接触部相对于所述垂直线而对称地配置。
另一方面，所述第一发光单元可分割成共享第一导电型半导体层的多个发光单元，所述第一导电图案的一接触部配置到所述多个发光单元之间的区域。
进而，所述第二发光单元可分割成共享第一导电型半导体层的多个发光单元，所述第二导电图案可分别配置到所述第二发光单元的多个发光单元上。
另外，所述发光元件还可包括：多个第一电极垫，在所述第一区域电连接在第一导电图案；以及多个第二电极垫，在所述第二区域电连接在所述第二导电图案；所述第一电极垫可分别配置到所述第一发光单元的多个发光单元中的一个发光单元上，所述第二电极垫分别配置到所述第二发光单元的多个发光单元中的一个发光单元上。
在一实施例中，所述连接图案可包括从第二区域向第一区域延伸的凸出部，所述凸出部中的至少一个凸出部可包括宽度相对较窄的颈部(neck)。
其他实施例的具体事项包括在详细说明及附图中。
[发明效果]
在本发明的实施例的发光元件中，配置到与第二发光单元面对的第一发光单元的边缘且与第一导电型半导体层电连接的一第一接触部配置到以与第二发光单元邻接的方式配置且分别与第二导电型半导体层电连接的相邻的两个第二接触部之间，由此电子及空穴的移动路径变短，从而可具有较高的电流扩散(current spread)特性。因此，可增大发光元件的整体光效率。
另外，通过将配置在第一发光单元与第二发光单元之间的相隔空间的连接图案的外侧面的面积最小化，可在将基板与连接图案之间绝缘的第一钝化膜因外部的颗粒等而受损的情况下，将连接图案与半导体层接触的可能性最小化。
附图说明
图1a是用以说明本发明的一实施例的发光元件的俯视图。
图1b是用以说明本发明的另一实施例的发光元件的俯视图。
图1c是用以说明本发明的又一实施例的发光元件的俯视图。
图1d是分别沿A-A'切割图1a至图1c的发光元件的剖面图。
图1e是沿B-B'切割图1a的发光元件的剖面图。
图2a是用以说明本发明的又一实施例的发光元件的俯视图。
图2b是沿A-A'切割图2a的发光元件的剖面图。
图3a至图9a是用以说明制造本发明的一实施例的发光元件的方法的俯视图。
图3b至图9b是分别沿A-A'切割图3a至图9a的发光元件的剖面图。
图10a是用以说明本发明的又一实施例的发光元件的俯视图。
图10b是沿C-C'切割图10a的发光元件的剖面图。
图11是用以说明本发明的又一实施例的发光元件的俯视图。
附图标号说明
100：基板；
102：第一导电型半导体层；
102P：预第一导电型半导体层；
102C：凸出部；
104：活性层；
104P：预活性层；
106：第二导电型半导体层；
106P：预第二导电型半导体层；
108：欧姆层；
108P：预欧姆层；
110：绝缘层；
112：反射层；
114：第一钝化膜；
116、116a：第一导电图案；
116C：凹陷部；
118、118_1、118_2、118C：第二导电图案；
120：连接图案；
120a：颈部；
120C：凸出部；
120T：突出部；
122：浮动图案；
124：第二钝化膜；
126、126_1、126_2：第一电极垫；
128、128_1、128_2：第二电极垫；
212：欧姆反射层；
AR1：第一区域；
AR2：第二区域；
CT1：第一接触部；
CT2、CT2C：第二接触部；
CT3：第三接触部；
CT4：第四接触部；
CT5：第五接触部；
CT7：第七接触部；
DR1：第一方向；
DR2：第二方向；
H1：第一孔；
H2：第二孔；
H3：第三孔；
H4：第四孔；
H5：第五孔；
H6：第六孔；
HL：孔；
LEC1：第一发光单元；
LEC1_1、LEC1_2、LEC1_3、LEC2_1、LEC2_2：发光单元；
LEC1P：预第一发光单元；
LEC2：第二发光单元；
LEC2P：预第二发光单元；
OP1：第一开口；
OP2：第二开口；
OP3：第三开口；
OP4：第四开口；
PT：突出区域；
S1：第一面；
S2：第二面；
S3：第三面；
S4：第四面；
SD1：第一侧面；
SD2：第二侧面；
SD3：第三侧面；
SD4：第四侧面；
VTL：假想垂直线。
具体实施方式
为了充分地理解本发明的构成及效果，参照附图对本发明的优选实施例进行说明。然而，本发明并不限定于以下揭示的实施例，能够以各种形态实现，且可实施各种变更。
另外，只要无其他定义，则本发明的实施例中使用的术语可解释为相应技术领域内的普通技术人员通常理解的含义。
以下，参照附图，详细地对本发明的实施例的发光元件进行说明。
图1a是用以说明本发明的一实施例的发光元件的俯视图，图1b是用以说明本发明的另一实施例的发光元件的俯视图，图1c是用以说明本发明的又一实施例的发光元件的俯视图，图1d是分别按照A-A'切割图1a至图1c的发光元件的剖面图，图1e是按照B-B'切割图1a的发光元件的剖面图。
参照图1a至图1e，发光元件可包括基板100、多个发光单元LEC1、LEC2、第一钝化膜114、第一导电图案116、第二导电图案118、连接图案120、浮动图案(floating pattern)122、第二钝化膜124、第一电极垫126及第二电极垫128。
基板100作为可使氮化镓类半导体层生长的基板，可包括蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、镓氧化物(Ga2O3)或硅。另外，基板100可为经图案化的蓝宝石基板。
发光单元LEC1、LEC2可通过相隔空间彼此隔开(isolated)而分离配置到基板100上。根据一实施例，各发光单元LEC1、LEC2可具有倾斜的侧壁。
发光单元LEC1、LEC2可分别在基板100上包括第一导电型半导体层102、活性层104、第二导电型半导体层106、欧姆层108、绝缘层110及反射层112。
第一导电型半导体层102、活性层104及第二导电型半导体层106可分别包括Ⅲ-Ⅴ类化合物半导体，例如可包括如(Al、Ga、In)N的氮化物类半导体。在此情况下，第一导电型半导体层102可为掺杂有n型杂质、例如硅(Si)的氮化镓类半导体层。第二导电型半导体层106可为掺杂有p型杂质、例如镁(Mg)的氮化镓类半导体层。与此不同，也可为第一导电型半导体层102为p型半导体层，第二导电型半导体层106为n型半导体层。另一方面，第一导电型半导体层102及第二导电型半导体层106可分别为单层，但并不限定于此，也可为多层，且也可包括超晶格层。活性层104可包括多层量子阱结构(MQW，multi quantum well)，能够以射出所期望的峰值波长的光的方式决定其组成比。例如，活性层104可射出具有紫外线(ultraviolet，UV)波段的峰值波长的光或具有蓝色波段的峰值波长的光。
在本实施例中，例示性地对两个发光单元LEC1、LEC2进行说明，但本发明的发光单元的数量并不限定于此。为了便于说明，以下分别将两个发光单元LEC1、LEC2称为第一发光单元LEC1及第二发光单元LEC2。
基板100可包括配置第一发光单元LEC1的第一区域AR1、及配置第二发光单元LEC2的第二区域AR2。在俯视时，第一区域AR1及第二区域AR2可分别呈以长边方向为第一方向DR1的矩形构造。作为一例，第一区域AR1及第二区域AR2可分别包括：第一侧面SD1，沿第一方向DR1延伸，与第二发光单元LEC2邻接；第二侧面SD2，与第一侧面SD1对向；以及第三侧面SD3与第四侧面SD4，沿与第一方向DR1垂直的第二方向DR2延伸，连接第一侧面SD1与第二侧面SD2。
根据一实施例，各发光单元LEC1、LEC2将边缘部分蚀刻而露出第一导电型半导体层102的面定义为第一面S1。另外，在发光单元LEC1、LEC2中，将与欧姆层108的上部面为同一平面的面定义为第二面S2。根据一实施例，在俯视时，各发光单元LEC1、LEC2可呈以长边方向为第一方向DR1的矩形构造。另外，在俯视时，第二面S2在整体上呈矩形构造，可包括向发光单元的内部凹入的凹陷区域。通过第二面S2的凹陷区域露出的第一面S1的区域称为第一面S1的凸出部102C。
根据图1b所示的实施例，发光单元LEC1、LEC2中的一个发光单元LEC1还可在其中央部位形成贯通欧姆层108、第二导电型半导体层106及活性层104的开口以露出第一导电型半导体层102。开口可分别使第三面S3露出。根据一实施例，第三面S3可与第一面S1实质上为同一平面。
参照图1a至图1e，欧姆层108配置到第二导电型半导体层106上，从而可与第二导电型半导体层106电接触。作为欧姆层108，可使用如氧化铟锡(Indium Tin Oxide，ITO)或氧化锌(Zinc oxide，ZnO)的透明氧化物层(Transparent Conductive Oxide，TCO)。
绝缘层110可配置到欧姆层108上。绝缘层110可包括硅氧化物(SiOx)或硅氮化物(SiNx)。绝缘层110可具有使欧姆层108露出的多个孔HL。根据一实施例，绝缘层110的多个孔HL可规则性地排列。作为一例，第一行的多个孔HL彼此能够以等间隔相隔。与第一行相邻的第二行的多个孔HL彼此以等间隔相隔，可在第一行上相邻的孔HL之间配置第二行的一孔HL。第一行的孔HL及第二行的孔HL的构造可沿垂直于第一方向DR1的第二方向DR2反复排列。
根据一实施例，绝缘层110覆盖欧姆层108，可包括从欧姆层108的上部面延伸而覆盖连接第二面S2与第一面S1之间的侧壁的延伸部。此时，侧壁可包括第一导电型半导体层、活性层及第二导电型半导体层的侧面。
反射层112可配置到绝缘层110上。反射层112可朝向基板100的方向反射由发光层产生的光。反射层112可包括如Ag或Al的反射率较高的金属。反射层112可包括填埋绝缘层110的多个孔HL且与欧姆层108电接触的第一接触部CT1。第一接触部CT1可具有与绝缘层110的孔HL的构造及配置实质上相同的构造及配置。
第一钝化膜114能够以不完全填埋第一发光单元LEC1及第二发光单元LEC2之间的方式以均匀的厚度沉积到第一发光单元LEC1及第二发光单元LEC2上。第一钝化膜114可包括硅氧化物(SiO2)及钛氧化物(TiO2)交替地积层而成的分布布拉格反射器(DistributedBragg Reflector，DBR)、硅氧化物(SiOx)或硅氮化物(SiNx)中的一种。
根据一实施例，第一钝化膜114可包括：第一孔H1，沿第一区域AR1的边缘露出第一面S1的第一导电型半导体层102；第二孔H2，使配置在第一区域AR1的第一发光单元LEC1的反射层112露出；第三孔H3，沿第二区域AR2的边缘露出第一面S1的第一导电型半导体层102；以及第四孔H4，使配置在第二区域AR2的第二发光单元LEC2的反射层112露出。
根据图1a、图1b、图1d及图1e所示的实施例，第一孔H1可在第一区域AR1使第一导电型半导体层102的各凸出部102C露出。在俯视时，以与第一区域AR1的第一侧面SD1及第二侧面SD2邻接的方式配置的第一孔H1可呈沿第一方向DR1延伸的矩形构造，以与第一区域AR1的第三侧面SD3及第四侧面SD4邻接的方式配置的第一孔H1呈沿第二方向DR2延伸的矩形构造。在此情况下，各第一孔H1的尺寸及构造实质上可相同。
根据图1c所示的实施例，第一孔H1中的以与第一侧面至第四侧面SD1、SD2、SD3、SD4平行的方式配置的第一孔H1可使在第一区域AR1通过凸出部102C露出的各第一导电型半导体层102露出。在俯视时，以与第一区域AR1的第一侧面SD1及第二侧面SD2邻接的方式配置的第一孔H1可呈沿第一方向DR1延伸的矩形构造，以与第一区域AR1的第三侧面SD3及第四侧面SD4邻接的方式配置的第一孔H1呈沿第二方向DR2延伸的矩形构造。另外，在俯视时，第一孔H1中的分别配置到由第二侧面SD2及第三侧面SD3定义的角隅与由第二侧面SD2及第四侧面SD4定义的角隅的第一孔H1可呈“L”字构造。具体而言，配置到由第二侧面SD2及第三侧面SD3定义的角隅的第一孔H1可沿第二侧面SD2延伸且在角隅部分弯折后沿第三侧面SD3延伸。此时，沿第二侧面SD2延伸的部分的长度与沿第三侧面SD3延伸的部分的长度实质上可相同。另外，配置到由第二侧面SD2及第四侧面SD4定义的角隅的第一孔H1可沿第二侧面SD2延伸且在角隅部分弯折后沿第四侧面SD4延伸。此时，沿第二侧面SD2延伸的部分的长度与沿第四侧面SD4延伸的部分的长度实质上可相同。如图1c所示，呈“L”字构造的第一孔H1不形成到第一发光单元LEC1与第二发光单元LEC2面对的部分、即由第一侧面SD1及第三侧面SD3定义的角隅或由第一侧面SD1及第四侧面SD4定义的角隅。
参照图1a至图1e，第二孔H2能够以与第一区域AR1的第一侧面SD1邻接的方式配置，且使第一发光单元LEC1的反射层112露出。第二孔H2彼此能够以等间隔相隔。作为一例，在俯视时，各第二孔H2可呈正方形构造。根据一实施例，可在相邻的两个第二孔H2之间配置一第一孔H1。
第三孔H3可分别使第二发光单元LEC2的第一导电型半导体层102的凸出部102C露出。根据图1a及图1b所示的实施例，在俯视时，以与第二区域AR2的第一侧面SD1及第二侧面SD2邻接的方式配置的第三孔H3可呈沿第一方向DR1延伸的矩形构造，以与第二区域AR2的第三侧面SD3及第四侧面SD4邻接的方式配置的第三孔H3呈沿第二方向DR2延伸的矩形构造。在此情况下，各第三孔H3的尺寸及构造实质上可相同。
根据图1c所示的实施例，第三孔H3中的以与第一侧面至第四侧面SD1、SD2、SD3、SD4平行的方式配置的第三孔H3可使在第二区域AR2通过凸出部102C露出的各第一导电型半导体层102露出。在俯视时，以与第二区域AR2的第一侧面SD1及第二侧面SD2邻接的方式配置的第三孔H3可呈沿第一方向DR1延伸的矩形构造，以与第二区域AR2的第三侧面SD3及第四侧面SD4邻接的方式配置的第三孔H3呈沿第二方向DR2延伸的矩形构造。另外，在俯视时，第三孔H3中的分别配置到由第二侧面SD2及第三侧面SD3定义的角隅与由第二侧面SD2及第四侧面SD4定义的角隅的第三孔H3可呈“L”字构造。具体而言，配置到由第二侧面SD2及第三侧面SD3定义的角隅的第三孔H3可沿第二侧面SD2延伸且在角隅部分弯折后沿第三侧面SD3延伸。此时，沿第二侧面SD2延伸的部分的长度与沿第三侧面SD3延伸的部分的长度实质上可相同。另外，配置到由第二侧面SD2及第四侧面SD4定义的角隅的第三孔H3可沿第二侧面SD2延伸且在角隅部分弯折后沿第四侧面SD4延伸。此时，沿第二侧面SD2延伸的部分的长度与沿第四侧面SD4延伸的部分的长度实质上可相同。如图1c所示，呈“L”字构造的第三孔H3不形成到第一发光单元LEC1与第二发光单元LEC2面对的部分、即由第一侧面SD1及第三侧面SD3定义的角隅或由第一侧面SD1及第四侧面SD4定义的角隅。
参照图1a至图1e，第四孔H4可使第二发光单元LEC2的反射层112露出。第四孔H4彼此能够以等间隔相隔而配置。作为一例，在俯视时，各第四孔H4可呈沿第一方向DR1延伸的矩形构造。
根据图1b的实施例，第一钝化膜114还可包括使第一区域AR1的第一发光单元LEC1的第三面S3露出的第五孔H5。第五孔H5可使第一发光单元LEC1的中央部位的第一导电型半导体层102露出。第五孔H5彼此能够以等间隔相隔而配置。作为一例，在俯视时，各第五孔H5可呈圆形构造。
参照图1a至图1e，第一导电图案116、第二导电图案118、连接图案120及浮动图案122可配置到第一钝化膜114上。第一导电图案116、第二导电图案118、连接图案120及浮动图案122分别包括如Ag或Al的反射率较高的金属，可朝向基板100的方向反射由发光层产生的光。
在俯视时，第一导电图案116在整体上呈四边形构造，可包括从第一区域AR1的第一侧面SD1向第一区域AR1的内部凹入的凹陷部116C。第一导电图案116可不覆盖第一发光单元LEC1与第二发光单元LEC2之间的相隔空间而配置到第一区域AR1内。
第一导电图案116可包括在第一区域AR1填埋第一钝化膜114的第一孔H1且与第一导电型半导体层102电接触的第二接触部CT2。根据一实施例，第一导电图案116可具有覆盖第二接触部CT2且向第一发光单元LEC1的外侧突出的多个突出区域PT。
根据一实施例，各第二接触部CT2的一侧壁与第一活性层104面对，另一侧壁向外侧开放，可与相隔空间面对。例如，第二接触部CT2的一侧壁可与第一导电型半导体层102的一部分及第一活性层104面对。即，第二接触部CT2可呈通过第一钝化膜114的第一孔H1而选择性地与第一活性层104、第二导电型半导体层106、欧姆层108及通过第一钝化膜114露出的第一导电型半导体层102连接的构造，而并非为蚀刻第一活性层104、第二导电型半导体层106、欧姆层108及绝缘层110而贯通的孔的构造。
根据图1b所示的实施例，第一导电图案116还可包括在第一区域AR1填埋第一钝化膜114的第五孔H5且与第一导电型半导体层102电接触的第六接触部CT6。
根据图1a、图1b、图1d及图1e所示的实施例，在俯视时，各第二接触部CT2可呈平行于第一侧面至第四侧面SD1、SD2、SD3、SD4的矩形构造。作为一例，以与第一侧面SD1及第二侧面SD2邻接的方式配置的各第二接触部CT2可呈沿第一方向DR1延伸的矩形构造，以与第三侧面SD3及第四侧面SD4邻接的方式配置的各第二接触部CT2呈沿第二方向DR2延伸的矩形构造。
根据一实施例，在第一区域AR1，配置到第一侧面SD1的第二接触部CT2的整体面积可小于配置到第二侧面SD2的第二接触部CT2的整体面积。作为一例，在各第二接触部CT2具有相同的尺寸的情况下，配置到第一侧面SD1的第二接触部CT2的数量可少于配置到第二侧面SD2的第二接触部CT2的数量。另外，配置在第一侧面SD1的第二接触部CT2能够以相对于横跨基板100的中心的假想垂直线VTL而偏靠于一侧的方式配置。作为一例，三个第二接触部CT2彼此以等间隔相隔，三个第二接触部CT2中的配置在中央的第二接触部CT2的中心可相对于假想垂直线VTL而向一侧脱离。
根据图1c所示的实施例，以与第一侧面至第四侧面SD1、SD2、SD3、SD4平行的方式配置的各第二接触部CT2可呈平行于第一侧面至第四侧面SD1、SD2、SD3、SD4的矩形构造。作为一例，配置在第一侧面SD1及第二侧面SD2的各第二接触部CT2可呈沿第一方向DR1延伸的四边形构造，配置在第三侧面SD3及第四侧面SD4的各第二接触部CT2呈沿第二方向DR2延伸的四边形构造。另外，在俯视时，分别配置到由第二侧面SD2及第三侧面SD3定义的角隅与由第二侧面SD2及第四侧面SD4定义的角隅的各第二接触部CT2C可呈“L”字构造。根据一实施例，在第一区域AR1，配置到第一侧面SD1的第二接触部CT2的整体面积实质上可小于等于配置到第二侧面SD2的第二接触部CT2的整体面积。另外，配置在第一侧面SD1的第二接触部CT2可相对于假想垂直线VTL而对称地配置。作为一例，两个第二接触部CT2之间的中心可配置到假想垂直线VTL上。
参照图1a至图1e，第二导电图案118可包括在第二区域AR2填埋第一钝化膜114的第四孔H4且与反射层112电接触的第三接触部CT3。根据一实施例，在俯视时，第二导电图案118可呈四边形构造。另外，可不覆盖第一发光单元LEC1及第二发光单元LEC2之间的相隔空间而配置到第二区域AR2内。
连接图案120可包括：第四接触部CT4，在第一区域AR1填埋第一钝化膜114的第二孔H2，与反射层112电接触；以及第五接触部CT5，在第二区域AR2填埋第一钝化膜114的第三孔H3，与第一导电型半导体层102电接触。连接图案120可将第一发光单元LEC1的反射层112(第二导电型半导体层106)与第二发光单元LEC2的第一导电型半导体层102电连接。
根据一实施例，在俯视时，连接图案120呈与第二导电图案118相隔且包覆第二导电图案118的四边环构造，可包括从第二区域AR2的第一侧面SD1向第一区域AR1延伸的凸出部120C。连接图案120的各凸出部120C分别与第四接触部CT4电接触。另外，连接图案120的各凸出部120C可呈分别与第一导电图案116的凹陷部116C相隔且彼此对应的构造。根据一实施例，连接图案120可具有覆盖各第五接触部CT5且向第二发光单元LEC2的外侧突出的突出区域PT。作为一例，连接图案120的突出区域PT可配置到第二区域的第二侧面SD2、第三侧面SD3及第四侧面SD4。
根据一实施例，在第一区域，第二接触部CT2中的以与第一侧面SD1邻接的方式配置的第二接触部CT2可配置到第四接触部CT4与第一侧面SD1之间的空间。
根据图1a、图1b、图1d及图1e所示的实施例，第四接触部CT4能够以相对于横跨基板100的中心的假想垂直线VTL而偏靠于另一侧的方式配置。作为一例，三个第四接触部CT4彼此以等间隔相隔，三个第四接触部CT4中的配置在中央的第四接触部CT4的中心可相对于假想垂直线VTL而向另一侧脱离。根据图1c所示的实施例，第四接触部CT4可相对于假想垂直线VTL而对称地配置。作为一例，三个第四接触部CT4彼此以等间隔相隔，三个第四接触部CT4中的配置在中央的第四接触部CT4的中心可配置到假想垂直线VTL上。
参照图1a至图1e，连接图案120可局部地覆盖第一发光单元LEC1与第二发光单元LEC2之间的相隔空间。连接图案120可朝向基板100的方向反射分别由第一发光单元LEC1及第二发光单元LEC2的活性层104产生的光。作为一例，在第一发光单元LEC1与第二发光单元LEC2之间的相隔空间不仅具备连接图案120，而且具备浮动图案122，由此以包括可实现反射的物质的图案覆盖第一发光单元LEC1与第二发光单元LEC2之间的相隔空间的40％以上，因此可提高由活性层104产生的光的反射率。
另一方面，根据一实施例，连接图案120可呈不覆盖发光元件的边缘区域的构造。连接图案120与基板100之间通过第一钝化膜114绝缘，第一钝化膜114因外部颗粒等而受损或破裂，存在因第一钝化膜114破裂或受损而连接图案120与第一导电型半导体层102接触的可能性。尤其，位于发光元件的边缘区域的第一钝化膜114会在外部颗粒方面更脆弱。因此，为了将这种可能性最小化，可呈连接图案120在发光元件的边缘不覆盖第一发光单元LEC1与第二发光单元LEC2之间的相隔空间的构造。
根据一实施例，可在第一发光单元LEC1与第二发光单元LEC2之间的相隔空间形成发光较弱的部分，故而可形成暗部。另外，欧姆层的厚度薄至200A，因此电流扩散效应会不均匀。因此，在本实施例中，在与第二导电型半导体层106电连接的相邻的两个第四接触部CT4之间配置与第一导电型半导体层102电连接的一个第二接触部CT2，由此电子及空穴易于再结合，从而也可在第一发光单元LEC1与第二发光单元LEC2之间的相隔空间表现出与第一发光单元及第二发光单元的其他部分均匀的发光特性。
另外，根据一实施例，在第一区域AR1，可在由第一侧面SD1及第四侧面SD4定义的角隅配置一第一接触部CT1，在由第一侧面SD1及第四侧面SD4定义的角隅两侧配置第二接触部CT2。第一接触部CT1可与第二导电型半导体层106电连接，第二接触部CT2与第一导电型半导体层102电连接。因此，通过在相邻的两个第二接触部CT2之间配置第一接触部CT1而空穴及电子的移动距离变短，从而可表现出较高的电流扩散特性。相同地，在第二区域AR2，可在由第一侧面SD1及第三侧面SD3定义的角隅配置一第一接触部CT1，在由第一侧面SD1及第三侧面SD3定义的角隅两侧配置第五接触部CT5。第一接触部CT1可与第二导电型半导体层106电连接，第五接触部CT5与第一导电型半导体层102电连接。因此，可在第一发光单元LEC1与第二发光单元LEC2之间的相隔空间表现出与发光元件的其他部分均匀的发光特性。
参照图1a至图1e，浮动图案122与第一导电图案116、第二导电图案118及连接图案120电绝缘，也可分别与第一发光单元LEC1及第二发光单元LEC2电绝缘。根据一实施例，在俯视时，浮动图案122可配置到第一导电图案116与连接图案120之间。作为一例，可呈浮动图案122的一面与第一导电图案116对应且浮动图案122的另一面与连接图案120对应的构造。浮动图案包括如Ag或Al的反射率较高的金属，由此可朝向基板侧反射由第一活性层及第二活性层产生的光。另外，通过提供包括金属的浮动图案122，可更有效率地释出发光元件产生的热。
第二钝化膜124可配置到第一导电图案116、第二导电图案118、连接图案120及浮动图案122上。第二钝化膜124可不完全填埋配置有第一导电图案116、第二导电图案118、连接图案120及浮动图案122的第一发光单元LEC1与第二发光单元LEC2之间而以均匀的厚度沉积。另一方面，第二钝化膜124可包括硅氧化物(SiO2)及钛氧化物(TiO2)交替地积层而成的DBR、硅氧化物(SiO2)或硅氮化物(SiNx)中的一种。作为一例，在第一钝化膜114包括硅氧化物(SiO2)及钛氧化物(TiO2)交替地积层而成的DBR且第二钝化膜124包括硅氧化物(SiO2)及钛氧化物(TiO2)交替地积层而成的DBR的情况下，第二钝化膜124的硅氧化物(SiO2)及钛氧化物(TiO2)的交替顺序及成分比可与第一钝化膜114的硅氧化物(SiO2)及钛氧化物(TiO2)的交替顺序及成分比不同。
根据一实施例，第二钝化膜124可包括使第一导电图案116露出的第一开口OP1及使第二导电图案118露出的第二开口OP2。
第一电极垫126及第二电极垫128可配置到第二钝化膜124上。第一电极垫126及第二电极垫128可呈Ni及Ti交替地积层而成的构造。
第一电极垫126可填埋第一开口OP1而与第一导电图案116电连接。如上所述，第一电极垫126可通过第一导电图案116与电接触在第一导电图案116的第二接触部CT2的第一导电型半导体层102电连接。作为一例，在第一导电型半导体层102为n型半导体层的情况下，可通过第一电极垫126施加负电压。
第二电极垫128可填埋第二开口OP2而与第二导电图案118电连接。如上所述，第二电极垫128可通过与第二导电图案118的第三接触部CT3电接触的反射层112而与电接触在欧姆层108的第二导电型半导体层106电连接。作为一例，在第二导电型半导体层106为p型半导体层的情况下，可通过第二电极垫128施加正电压。
图2a是用以说明本发明的又一实施例的发光元件的俯视图，图2b是沿A-A'切割图2a的发光元件的剖面图。
参照图2a及图2b，发光元件可包括基板100、多个发光单元LEC1、LEC2、第一钝化膜114、第一导电图案116、第二导电图案118_1、118_2、118C、连接图案120、浮动图案122、第二钝化膜124、第一电极垫126及第二电极垫128_1、128_2。
第一发光单元LEC1及第二发光单元LEC2能够以彼此相隔的方式配置到基板100上。第一发光单元LEC1及第二发光单元LEC2可分别包括第一导电型半导体层102、活性层104、第二导电型半导体层106、欧姆层108、绝缘层110及反射层112。绝缘层110可包括多个孔。另外，反射层112可包括填埋绝缘层110的多个孔的第一接触部CT1。
根据一实施例，第二发光单元LEC2可具有：第一面S1，蚀刻边缘部分而使第一导电型半导体层102露出；以及第四面S4，第二发光单元LEC2的中央的一部分图案化而使第一导电型半导体层102露出。第一面S1及第四面S4可为同一平面。
第一钝化膜114可包括：第一孔H1，使第一区域AR1的第一面S1的第一导电型半导体层102露出；第二孔H2，与第一区域AR1的第一侧面SD1邻接，使反射层112露出；第三孔H3，使第二区域AR2的第一面S1的第一导电型半导体层102露出；第四孔H4，使第二区域AR2的反射层112露出；以及第六孔H6，使第一区域AR1的中央的第四面S4的第一导电型半导体层102露出。
第一导电图案116、第二导电图案118_1、118_2、118C及连接图案120可配置到第一钝化膜114上。
第一导电图案116可包括在第一区域AR1填埋第一钝化膜114的第一孔H1且与第一导电型半导体层102电接触的第二接触部CT2。
第二导电图案118_1、118_2、118C可包括在第二区域AR2填埋第一钝化膜114的第四孔H4且与反射层112电接触的第三接触部CT3。根据一实施例，第二导电图案118_1、118_2、118C可呈不覆盖第六孔H6且与第六孔H6相隔的构造。作为一例，在俯视时，第二导电图案118_1、118_2、118C可包括以第六孔H6为基准而分别配置在两侧的第一图案部118_1及第二图案部118_2，且包括连接第一图案部118_1与第二图案部118_2的连接部118C。第一图案部118_1及第二图案部118_2可分别与第三接触部CT3电接触。
连接图案120可包括：第四接触部CT4，在第一区域AR1填埋第一钝化膜114的第二孔H2，与反射层112电接触；第五接触部CT5，在第二区域AR2填埋第一钝化膜114的第三孔H3，与第一导电型半导体层102电接触；以及第七接触部CT7，在第二区域AR2填埋第一钝化膜114的第六孔H6，与第一导电型半导体层102电接触。根据一实施例，在俯视时，连接图案120呈包覆第二导电图案118_1、118_2、118C的四边环构造，可包括：凸出部120C，从第二区域AR2向第一区域AR1延伸，分别与第四接触部CT4电接触；以及突出部120T，向第二区域AR2的第二侧面SD2的方向延伸，与第七接触部CT7电接触。突出部120T可配置到第一图案部118_1与第二图案部118_2之间。另一方面，第二导电图案118_1、118_2、118C可呈与突出部120T相隔且彼此对应的构造。
第二钝化膜124可包括使第一导电图案116露出的第一开口OP1、使第一图案部118_1露出的第三开口OP3、及使第二图案部118_2露出的第四开口OP4。
第一电极垫126及第二电极垫128_1、128_2可配置到第二钝化膜124上。
第一电极垫126可填埋第一开口OP1而与第一导电图案116电连接。可与电接触在第一导电图案116的第二接触部CT2的第一导电型半导体层102电连接。
第二电极垫128_1、128_2可填埋第三开口OP3及第四开口OP4而与第一图案部118_1及第二图案部118_2电连接。第二电极垫128_1、128_2可分别通过电接触在第二导电图案118_1、118_2、118C的第三接触部CT3的反射层112而与电接触在欧姆层108的第二导电型半导体层106电连接。
另一方面，第七接触部CT7与第一导电型半导体层102电连接，第二电极垫128_1、128_2不覆盖与连接图案120的第七接触部CT7相接的突出部120T，由此即便第二钝化膜124因外部颗粒等受损而破裂，也可防止第二电极垫128_1、128_2与电接触在第七接触部CT7的连接图案120接触的不良。
未在本实施例中详细地说明的构成要素与图1a至图1e中所说明的构成要素实质上相同，因此使用相同的参照符号，省略其详细说明。
以下，例示性地对制造图1a及图1d所示的发光元件的方法进行说明。
图3a至图9a是用以制造本发明的一实施例的发光元件的方法的俯视图，图3b至图9b是分别沿A-A'切割图3a至图9a的发光元件的剖面图。
参照图3a及图3b，可在基板100上依序形成预第一导电型半导体层102P、预活性层104P、预第二导电型半导体层106P及预欧姆层108P。
可通过金属有机化学气相沉积法(Metal Organic Chemical Vapor Deposition，MOCVD)或分子束磊晶法(Molecular Beam Epitaxy，MBE)等制程在基板100上依次生长预第一导电型半导体层102P、预活性层104P及预第二导电型半导体层106P。接着，可利用化学气相沉积(Chemical Vapor Deposition，CVD)制程在预第二导电型半导体层106P上形成预欧姆层108P。
参照图4a及图4b，可通过蚀刻预欧姆层108P、预第二导电型半导体层106P、预活性层104P及预第一导电型半导体层102P形成预第一发光单元LEC1P及预第二发光单元LEC2P。
详细而言，可在预欧姆层108P、预第二导电型半导体层106P、预活性层104P及预第一导电型半导体层102P上形成第一遮罩图案(未图示)后，将第一遮罩图案用作蚀刻遮罩来蚀刻预欧姆层108P、预第二导电型半导体层106P、预活性层104P及预第一导电型半导体层102P以使基板100露出。
可通过如下方式形成预第一发光单元LEC1P及预第二发光单元LEC2P：去除第一遮罩图案，在经蚀刻的预欧姆层108P上形成第二遮罩图案(未图示)，之后将第二遮罩图案用作蚀刻遮罩来分别蚀刻以使第一导电型半导体层102露出的方式蚀刻的预欧姆层108P、预第二导电型半导体层106及预活性层104P。预第一发光单元LEC1P及预第二发光单元LEC2P可分别包括第一导电型半导体层102、活性层104、第二导电型半导体层106及欧姆层108。
预第一发光单元LEC1P及预第二发光单元LEC2P可分别具有使欧姆层108露出的第二面S2、及沿边缘露出第一导电型半导体层102的第一面S1。
在俯视时，第二面S2可分别在边缘包括分别向预第一发光单元LEC1P及预第二发光单元LEC2P的内部凹入的凹陷部。第一导电型半导体层102可通过第二面S2的凹陷部露出凸出部102C。
根据一实施例，对预第一发光单元LEC1P及预第二发光单元LEC2P执行回流焊(reflow)制程，从而预第一发光单元LEC1P及预第二发光单元LEC2P可分别具有倾斜的侧壁。
在形成预第一发光单元LEC1P及预第二发光单元LEC2P后，可去除第二遮罩图案。
参照图5a及图5b，可分别在预第一发光单元LEC1P及预第二发光单元LEC2P上形成绝缘层110。
详细而言，能够以不填埋预第一发光单元LEC1P与预第二发光单元LEC2P之间的方式在预第一发光单元LEC1P及预第二发光单元LEC2P上以均匀的厚度形成预绝缘层(未图示)。可在预绝缘层上形成第三遮罩图案(未图示)而形成具有多个孔HL的绝缘层110。多个孔HL彼此以等间隔形成，可规则且均匀地形成。在形成绝缘层110后，可去除第三遮罩图案。
根据一实施例，各绝缘层110可仅形成到欧姆层108的上部。根据另一实施例，各绝缘层110可形成到欧姆层108的上部，从欧姆层108的上部分别向预第一发光单元LEC1P及预第二发光单元LEC2P的侧面延伸。
在形成绝缘层110后，可去除第三遮罩图案。
参照图6a及图6b，可分别在绝缘层110上形成反射层112而形成第一发光单元LEC1及第二发光单元LEC2。第一发光单元LEC1及第二发光单元LEC2可分别包括第一导电型半导体层102、活性层104、第二导电型半导体层106、欧姆层108、绝缘层110及反射层112。
更详细而言，能够以填埋多个孔HL而不填埋预第一发光单元LEC1P与预第二发光单元LEC2P之间的方式在形成有多个孔HL的绝缘层110上以均匀的厚度形成预反射层(未图示)。在预反射层上形成第四遮罩图案(未图示)后，可将第四遮罩图案用作蚀刻遮罩来蚀刻预反射层而形成反射层112。各反射层112可包括填埋绝缘层110的多个孔HL的第一接触部CT1。在形成反射层112后，可去除第四遮罩图案。
参照图7a及图7b，能够以不填埋第一发光单元LEC1与第二发光单元LEC2之间的方式在第一发光单元LEC1及第二发光单元LEC2上以均匀的厚度形成预第一钝化膜(未图示)。在预第一钝化膜上形成第五遮罩图案(未图示)后，可将第五遮罩图案用作蚀刻遮罩来对预第一钝化膜进行图案化而形成具有使第一区域AR1的第一导电型半导体层102露出的第一孔H1、使第一区域AR1的反射层112露出的第二孔H2、使第二区域AR2的第一导电型半导体层102露出的第三孔H3、及使第二区域AR2的反射层112露出的第四孔H4的第一钝化膜114。在形成第一钝化膜114后，可去除第五遮罩图案。
第一孔H1可分别使第一区域AR1的凸出部102C露出。在俯视时，以与第一区域AR1的第一侧面SD1及第二侧面SD2邻接的方式配置的第一孔H1可呈沿第一方向DR1延伸的矩形构造，以与第一区域AR1的第三侧面SD3及第四侧面SD4邻接的方式配置的第一孔H1呈沿第二方向DR2延伸的矩形构造。根据一实施例，各第一孔H1的尺寸及构造实质上可相同。在此情况下，以与第一区域AR1的第一侧面SD1邻接的方式配置的第一孔H1的数量可少于以与第二侧面SD2邻接的方式配置的第一孔H1的数量。尤其，以与第一区域AR1的第一侧面SD1邻接的方式配置的第一孔H1能够以偏靠于一侧的方式形成。作为一例，在第一孔H1为三个的情况下，中央的第一孔H1的中心可从横跨基板的中心的假想垂直线VTL向一侧脱离而定位。
第二孔H2能够以与第一区域AR1的第一侧面SD1邻接的方式配置。根据一实施例，可在相邻的两个第二孔H2之间配置一第一孔H1。另外，第二孔H2能够以偏靠于另一侧的方式形成。作为一例，在第二孔H2为三个的情况下，中央的第二孔H2的中心可从横跨基板的中心的假想垂直线VTL向另一侧脱离而定位。
第三孔H3可分别使第二发光单元LEC2的第一面S1的凸出部102C露出。在俯视时，以与第二区域AR2的第一侧面SD1及第二侧面SD2邻接的方式配置的第三孔H3可呈沿第一方向DR1延伸的矩形构造，以与第二区域AR2的第三侧面SD3及第四侧面SD4邻接的方式配置的第三孔H3呈沿第二方向DR2延伸的矩形构造。根据一实施例，各第三孔H3的尺寸及构造实质上可相同。在此情况下，以与第二区域AR2的第一侧面SD1邻接的方式配置的第三孔H3的数量可少于以与第二侧面SD2邻接的方式配置的第三孔H3的数量。尤其，以与第二区域AR2的第一侧面SD1邻接的方式配置的第三孔H3能够以偏靠于一侧的方式形成。作为一例，在第三孔H3为三个的情况下，中央的第三孔H3的中心可从横跨基板的中心的假想垂直线VTL向另一侧脱离而定位。
第四孔H4彼此能够以等间隔相隔而配置。作为一例，在俯视时，各第四孔H4可呈沿第一方向DR1延伸的矩形构造。
参照图8a及图8b，可在第一钝化膜114上形成第一导电图案116、第二导电图案118、连接图案120及浮动图案122。
详细而言，能够以不填埋形成有第一钝化膜114的第一发光单元LEC1与第二发光单元LEC2之间的方式在第一钝化膜114上以均匀的厚度形成导电膜(未图示)。在导电膜上形成第六遮罩图案(未图示)后，可将第六遮罩图案用作蚀刻遮罩来对导电膜进行图案化而形成第一导电图案116、第二导电图案118、连接图案120及浮动图案122。
第一导电图案116形成到第一区域AR1，可包括填埋第一钝化膜114的第一孔H1的第二接触部CT2。各第二接触部CT2可与通过第一发光单元LEC1的第二面S2的凹陷部露出的第一导电型半导体层102的凸出部102C电接触。根据一实施例，在俯视时，第一导电图案116在整体上呈四边形构造，可包括从第一区域AR1的第一侧面SD1向第一发光单元LEC1的内部凹入的凹陷部116C。另外，第一导电图案116可包括向位于第二接触部CT2的部位的外部突出的突出区域PT，以便完全覆盖第二接触部CT2。
第二导电图案118形成到第二区域AR2，可包括填埋第一钝化膜114的第四孔H4的第三接触部CT3。各第三接触部CT3可与通过第二发光单元LEC2的第二面S2露出的反射层112电接触。根据一实施例，在俯视时，第二导电图案118可呈四边形构造。
连接图案120可包括在第一区域AR1填埋第一钝化膜114的第二孔H2的第四接触部CT4、及在第二区域AR2填埋第一钝化膜114的第三孔H3的第五接触部CT5。第四接触部CT4可与第一发光单元LEC1的反射层112电接触，第五接触部CT5与第二发光单元LEC2的第一导电型半导体层102电接触。根据一实施例，连接图案120呈包覆第二导电图案118的四边环构造，可包括从第二区域AR2的第一侧面SD1向第一区域AR1突出的凸出部120C。连接图案120的凸出部120C可呈与第一导电图案116的凹陷部116C相隔且彼此对应的构造。
浮动图案122跨及第一区域AR1及第二区域AR2而形成，可形成到第一导电图案116与连接图案120之间。在俯视时，浮动图案122的一面可呈与第一导电图案对应的构造，另一面呈与连接图案对应的构造。浮动图案122与第一导电图案116、第二导电图案118及连接图案120电绝缘，也可与第一发光单元LEC1及第二发光单元LEC2电绝缘。
在形成第一导电图案116、第二导电图案118、连接图案120及浮动图案122后，可去除第六遮罩图案。
如上所述，在形成第一导电图案116及第二导电图案118的期间一并形成浮动图案122，因此可不另外进行用以实现浮动图案122的制程。由此，可更容易地形成浮动图案122，通过浮动图案122有效地释出由发光元件产生的热。
参照图9a及图9b，能够以不完全填埋第一发光单元LEC1与第二发光单元LEC2之间的方式在第一导电图案116、第二导电图案118、连接图案120及浮动图案122上以均匀的厚度形成预第二钝化膜(未图示)。在预第二钝化膜124上形成第七遮罩图案(未图示)后，可将第七遮罩图案用作蚀刻遮罩来蚀刻预第二钝化膜124而形成具有分别使第一导电图案116及第二导电图案118露出的第一开口OP1及第二开口OP2的第二钝化膜124。
再次参照图1a及图1d，可在第二钝化膜124上形成第一电极垫126及第二电极垫128。
详细而言，可在第二钝化膜124上以均匀的厚度形成填埋第一开口OP1及第二开口OP2的电极膜(未图示)。在电极膜上形成第八遮罩图案(未图示)后，可将第八遮罩图案用作蚀刻遮罩进行图案化而形成与通过第一开口OP1露出的第一导电图案116电连接的第一电极垫126、及与通过第二开口OP2露出的第二导电图案118电连接的第二电极垫128。在形成第一电极垫126及第二电极垫128后，可去除第八遮罩图案。
图10a是用以说明本发明的又一实施例的发光元件的俯视图，图10b是沿C-C'切割图10a的发光元件的剖面图。
参照图10a及图10b，本实施例的发光元件可包括基板100、多个发光单元LEC1、LEC2、第一钝化膜114、第一导电图案116、第二导电图案118_1、118_2、连接图案120、第二钝化膜124、第一电极垫126_1、126_2及第二电极垫128_1、128_2。
第一发光单元LEC1及第二发光单元LEC2能够以彼此相隔的方式配置到基板100上。第一发光单元LEC1及第二发光单元LEC2可分别包括第一导电型半导体层102、活性层104、第二导电型半导体层106、欧姆反射层212。另外，第一发光单元LEC1可分离成共享第一导电型半导体层102的多个发光单元LEC1_1、LEC1_2、LEC1_3，第二发光单元LEC2也可分离成共享第一导电型半导体层102的多个发光单元LEC2_1、LEC2_2。
多个发光单元LEC1_1、LEC1_2、LEC1_3可共享第一导电型半导体层102，分别包括活性层104、第二导电型半导体层106、欧姆反射层212。由此，在发光单元LEC1_1、LEC1_2、LEC1_3之间的区域露出第一导电型半导体层102。进而，也可在发光单元LEC1_1、LEC1_2、LEC1_3的周围露出第一导电型半导体层102。
另外，多个发光单元LEC2_1、LEC2_2可共享第一导电型半导体层102，分别包括活性层104、第二导电型半导体层106、欧姆反射层212。由此，在发光单元LEC2_1、LEC2_2之间的区域露出第一导电型半导体层102。进而，也可在发光单元LEC2_1、LEC2_2的周围露出第一导电型半导体层102。
欧姆反射层212可包括欧姆金属层及反射金属层，例如可包括Al。Al同时具有金属特性及反射特性，因此也可直接与第二导电型半导体层106欧姆接触。与此不同，可形成如Cr或Ti的欧姆金属层，在所述欧姆金属层上形成如Ag或Al的反射金属层。
在本实施例中，说明为欧姆反射层212与第二导电型半导体层106欧姆接触，但并不限定于此。如之前所说明的实施例，也可形成欧姆层108、绝缘层110及反射层112来代替欧姆反射层212。
第一钝化膜114具有使第一区域AR1的欧姆反射层212露出的第二孔H2、及使第二区域AR2的欧姆反射层212露出的第四孔H4，而且使第一区域AR1的第一导电型半导体层102及第二区域AR2的第一导电型半导体层102露出。
第二孔H2在第一发光单元LEC1与第二发光单元LEC2的交界区域附近配置到多个发光单元LEC1_1、LEC1_2、LEC1_3上，第四孔H4配置到发光单元LEC2_1、LEC2_2上。
另一方面，第一钝化膜114能够以在第一发光单元LEC1_1、LEC1_2、LEC1_3之间的区域露出第一导电型半导体层102的方式形成。进而，如图10a所示，第一钝化膜114可分别沿第一发光单元LEC1_1、LEC1_2、LEC1_3的3个侧面露出第一导电型半导体层102，可沿第二发光单元LEC2_1、LEC2_2的4个侧面露出第一导电型半导体层102。
在本实施例中，图示及说明为第一钝化膜114沿各发光单元的侧面连续地露出第一导电型半导体层102，但本发明并不限定于此。例如，第一钝化膜114也可包括沿各发光单元的侧面露出第一导电型半导体层102的孔。
第一导电图案116、第二导电图案118_1、118_2及连接图案120可配置到第一钝化膜114上。
第一导电图案116可包括在第一区域AR1与通过第一钝化膜114露出的第一导电型半导体层102电接触的第二接触部CT2。尤其，第一导电图案116可包括分别沿发光单元LEC1_1、LEC1_2、LEC1_3的3个侧面与第一导电型半导体层102接触的第二接触部CT2。
另外，第一导电图案116可像之前所说明的内容一样包括凹陷部，可在所述凹陷部内配置连接图案120的凸出部。形成在凹陷部之间的第一导电图案116的突出部可在发光单元LEC1_1、LEC1_2、LEC1_3之间的区域与第一导电型半导体层102接触。
第二导电图案118_1、118_2可在第二区域AR2分别配置到发光单元LEC2_1、LEC2_2上，可包括通过第一钝化膜114的第四孔H4与欧姆反射层212电接触的第三接触部CT3。第二导电图案118_1、118_2可分别限定地配置到发光单元LEC2_1、LEC2_2上。
连接图案120包括在第一区域AR1填埋第一钝化膜114的第二孔H2且与欧姆反射层212电接触的第四接触部CT4，另外，可包括在第二区域AR2与通过第一钝化膜114露出的第一导电型半导体层102电接触的第五接触部CT5。
根据一实施例，在俯视时，连接图案120可呈包覆第二导电图案118_1、118_2的多个环构造，可具有从第二区域AR2向第一区域AR1延伸且分别与第四接触部CT4电接触的凸出部。
尤其，连接图案120的凸出部可包括在第一发光单元LEC1与第二发光单元LEC2之间的单元分离区域具有相对较窄的宽度的颈部(neck)120a。
第二钝化膜124覆盖第一导电图案116、第二导电图案118_1、118_2及连接图案120。进而，第二钝化膜124可覆盖发光单元LEC1、LEC2周围的基板100。另一方面，第二钝化膜124可具有使第一导电图案116露出的第一开口OP1、使第二导电图案118_1、118_2露出的第二开口OP2。
第一开口OP1可配置到发光单元LEC1_1、LEC1_2、LEC1_3中的至少两个发光单元LEC1_1、LEC1_3上，第二开口OP2可配置到发光单元LEC2_1、LEC2_2中的至少两个发光单元上。
第一开口OP1及第二开口OP2也可像之前所说明的实施例一样形成到相对较大的区域，也可像本实施例一样形成为具有较小的尺寸的多个孔。
至少两个第一电极垫126_1、126_2及至少两个第二电极垫128_1、128_2可配置到第二钝化膜124上。
第一电极垫126_1、126_2可填埋第一开口OP1而与第一导电图案116电连接。第一电极垫126_1可限定地配置到发光单元LEC1_1上，第一电极垫126_2可限定地配置到发光单元LEC1_3上。第一电极垫126_1、126_2分别限定地配置到发光单元LEC1_1、LEC1_3上，由此第一电极垫126_1、126_2可具有相对平坦的上表面。
第一电极垫126_1、126_2可通过第一导电图案116电连接到第一发光单元LEC1的第一导电型半导体层102。
第二电极垫128_1、128_2可填埋第二开口OP2而分别电连接到第二导电图案118_1、118_2。另外，第二电极垫128_1、128_2可分别限定地配置到发光单元LEC2_1、LEC2_2上，因此可具有相对平坦的上表面。
第二电极垫128_1、128_2可分别通过第二导电图案118_1、118_2及欧姆反射层212电连接到发光单元LEC2_1、LEC2_2的第二导电型半导体层106。
未在本实施例中详细地说明的构成要素与在图1a至图1e或图2a及图2b中说明的构成要素实质上相同，因此使用相同的参照符号，省略其详细说明。
图11是用以说明本发明的又一实施例的发光元件的俯视图。
参照图11，本实施例的发光元件与参照图10a及图10b说明的发光元件大致相同，仅在第一导电图案116a在发光单元LEC1_1、LEC1_2、LEC1_3之间与第一导电型半导体层102接触的部分存在差异。
首先，在多个发光单元LEC1_1、LEC1_2、LEC1_3之间的区域露出第一导电型半导体层102，在连接图案120的凸出部之间的区域，第一导电型半导体层102的露出区域的宽度扩大。
另外，第一钝化膜114可在发光单元LEC1_1、LEC1_2、LEC1_3之间的区域露出第一导电型半导体层102，在连接图案120的凸出部之间的区域以具有相对较广的宽度的方式露出第一导电型半导体层102。
第一导电图案116a在第一区域AR1与通过第一钝化膜114露出的第一导电型半导体层102电接触。尤其，第一导电图案116a可在凹陷部之间的区域或连接图案120的凸出部之间的区域以相对更广的宽度与第一导电型半导体层102接触。尤其，第一导电图案116a可在连接图案120的凸出部之间的区域具有相对更广的宽度。
以上，参照附图对本发明的实施例进行了说明，但本发明所属的技术领域内的普通技术人员应可理解，可不变更本发明的技术思想或必要特征而以其他具体的形态实施本发明。尤其，应理解，一个实施例中所说明的技术特征也可应用在其他实施例。因此，应理解以上所记述的实施例在所有方面均为示例，并不具有限定性的含义。

Claims (28)

1.一种发光元件，其特征在于，包括：
第一发光单元，配置到基板的第一区域，包括第一导电型半导体层、活性层及第二导电型半导体层；
第二发光单元，配置到所述基板的第二区域，与所述第一发光单元相隔，包括第一导电型半导体层、活性层及第二导电型半导体层；
第一导电图案，配置到所述第一区域，包括与所述第一导电型半导体层电连接的接触部；以及
连接图案，包括与所述第一发光单元的所述第二导电型半导体层电连接的接触部以及与所述第二发光单元的所述第一导电型半导体层电连接的接触部；
在与所述第二发光单元面对的所述第一区域的边缘，所述第一导电图案的一接触部配置到所述连接图案与所述第一发光单元的所述第二导电型半导体层电连接的所述接触部之间，
所述第一导电图案的一接触部向外侧开放。
2.根据权利要求1所述的发光元件，其特征在于，
所述第一导电图案的所述接触部沿所述第一区域的边缘配置。
3.根据权利要求1所述的发光元件，其特征在于，
所述第一导电图案的各接触部的一侧壁与所述第一发光单元的所述活性层及所述第二导电型半导体层面对，另一侧壁与所述相隔空间面对。
4.根据权利要求1所述的发光元件，其特征在于，
所述第一导电图案包括从与所述第二发光单元面对的侧面向所述第一导电图案的内部凹入的凹陷部，
所述连接图案包括凸出部，所述凸出部与所述连接图案的与所述第二导电型半导体层电连接的所述接触部电接触且从所述第二区域向所述第一区域延伸，
所述凹陷部与所述凸出部呈彼此相隔且彼此对应的构造。
5.根据权利要求1所述的发光元件，其特征在于，
所述第一导电图案还包括在与所述第一导电图案的所述接触部对应的位置向外侧突出的突出区域。
6.根据权利要求1所述的发光元件，其特征在于，
所述连接图案的与所述第一导电型半导体层电连接的所述接触部分别沿所述第二区域的边缘配置，
所述连接图案还包括在与所述连接图案的与所述第一导电型半导体层电连接的所述接触部对应的位置向外侧突出的突出区域。
7.根据权利要求1所述的发光元件，其特征在于，
所述第一区域包括与所述第二发光单元面对的第一侧面、与所述第一侧面对向的第二侧面、连接所述第一侧面与所述第二侧面的第三侧面及第四侧面，
所述第二区域包括与所述第一发光单元面对的第一侧面、与所述第一侧面对向的第二侧面、连接所述第一侧面与所述第二侧面的第三侧面及第四侧面。
8.根据权利要求7所述的发光元件，其特征在于，
在所述第一区域，所述第一导电图案的所述接触部中的与所述第二发光单元面对的所述接触部配置到所述连接图案的与所述第二导电型半导体层电连接的所述接触部与所述第一侧面之间的空间。
9.根据权利要求7所述的发光元件，其特征在于，
在所述第一区域，配置到所述第一侧面的所述第一导电图案的所述接触部的整体面积小于等于配置到所述第二侧面的所述第一导电图案的所述接触部的整体面积，
在所述第二区域，配置到所述第一侧面的所述连接图案的与所述第一导电型半导体层电连接的所述接触部的整体面积小于等于配置到所述第二侧面的所述连接图案的与所述第一导电型半导体层电连接的所述接触部的整体面积。
10.根据权利要求9所述的发光元件，其特征在于，
所述第一导电图案的所述接触部分别呈相同的构造，在所述第一区域，配置到所述第一侧面的所述第一导电图案的所述接触部的数量少于配置到所述第二侧面的所述第一导电图案的所述接触部的数量，
所述连接图案的与所述第一导电型半导体层电连接的所述接触部分别呈相同的构造，在所述第二区域，配置到所述第一侧面的所述连接图案的与所述第一导电型半导体层电连接的所述接触部的数量少于配置到所述第二侧面的所述连接图案的与所述第一导电型半导体层电连接的所述接触部的数量。
11.根据权利要求7所述的发光元件，其特征在于，
所述第一导电图案的所述接触部中的配置到由所述第一区域的所述第二侧面及所述第三侧面定义的角隅与由所述第一区域的所述第二侧面及所述第四侧面定义的角隅的所述接触部分别呈“L”字构造，
所述连接图案的与所述第一导电型半导体层电连接的所述接触部中的配置到由所述第二区域的所述第二侧面及所述第三侧面定义的角隅与由所述第二区域的所述第二侧面及所述第四侧面定义的角隅的所述接触部分别呈“L”字构造。
12.根据权利要求7所述的发光元件，其特征在于，
所述第一发光单元及所述第二发光单元还分别包括：
欧姆层，配置到所述第二导电型半导体层上而与所述第二导电型半导体层电接触；
绝缘层，配置到所述欧姆层上，具有多个孔；以及
反射层，配置到所述绝缘层上，包括通过所述多个孔与所述欧姆层接触的接触部。
13.根据权利要求12所述的发光元件，其特征在于，
在配置到由所述第一区域的所述第一侧面及所述第三侧面或所述第一区域的所述第一侧面及所述第四侧面定义的角隅且电连接到所述第一导电图案的相邻的两个接触部之间配置所述第一发光单元的所述反射层的一接触部，
在配置到由所述第二区域的所述第一侧面及所述第三侧面或所述第二区域的所述第一侧面及所述第四侧面定义的角隅且与所述第一导电型半导体层电连接的所述连接图案的相邻的两个接触部之间配置所述第二发光单元的所述反射层的一接触部。
14.根据权利要求1所述的发光元件，其特征在于，
还包括浮动图案，所述浮动图案与所述第一发光单元与所述第二发光单元之间的相隔空间重叠，与所述第一发光单元、所述第二发光单元、所述第一导电图案及所述连接图案绝缘。
15.根据权利要求1所述的发光元件，其特征在于，
还包括第二导电图案，所述第二导电图案配置到所述第二区域，与所述第二导电型半导体层电连接。
16.根据权利要求15所述的发光元件，其特征在于还包括：
第一电极垫，在所述第一区域与所述第一导电图案电连接；以及
第二电极垫，在所述第二区域与所述第二导电图案电连接。
17.根据权利要求1所述的发光元件，其特征在于，
在所述第二区域，所述连接图案还包括位于所述第二发光单元的中央部位且与所述第二发光单元的第一导电型半导体层电连接的接触部、及与所述接触部电接触且从所述第一区域向所述第二区域方向突出的突出部。
18.根据权利要求17所述的发光元件，其特征在于，
还包括第二导电图案，所述第二导电图案配置到所述第二区域，与所述第二导电型半导体层电连接，包括由所述连接图案的所述突出部分离的第一图案部与第二图案部、及连接所述第一图案部与所述第二图案部的连接部。
19.根据权利要求18所述的发光元件，其特征在于还包括：
第一电极垫，在所述第一区域与所述第一导电图案电连接；以及
第二电极垫，在所述第二区域分别与所述第二导电图案的所述第一图案部及所述第二图案部电连接。
20.根据权利要求1所述的发光元件，其特征在于，
所述连接图案的与所述第二导电型半导体层电连接的所述接触部以相对于横跨所述基板的中心的假想垂直线而偏靠于一侧的方式配置。
21.根据权利要求20所述的发光元件，其特征在于，
配置在与所述第二发光单元面对的面的所述第一导电图案的所述接触部以相对于所述垂直线而偏靠于另一侧的方式配置。
22.根据权利要求20所述的发光元件，其特征在于，
配置到与所述第一发光单元面对的面且与所述第一导电型半导体层电连接的所述连接图案的所述接触部以相对于所述垂直线而偏靠于所述一侧的方式配置。
23.根据权利要求1所述的发光元件，其特征在于，
所述连接图案的与所述第二导电型半导体层电连接的所述接触部相对于横跨所述基板的中心的所述假想垂直线而对称地配置。
24.根据权利要求23所述的发光元件，其特征在于，
配置到与所述第二发光单元面对的面的第一导电图案的所述接触部相对于所述垂直线而对称地配置，
配置到与所述第一发光单元面对的面且与所述第一导电型半导体层电连接的所述连接图案的所述接触部相对于所述垂直线而对称地配置。
25.根据权利要求1所述的发光元件，其特征在于，
所述第一发光单元分割成共享所述第一导电型半导体层的多个发光单元，
所述第一导电图案的一接触部配置到所述多个发光单元之间的区域。
26.根据权利要求25所述的发光元件，其特征在于，
所述第二发光单元分割成共享所述第一导电型半导体层的多个发光单元，
所述第二导电图案分别配置到所述第二发光单元的所述多个发光单元上。
27.根据权利要求26所述的发光元件，其特征在于还包括：
多个第一电极垫，在所述第一区域电连接到所述第一导电图案；以及
多个第二电极垫，在所述第二区域电连接到所述第二导电图案；
所述第一电极垫分别配置到所述第一发光单元的所述多个发光单元中的一个发光单元上，
所述第二电极垫分别配置到所述第二发光单元的所述多个发光单元中的一个发光单元上。
28.根据权利要求1所述的发光元件，其特征在于，
所述连接图案包括从所述第二区域向所述第一区域延伸的所述凸出部，
所述凸出部中的至少一个凸出部包括宽度相对较窄的颈部。
CN201910727568.6A 2018-08-09 2019-08-07 发光元件 Active CN110828502B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911073468.2A CN110828503B (zh) 2018-08-09 2019-08-07 发光元件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180093387 2018-08-09
KR10-2018-0093387 2018-08-09
KR10-2019-0085111 2019-07-15
KR1020190085111A KR20200018243A (ko) 2018-08-09 2019-07-15 발광 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911073468.2A Division CN110828503B (zh) 2018-08-09 2019-08-07 发光元件

Publications (2)

Publication Number Publication Date
CN110828502A true CN110828502A (zh) 2020-02-21
CN110828502B CN110828502B (zh) 2024-04-02

Family

ID=69406482

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910727568.6A Active CN110828502B (zh) 2018-08-09 2019-08-07 发光元件
CN201911073468.2A Active CN110828503B (zh) 2018-08-09 2019-08-07 发光元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911073468.2A Active CN110828503B (zh) 2018-08-09 2019-08-07 发光元件

Country Status (2)

Country Link
US (1) US10937938B2 (zh)
CN (2) CN110828502B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
WO2023184916A1 (zh) * 2022-03-30 2023-10-05 厦门乾照光电股份有限公司 一种led芯片及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022210A (ja) * 1998-06-30 2000-01-21 Sharp Corp 半導体発光素子および半導体発光装置
CN101989641A (zh) * 2009-07-30 2011-03-23 日立电线株式会社 发光元件
US20140008665A1 (en) * 2012-07-05 2014-01-09 Samsung Electronics Co., Ltd. Semiconductor light emitting device having multi-cell array and method of manufacturing the same
CN103972349A (zh) * 2013-01-30 2014-08-06 Lg伊诺特有限公司 发光器件
JP2015226038A (ja) * 2014-05-30 2015-12-14 日亜化学工業株式会社 発光装置及び発光装置の製造方法
CN105280772A (zh) * 2014-06-03 2016-01-27 首尔伟傲世有限公司 发光二极管及其制造方法
KR20170124898A (ko) * 2016-05-03 2017-11-13 서울바이오시스 주식회사 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR20180027004A (ko) * 2016-09-05 2018-03-14 서울바이오시스 주식회사 칩 스케일 패키지 발광 다이오드
CN108365065A (zh) * 2017-01-26 2018-08-03 晶元光电股份有限公司 发光元件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385279B2 (en) * 2014-05-30 2016-07-05 Nichia Corporation Light-emitting device and method for manufacturing the same
WO2017191923A1 (ko) * 2016-05-03 2017-11-09 서울바이오시스주식회사 발광 다이오드
CN114203881A (zh) 2016-09-05 2022-03-18 首尔伟傲世有限公司 芯片级封装发光二极管

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022210A (ja) * 1998-06-30 2000-01-21 Sharp Corp 半導体発光素子および半導体発光装置
CN101989641A (zh) * 2009-07-30 2011-03-23 日立电线株式会社 发光元件
US20140008665A1 (en) * 2012-07-05 2014-01-09 Samsung Electronics Co., Ltd. Semiconductor light emitting device having multi-cell array and method of manufacturing the same
CN103972349A (zh) * 2013-01-30 2014-08-06 Lg伊诺特有限公司 发光器件
JP2015226038A (ja) * 2014-05-30 2015-12-14 日亜化学工業株式会社 発光装置及び発光装置の製造方法
CN105280772A (zh) * 2014-06-03 2016-01-27 首尔伟傲世有限公司 发光二极管及其制造方法
KR20170124898A (ko) * 2016-05-03 2017-11-13 서울바이오시스 주식회사 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR20180027004A (ko) * 2016-09-05 2018-03-14 서울바이오시스 주식회사 칩 스케일 패키지 발광 다이오드
CN108365065A (zh) * 2017-01-26 2018-08-03 晶元光电股份有限公司 发光元件

Also Published As

Publication number Publication date
US10937938B2 (en) 2021-03-02
US20200052175A1 (en) 2020-02-13
CN110828503B (zh) 2023-05-02
CN110828503A (zh) 2020-02-21
CN110828502B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
CN110828502B (zh) 发光元件
EP2207211B1 (en) Electrode structure for a light emitting diode
US10256387B2 (en) Light emitting diode
KR102519668B1 (ko) 반도체 발광 소자 및 그 제조 방법
US20180130924A1 (en) Light-emitting device and manufacturing method thereof
US20060278888A1 (en) Vertically-structured nitride semiconductor light emitting diode
TWI766821B (zh) 發光元件
EP2219235B1 (en) Light emitting device package
US20240297207A1 (en) Light emitting device
US11784210B2 (en) Light-emitting device and manufacturing method thereof
TWI782222B (zh) 發光元件
US20220384687A1 (en) Light-emitting device
TWI781867B (zh) 發光元件
KR20230024121A (ko) 반도체 발광소자
TW202410489A (zh) 發光元件
KR20180065700A (ko) 발광 소자
KR20170047752A (ko) 발광소자 및 발광소자 패키지
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant