CN110828340A - 注入装置、三维存储器的制备装置及方法 - Google Patents

注入装置、三维存储器的制备装置及方法 Download PDF

Info

Publication number
CN110828340A
CN110828340A CN201910983409.2A CN201910983409A CN110828340A CN 110828340 A CN110828340 A CN 110828340A CN 201910983409 A CN201910983409 A CN 201910983409A CN 110828340 A CN110828340 A CN 110828340A
Authority
CN
China
Prior art keywords
wafer
injection device
inlet
boat
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910983409.2A
Other languages
English (en)
Inventor
邱宇渊
张珍珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910983409.2A priority Critical patent/CN110828340A/zh
Publication of CN110828340A publication Critical patent/CN110828340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种注入装置、三维存储器的制备装置及方法。注入装置包括依次设置的至少一个分流器，每个所述分流器中均设有通孔，所述注入装置包括入口以及与所述入口相对设置的出口，在所述入口到所述出口的方向上，所述通孔的数量逐渐增加。本发明解决了对形成有沟道孔的晶圆结构进行冷却，然而冷却过程需要较长的时间，导致三维存储器的制备工作效率低，产率较低的技术问题。

Description

注入装置、三维存储器的制备装置及方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种注入装置、三维存储器的制备装置及方法。
背景技术
电荷俘获型三维存储器(CTM)由于高存储密度，高稳定性和成熟的制备工艺而成为存储器闪存(flash)主流结构。
三维存储器的沟道孔内在外延结构之前，需要对形成有沟道孔的晶圆结构进行冷却，然而冷却过程需要较长的时间，导致三维存储器的制备工作效率低，产率较低。
发明内容
本发明的目的在于提供一种注入装置、三维存储器的制备装置及方法，以解决对形成有沟道孔的晶圆结构进行冷却，然而冷却过程需要较长的时间，导致三维存储器的制备工作效率低，产率较低的技术问题。
本发明提供一种注入装置，包括：依次设置的至少一个分流器，每个所述分流器中均设有通孔，所述注入装置包括入口以及与所述入口相对设置的出口，在所述入口到所述出口的方向上，所述通孔的数量逐渐增加。
其中，所述至少一个分流器形成环形结构，且所述环形结构为多层。
其中，所述至少一个分流器为环形分流器。
其中，当所述分流器的数目大于或等于两个时，至少两个所述分流器上的通孔错位设置。
其中，在所述入口到出口的方向上，所述至少一个分流器的通孔的孔径逐渐减小。
本发明提供一种三维存储器的制备装置，包括晶舟和上述的注入装置，所述至少一个分流器与所述晶舟依次设置，且所述晶舟靠近所述注入装置的出口，所述晶舟用于承载所述三维存储器的晶圆结构。
本发明提供一种应用上述的制备装置制备三维存储器的方法，包括：
提供依次设置的至少一个分流器与晶舟，其中，所述晶舟靠近所述注入装置的出口，所述晶舟内承载有多个晶圆结构，每个所述晶圆结构内形成有沟道孔；
通过所述注入装置的入口向所述注入装置内注入作业气体；
所述作业气体对所述晶圆结构进行作业。
其中，在所述作业气体对所述晶圆结构进行作业之后，所述方法还包括：
在所述沟道孔的侧壁与所述外延结构上形成沟道层；
在所述沟道层上形成插塞口；
通过所述注入装置的入口向所述注入装置内注入所述作业气体；
所述作业气体对所述晶圆结构进行作业。
其中，所述作业气体为冷却气体或刻蚀气体。
其中，在注入所述作业气体之前，所述方法还包括：
所述晶舟带动所述晶圆结构进行旋转。
其中，所述注入装置的入口为多个，所述方法还包括：
通过多个所述入口向所述注入装置内注入作业气体。
其中，多个所述入口包括第一入口与第二入口，所述第一入口与所述第二入口相对设置，以使所述工作气体以相反的方向进入所述注入装置内。
其中，所述冷却气体包括氮气。
综上所述，本发明的注入装置的入口中通入冷却气体。冷却气体穿过注入装置的出口后，可以通入到晶舟内，进而对晶舟内的晶圆结构进行冷却。从而在晶圆结构的沟道孔进行冷却时，通过在注入装置中通入冷却气体，冷却气体可以加快晶圆结构的冷却，进而提高了冷却的速率，降低了冷却过程所需的时间，提高了三维存储器的制备工作效率低，增加了产率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的三维存储器的制备装置的结构示意图。
图2是图1中的晶圆结构的结构示意图。
图3是图1中的晶圆结构的另一种结构示意图。
图4为本发明实施例提供的三维存储器的制备方法的流程示意图。
图5是本发明实施例提供的注入装置中两个入口通入作业气体的俯视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的三维存储器的制备方法。
传统的三维存储器在制备过程中，晶圆结构10的沟道孔101内在形成外延结构20之前，需要对沟道孔101进行预清洁，预清洁的同时进行冷却，传统的冷却方式采用自然冷却，该方式导致三维存储器的冷却时间较长，三维存储器的制备工作效率低，产率较低。
请参阅图1，基于上述问题，本发明提供一种三维存储器的制备装置，包括晶舟30和注入装置40。注入装置40包括依次设置的至少一个分流器401，每个分流器401中均设有通孔401a，注入装置40包括入口402以及与入口402相对设置的出口403，在入口402到出口403的方向上，通孔401a的数量逐渐增加。至少一个分流器401与晶舟30依次设置，且晶舟30靠近注入装置40的出口403，晶舟30用于承载三维存储器的多个晶圆结构10。在一个具体的实施例中，晶圆结构10沿着晶舟30的轴向堆叠设置，且相邻的两个晶圆结构10之间具有间隙。如下将介绍本申请制备装置的至少3个应用实施例。
第一实施例：
注入装置40的入口402中通入冷却气体。冷却气体穿过注入装置40的出口403后，可以通入到晶舟30内，进而对晶舟30内的晶圆结构10进行冷却。从而在晶圆结构10的沟道孔101进行冷却时，通过在注入装置40中通入冷却气体，冷却气体可以加快晶圆结构10的冷却，进而提高了冷却的速率，降低了冷却过程所需的时间，提高了三维存储器的制备工作效率低，增加了产率。
在一个具体的实施例中，冷却气体包括氮气。氮气在晶舟30内流通的过程中，可以将晶圆结构10上的热量带走，进而可以使得晶圆结构10进行冷却。优选地，冷却气体也可以为由液氮汽化后形成的氮气，也即是说，液氮在汽化的过程中，吸收晶圆结构10上的热量，进而对晶圆结构10进行冷却。
请参阅图2，本申请中，晶圆结构10包括衬底102、以及设于衬底102上的堆叠结构103，堆叠结构102上形成有延伸至衬底102的沟道孔101，沟道孔101在冷却之后，沟道孔101内形成有外延结构20(见图3)。
本申请中，衬底102的材质例如为硅，当然还可以为其他含硅的衬底102，例如绝缘体上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底102内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。堆叠结构103为绝缘层103a和栅极牺牲层103b交替层叠的叠层。可以采用化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法，依次在衬底103上交替沉积。绝缘层103a例如由氧化硅构成，栅极牺牲层103b例如由氮化硅构成，其会在后续工艺中会被金属替换而作为栅极层。绝缘层103a还可以为氮氧化硅等，栅极牺牲层103b还可以为无定型硅、多晶硅、氧化铝等。
而且，本申请的注入装置40包括依次设置的至少一个分流器401，每个分流器401上均形成有通孔401a，且通孔401a的数量沿着从注入装置40的入口402到出口403的方向上逐渐增加。也就是说，注入装置40通过设置每个分流器401上的多个通孔401a，以使得冷却气体在注入装置40内的流通更加分散，可以使得冷却气体到达晶舟30的不同位置的晶圆结构10，进而对不同位置的晶圆结构10进行冷却。这就意味着在批量生产晶圆结构10的过程中，大量的晶圆结构10均可以快速冷却，这就可以加快批量晶圆结构10的冷却效率，进而大大提高了晶圆结构10冷却的速率，降低了冷却过程所需的时间，提高了三维存储器的制备工作效率低，增加了产率。具体的，本实施的冷却效果相对于传统的自然冷却可以节约大约20％的时间。
在一个具体的实施例中，至少一个分流器401形成环形结构，且环形结构为多层。也就是说，多个分流器401可以形成多层相套的环形分流结构，最里层的环形分流结构包围晶舟30，在晶舟30径向向外的方向上，一层一层的环形分流结构依次设置。从而冷却气体可以从环形分流结构的任一位置进入晶舟30内，如环形分流结构的周向上的任意位置。这就大大增加了晶舟30内的冷却气体量，提高了冷却效率。
在一个具体的实施例中，至少一个分流器401为环形分流器401。可选地，每个分流器401为环形分流器401。从而，当每一个分流器401为环形分流器401时，多个环形分流器401层叠套设，也即是最里面的环形分流器401套设晶舟30，在晶舟30径向向外的方向上，一个环形分流器401套设另一个环形分流器401。从而冷却气体可以从每个环形分流器401的任一位置进入晶舟30内，如环形分流器401的周向上的任意位置。这就大大增加了晶舟30内的冷却气体量，提高了冷却效率。
在一个具体的实施例中，相邻的两个分流器401间隔设置。也就是说，相邻的两个分流器401之间形成有一个容置空间，冷却气体进入容置空间内时，可以在该容置空间内进行均匀分散，从而可以进入下一个分流器401更多的通孔401a内。
在一个具体的实施例中，当分流器401的数目大于或等于两个时，至少两个分流器401上的通孔401a错位设置。也就是说，相邻的两个分流器401上的通孔401a不正对设置，如此穿过上一个分流器401通孔401a的冷却气体到达下一个分流器401时，冷却气体不会直接从下一个分流器401的通孔401a中穿过，而是在上一个分流器401和下一个分流器401之间的容置空间中均匀分散，直到运行到下一个分流器401的通孔401a，如此冷却气体将会从下一个分流器401中更多的通孔401a中穿出，冷却气体将会从更多的位置到达晶舟30，这就可以加快批量晶圆结构10的冷却，进而大大提高了晶圆结构10冷却的速率，降低了冷却过程所需的时间，提高了三维存储器的制备工作效率低，增加了产率。
在一个具体的实施例中，在入口402到出口403的方向上，至少一个分流器401的通孔401a的孔径逐渐减小。也就是说，在入口402到出口403的方向上，分流器401上的通孔401a将变得更小，更加密集，这样从分流器401中穿过的冷却气体将变得更加均匀，更加均匀的冷却气体到达晶舟30时，将会对晶舟30内的所有晶圆结构10进行冷却，这样就提高了批量晶圆结构10的冷却效率，提高了三维存储器的制备工作效率低，增加了产率。
从而，本申请解决了晶圆结构10的沟道孔101内在形成外延结构20之前，需要对沟道孔101进行冷却，传统的冷却方式导致三维存储器的冷却时间较长，三维存储器的制备工作效率低，产率较低的技术问题。
第二实施例：
与第一实施例的不同之处在于，注入装置40内通入刻蚀气体，刻蚀气体对晶圆结构10进行刻蚀。刻蚀气体可以为三氟化氮(NF3)和氢自由基(H*)的混合气体。
刻蚀气体穿过注入装置40的出口403后，通入到晶舟30内，进而对晶舟30内的晶圆结构10进行刻蚀。而刻蚀气体可以通过注入装置40的多个通孔401a进入到晶舟30内，而多个通孔401a可以使得进入晶舟30内的刻蚀气体更加分散，可以使得刻蚀气体到达晶舟30的不同位置的晶圆结构10，进而对不同位置的晶圆结构10进行刻蚀。这就意味着在批量生产晶圆结构10的过程中，大量的晶圆结构10均可以快速刻蚀，这就可以加快批量晶圆结构10的刻蚀，进而大大提高了晶圆结构10刻蚀的速率，降低了刻蚀过程所需的时间，提高了三维存储器的制备工作效率低，增加了产率。
同时，本申请的刻蚀气体可以到达晶舟30内的各个位置处的晶圆结构10，晶圆结构10的刻蚀均匀，提高了晶圆结构10的刻蚀均一性。
而且在后续的沟道孔101内形成外延结构20后，由于晶圆结构10刻蚀的较均匀，外延结构20的高度均一性也是较好的，提高了三维存储器的电性能。
从而，本申请解决了晶圆结构10刻蚀速率较低的技术问题，提高了晶圆结构10的刻蚀效率，提高了产率。而且本申请还实现了晶圆结构10刻蚀的均一性，使得后续结构的均一性也较好，提高了三维存储器的电性能。
第三实施例：
请参阅图3，与第一实施例的不同之处在于，本实施例的晶圆结构10的沟道孔101内形成有外延结构20，且沟道孔101的侧壁与外延结构20上形成沟道层404；在沟道层404上形成插塞口405。也就是说，本实施例的晶圆结构10为插塞口405上未形成插塞的晶圆结构10。本实施例在插塞口405上形成插塞之前，需对该晶圆结构10进行冷却，本实施的制备装置对该晶圆结构10进行冷却的方式如前述描述，本实施例不再进行赘述。本实施例也大大提高了未形成插塞的晶圆结构10冷却的速率，降低了冷却过程所需的时间，提高了三维存储器的制备工作效率低，增加了产率。具体的，本实施的冷却效果相对于传统的自然冷却可以节约大约61％的时间。
从而，在第一实施例中的晶圆结构10内的外延结构20的高度较均匀后，在外延结构20上的沟道层404的高度也是均一的，插塞口405的大小均一，如此在后续的插塞口405中形成插塞后，插塞的高度也是均一的，从而提高了三维存储器的电性能。
除了上述的三维存储器的制备装置外，本发明还提供一种三维存储器的制备方法，请参阅图4，图4为本发明提供的一种三维存储器的制备方法的流程图。该方法可以大致概括为如下过程：提供依次设置的至少一个分流器401与晶舟30(S1)，注入作业气体60(S2)，作业气体60对晶圆结构10进行作业(S3)。
以下将分别描述。
S1，提供依次设置的至少一个分流器401与晶舟30，其中，晶舟30靠近注入装置40的出口403，晶舟30内承载有多个晶圆结构10，每个晶圆结构10内形成有沟道孔101。
S2，通过注入装置40的入口402向注入装置40内注入作业气体60。
S3，作业气体60对晶圆结构10进行作业。
在一种具体的实施例中，作业气体60包括冷却气体。冷却气体用于对晶圆结构10进行冷却。具体的冷却过程已经在上文中进行描述，本申请在此不再进行赘述。
从而，本申请的制备方法通过向注入装置40内通入冷却气体，以在晶圆结构10的沟道孔101冷却过程中，冷却气体可以加快晶圆结构10的冷却，进而提高了冷却的速率，降低了冷却过程所需的时间，提高了三维存储器的制备工作效率低，增加了产率。
请参阅图5，本申请中，在注入装置40内注入作业气体60之前，制备方法还包括：
晶舟30带动晶圆结构10进行旋转。也就是说，在晶圆结构10冷却的过程中，晶舟30在转动，如此晶舟30内的晶圆结构10也在转动，如此不管冷却气体是否从注入装置40的一个入口402进入，还是从多个入口402进入，转动的晶圆结构10均可以接触到冷却气体，冷却气体可以对所有的晶圆结构10进行冷却，以及对晶圆结构10的每个位置进行冷却，这就大大提高了冷却效果，提高了冷却效率，提高了三维存储器的产率。
在一个具体的实施中，注入装置40的入口402为多个，制备方法还包括：
通过多个入口402向注入装置40内注入作业气体60。也就是说，注入装置40包括多个入口402，而多个入口402可以分布在注入装置40的周向，从多个入口402进入的气体更加有利于均匀混合进入到晶舟30中，进而使得晶圆结构10的冷却效果更好。
在一个具体的实施例中，多个入口402包括第一入口402与第二入口402，第一入口402与第二入口402相对设置，以使工作气体以相反的方向进入注入装置40内。也就是说，冷却气体可以从两个相反的方向进入，这样冷却气体将产生相反方向的对流效果，冷却的效果更好。
同理，在其他实施例中，注入装置40中注入的气体还可以为刻蚀气体，上述的制备方法同样适用于刻蚀气体，上述刻蚀方法同样可以提高刻蚀的速率。具体的原理同上述的方法类似，本申请就不在此赘述。
同理，在其他的实施例中，在晶舟30内的晶圆结构10也可以为沟道孔101内形成有外延结构20，且沟道孔101的侧壁与外延结构20上形成沟道层404，在沟道层404上形成插塞口405。上述的制备方法同样适用于该晶圆结构10的冷却，本实施例不再进行赘述。本实施例也大大提高了未形成插塞的晶圆结构10冷却的速率，降低了冷却过程所需的时间，提高了三维存储器的制备工作效率低，增加了产率。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (13)

1.一种注入装置，其特征在于，包括：依次设置的至少一个分流器，每个所述分流器中均设有通孔，所述注入装置包括入口以及与所述入口相对设置的出口，在所述入口到所述出口的方向上，所述通孔的数量逐渐增加。
2.根据权利要求1所述的注入装置，其特征在于，所述至少一个分流器形成环形结构，且所述环形结构为多层。
3.根据权利要求1所述的注入装置，其特征在于，所述至少一个分流器为环形分流器。
4.根据权利要求1所述的注入装置，其特征在于，当所述分流器的数目大于或等于两个时，至少两个所述分流器上的通孔错位设置。
5.根据权利要求1所述的注入装置，其特征在于，在所述入口到出口的方向上，所述至少一个分流器的通孔的孔径逐渐减小。
6.一种三维存储器的制备装置，其特征在于，包括晶舟和如权利要求1-5任一项所述的注入装置，所述至少一个分流器与所述晶舟依次设置，且所述晶舟靠近所述注入装置的出口，所述晶舟用于承载所述三维存储器的晶圆结构。
7.一种应用如权利要求6所述的制备装置制备三维存储器的方法，其特征在于，包括：
提供依次设置的至少一个分流器与晶舟，其中，所述晶舟靠近所述注入装置的出口，所述晶舟内承载有多个晶圆结构，每个所述晶圆结构内形成有沟道孔；
通过所述注入装置的入口向所述注入装置内注入作业气体；
所述作业气体对所述晶圆结构进行作业。
8.根据权利要求7所述的方法，其特征在于，在所述作业气体对所述晶圆结构进行作业之后，所述方法还包括：
在所述沟道孔的侧壁与所述外延结构上形成沟道层；
在所述沟道层上形成插塞口；
通过所述注入装置的入口向所述注入装置内注入所述作业气体；
所述作业气体对所述晶圆结构进行作业。
9.根据权利要求7或8所述的方法，其特征在于，所述作业气体为冷却气体或刻蚀气体。
10.根据权利要求7或8所述的方法，其特征在于，在注入所述作业气体之前，所述方法还包括：
所述晶舟带动所述晶圆结构进行旋转。
11.根据权利要求7或8所述的方法，其特征在于，所述注入装置的入口为多个，所述方法还包括：
通过多个所述入口向所述注入装置内注入作业气体。
12.根据权利要求11所述的方法，其特征在于，多个所述入口包括第一入口与第二入口，所述第一入口与所述第二入口相对设置，以使所述工作气体以相反的方向进入所述注入装置内。
13.根据权利要求9所述的方法，其特征在于，所述冷却气体包括氮气。
CN201910983409.2A 2019-10-16 2019-10-16 注入装置、三维存储器的制备装置及方法 Pending CN110828340A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910983409.2A CN110828340A (zh) 2019-10-16 2019-10-16 注入装置、三维存储器的制备装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910983409.2A CN110828340A (zh) 2019-10-16 2019-10-16 注入装置、三维存储器的制备装置及方法

Publications (1)

Publication Number Publication Date
CN110828340A true CN110828340A (zh) 2020-02-21

Family

ID=69549911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910983409.2A Pending CN110828340A (zh) 2019-10-16 2019-10-16 注入装置、三维存储器的制备装置及方法

Country Status (1)

Country Link
CN (1) CN110828340A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102653883A (zh) * 2011-02-28 2012-09-05 株式会社日立国际电气 衬底处理装置及衬底的制造方法
US20140287375A1 (en) * 2013-03-25 2014-09-25 Hitachi Kokusai Electric Inc. Insulation structure and method of manufacturing semiconductor device
CN109494172A (zh) * 2017-09-12 2019-03-19 株式会社国际电气 冷却单元、绝热结构体、基板处理装置、以及半导体装置的制造方法
CN109585330A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 晶圆冷却系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102653883A (zh) * 2011-02-28 2012-09-05 株式会社日立国际电气 衬底处理装置及衬底的制造方法
US20140287375A1 (en) * 2013-03-25 2014-09-25 Hitachi Kokusai Electric Inc. Insulation structure and method of manufacturing semiconductor device
CN109494172A (zh) * 2017-09-12 2019-03-19 株式会社国际电气 冷却单元、绝热结构体、基板处理装置、以及半导体装置的制造方法
CN109585330A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 晶圆冷却系统

Similar Documents

Publication Publication Date Title
US11621277B2 (en) Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US10438965B2 (en) Semiconductor device and manufacturing method thereof
TWI709231B (zh) 三維記憶體元件及其製造方法
US9831266B2 (en) Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9960180B1 (en) Three-dimensional memory device with partially discrete charge storage regions and method of making thereof
US8110501B2 (en) Method of fabricating landing plug with varied doping concentration in semiconductor device
TWI681547B (zh) 三維記憶結構以及其製作方法
US11302714B2 (en) Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
US20220045092A1 (en) Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
US10510895B2 (en) Device and method of dielectric layer
KR101176900B1 (ko) 반도체 소자의 제조 방법
US20220045090A1 (en) Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
US20170051409A1 (en) Thin film deposition apparatus
US20190157298A1 (en) Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory
KR102264257B1 (ko) 막 형성 방법 및 이를 이용한 반도체 장치 제조 방법
CN109585292A (zh) 半导体装置及其制造方法
CN110828340A (zh) 注入装置、三维存储器的制备装置及方法
CN115643762A (zh) 具有不同微结构沟道子区的微电子装置及相关方法和系统
CN107799531B (zh) 一种3d nand存储器等级层堆栈制造方法
TW202203422A (zh) 三維間距倍增
KR100889550B1 (ko) 반도체 소자 및 그의 제조 방법
US9711408B2 (en) Integrated circuit structure and method for manufacturing thereof
WO2024045629A1 (zh) 一种半导体结构及其制备方法
CN112103296B (zh) 半导体结构的制造方法
KR20090066936A (ko) 반도체 소자의 절연막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221