CN110809310B - 一种基于功率放大器供电优化的射频降功耗电路及方法 - Google Patents

Abstract

本发明公开了一种基于功率放大器供电优化的射频降功耗电路及方法，该电路包括系统供电模块、功率耦合模块、RFIC LDO模块、虚拟电流节点和功率放大器；虚拟电流节点的一端与功率放大器连接，另一端分别与系统供电模块和RFIC LDO模块连接；功率耦合模块与RFIC LDO模块连接；功率耦合模块用于耦合目标信道上的发射功率，并将耦合到的电磁波输送至RFIC LDO模块；RFIC LDO模块用于将电磁波处理成直流信号；虚拟电流节点用于根据发射功率与直流信号的差值调整系统供电模块输出给功率放大器的供电电压。本发明通过采用耦合电磁波补偿功率放大器偏压的方式，使得功率放大器从系统供电模块的抽电量减少，从而有效降低了功率放大器工作时的功耗，延长移动终端的待机和续航时长。

Description

一种基于功率放大器供电优化的射频降功耗电路及方法

技术领域

本发明涉及射频电路技术领域，尤其涉及一种基于功率放大器供电优化的射频降功耗电路及方法。

背景技术

随着科技的进步和移动终端的发展，HPUE技术和MIMO技术成为了当前通信领域热门的话题，越来越得到人们的青睐。

MIMO技术，即Multiple-Input Multiple-Output，多输入多输出技术，也就是多天线技术。它是指在发射端和接收端分别使用多个发射天线和接收天线，使信号通过发射端与接收端的多个天线传送和接收，从而改善通信质量。它能充分利用空间资源，通过多个天线实现多发多收，在不增加频谱资源和天线发射功率的情况下，可以成倍的提高系统信道容量。

HPUE技术，即High Power UE，高功率用户终端技术，该技术主要提升4G、5G网络下弱信号环境上网体验，简单来说就是解决LTE/5G网络上传下载信号功率不对等导致的弱覆盖地区的信号问题。HPUE技术在国内主要被用于移动的B41频段，从而提升TD-LTE终端用户上行感知体验。

目前，上述技术应用在各类移动终端中已变得越来越广泛，而这些技术的增加，导致了移动终端的功耗越来越大。

现有降低射频功耗的方案是采用APT/ET技术为PA(Power AMP1927335lifier，功率放大器)供电，现有方案的结构框图如图1所示。其中，APT(平均功率跟踪技术)和ET(包络跟踪)是终端上常用的有两种PA的省电技术。但即使采用这种方案，市面上HPUE终端全功率下的电流仍可以达到600mA，全功率下的2*2TX MIMO终端发射电流甚至可达到1000mA，而射频PA TX(发射端)的高功耗，势必会加速电池的放电过程，从而直接影响终端的待机时间，给用户带来不好的使用体验。

发明内容

本发明提供一种基于功率放大器供电优化的射频降功耗电路及方法，以解决现有技术的不足。

为实现上述目的，本发明提供以下的技术方案：

第一方面，本发明实施例提供一种基于功率放大器供电优化的射频降功耗电路，包括系统供电模块、功率耦合模块、RFIC LDO模块、虚拟电流节点和功率放大器；

所述虚拟电流节点的一端与所述功率放大器连接，另一端分别与所述系统供电模块和所述RFIC LDO模块连接；所述功率耦合模块与所述RFIC LDO模块连接；

所述功率耦合模块用于耦合目标信道上的发射功率，并将耦合到的电磁波输送至所述RFIC LDO模块；

所述RFIC LDO模块用于将所述功率耦合模块耦合到的电磁波处理成直流信号，并将所述直流信号反馈至所述虚拟电流节点；

所述虚拟电流节点用于将所述RFIC LDO模块反馈的所述直流信号输出给所述功率放大器，并根据所述发射功率与所述直流信号的差值调整所述系统供电模块输出给所述功率放大器的供电电压，使得所述功率放大器的偏压供电一部分来自所述系统供电模块，另一部分来自所述功率耦合模块。

进一步地，所述基于功率放大器供电优化的射频降功耗电路中，所述功率耦合模块由若干并联的DPDT耦合器组成，每一所述DPDT耦合器的输出端连接于所述RFIC LDO模块。

进一步地，所述基于功率放大器供电优化的射频降功耗电路中，所述RFIC LDO模块包括依次连接的整流电路、稳压电路、高电源抑制比低压差线性稳压器、带隙基准源以及过流与短路保护电路；

所述整流电路的输入端与每一所述DPDT耦合器的输出端连接，用于将每一所述DPDT耦合器到的电磁波整流成直流电；

所述稳压电路的输入端与所述整流电路的输出端连接，用于将所述整流电路输出的直流电进行稳压并输出给所述高电源抑制比低压差线性稳压器；

所述高电源抑制比低压差线性稳压器的输入端与所述稳压电路的输出端连接，用于根据所述功率放大器的偏置电压调节稳压后的直流电并输出；

所述带隙基准源的输入端与所述高电源抑制比低压差线性稳压器的输出端连接，用于作为基准，将所述高电源抑制比低压差线性稳压器输出的直流电转换成恒定电流，为所述功率放大器提供直流偏置电压。

所述过流与短路保护电路用于对所述RFIC LDO模块进行过流与短路的保护。

进一步地，所述基于功率放大器供电优化的射频降功耗电路中，所述RFIC LDO模块还包括ESD保护电路；

所述ESD保护电路连接于所述功率耦合模块和所述整流电路之间，用于去除所述功率耦合模块耦合到的电磁波的浪涌。

进一步地，所述基于功率放大器供电优化的射频降功耗电路中，所述整流电路为七阶桥式整流电路。

进一步地，所述基于功率放大器供电优化的射频降功耗电路中，所述稳压电路为串联反馈型稳压电路，由基准电压源、电荷泵、比较放大器以及取样电路组成。

第二方面，本发明实施例提供一种基于功率放大器供电优化的射频降功耗方法，采用如第一方面所述的基于功率放大器供电优化的射频降功耗电路执行，所述方法包括：

所述功率耦合模块耦合目标信道上的发射功率，并将耦合到的电磁波输送至所述RFIC LDO模块；

所述RFIC LDO模块将所述功率耦合模块耦合到的电磁波处理成直流信号，并将所述直流信号反馈至所述虚拟电流节点；

所述虚拟电流节点计算所述发射功率与所述直流信号的差值，并将所述差值输出至所述系统供电模块；

所述系统供电模块根据所述差值调整输出给所述功率放大器的供电电压；

所述虚拟电流节点将所述RFIC LDO模块反馈的所述直流信号以及所述系统供电模块输出供电电压一同输出给所述功率放大器，使得所述功率放大器的偏压供电一部分来自所述系统供电模块，另一部分来自所述功率耦合模块。

本发明实施例提供的一种基于功率放大器供电优化的射频降功耗电路及方法，通过采用耦合电磁波补偿功率放大器偏压的方式优化了功率放大器供电网络，使得功率放大器从系统供电模块的抽电量减少，从而有效降低了功率放大器工作时的功耗，延长移动终端的待机和续航时长。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1是现有技术中降低射频功耗方案的结构框图；

图2是本发明实施例提供的一种基于功率放大器供电优化的射频降功耗电路的结构框图；

图3是本发明实施例中功率耦合模块的示意图；

图4是本发明实施例中phase II或phase III功率耦合模块的示意图；

图5是本发明实施例中XMSSJR3G0BA_QPM8870功率耦合模块的示意图；

图6是本发明实施例中XMSSJR3G0BA_QPM8820功率耦合模块的示意图；

图7是本发明实施例中FI 168K4625E1-T功率耦合模块的示意图；

图8是本发明实施例提供的一种基于功率放大器供电优化的射频降功耗电路的具体结构框图；

图9是本发明实施例中输出电压与阶数的关系示意图；

图10是本发明实施例中的串联反馈型稳压电路原理图；

图11是本发明实施例中的高电源抑制比低压差线性稳压器原理图；

图12是本发明实施例中零极点构成的波特图；

图13是本发明实施例中的带隙基准源的实现电路图；

图14是本发明实施例中的折返式过流与短路保护电路图；

图15是本发明实施例中ESD电源箝位防护设计的原理图；

图16是本发明实施例中的仿真结果图；

图17是本发明实施例提供的一种基于功率放大器供电优化的射频降功耗方法的流程框图。

附图标记：

系统供电模块10，功率耦合模块20，RFIC LDO模块30，虚拟电流节点40，功率放大器50。

具体实施方式

为使得本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。当一个组件被认为是“设置在”另一个组件，它可以是直接设置在另一个组件上或者可能同时存在居中设置的组件。

此外，术语“长”“短”“内”“外”等指示方位或位置关系为基于附图所展示的方位或者位置关系，仅是为了便于描述本发明，而不是指示或暗示所指的装置或原件必须具有此特定的方位、以特定的方位构造进行操作，以此不能理解为本发明的限制。

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。

实施例一

请参考图2，本发明实施例提供一种基于功率放大器供电优化的射频降功耗电路，包括系统供电模块10、功率耦合模块20、RFIC LDO模块30、虚拟电流节点40和功率放大器50；

所述虚拟电流节点40的一端与所述功率放大器50连接，另一端分别与所述系统供电模块10和所述RFIC LDO模块30连接；所述功率耦合模块20与所述RFIC LDO模块30连接；

所述功率耦合模块20用于耦合目标信道上的发射功率，并将耦合到的电磁波输送至所述RFIC LDO模块30；

所述RFIC LDO模块30用于将所述功率耦合模块20耦合到的电磁波处理成直流信号，并将所述直流信号反馈至所述虚拟电流节点40；

所述虚拟电流节点40用于将所述RFIC LDO模块30反馈的所述直流信号输出给所述功率放大器50，并根据所述发射功率与所述直流信号的差值调整所述系统供电模块10输出给所述功率放大器50的供电电压，使得所述功率放大器50的偏压供电一部分来自所述系统供电模块10，另一部分来自所述功率耦合模块20。

在本实施例中，所述功率耦合模块20由若干并联的DPDT耦合器(带有双刀双掷开关的耦合器(coupler))组成，每一所述DPDT耦合器的输出端连接于所述RFIC LDO模块30。

需要说明的是，根据基尔霍夫电流定律，电路中任一个节点，在任一时刻，流入节点的电流之和等于流出节点的电流之和。PA在某一时刻的偏压、耗流是定值，即输出恒定且已知。在折返式过流与短路保护电路中，通过采样，也知道了IC Dia的实时输出电流。二者相减，就是系统供电模块10要输出给APT/ET芯片的电流。

从图2可以看出，coupler1、coupler2直到couplerN，并联接入所述RFIC LDO模块30。虚拟电流节点40，代表了系统供电模块10和RFIC LDO模块30的并联点。对虚拟电流节点40分析，PA Bias电流输出已知，有了Input Isum采样电流值，二者相减后，系统可以算出PMIC Input I0。

有了Input Isum贡献，所以PA从电池的抽电量减小，间接降低了功耗，延长了待机时间。

在本实施例中，功率耦合模块20的作用是将发射公共端的电磁波，通过耦合器耦合出一路高频电磁波信号，然后输入到包含有整流电路、稳压电路的RFIC LDO模块30，从而形成用于补偿功率放大器50(PA)偏压的直流信号。根据5G(Sub-6G)终端的发射频谱，需要耦合的频率范围从699MHz-960MHz，1710MHz-5000MHz。通讯制式向下兼容4G TD-LTE。

图3是功率耦合模块20的结构示意图，示意了当前phaseII、phaseIII、phase6和phase7前端模块的设计思路，即通过耦合器器件，耦合出一路高频电磁波能量。

针对4G制式射频phase II和phase III方案，请参考图4，耦合器位于HPUE B41PAOUT端口。因为普通的class3功率等级，功耗已经做得很低了，无需再对其供电进行反馈补偿，我们只需要降低HPUE B41频段的功耗。如将耦合器放置在公共端，势必会加大全频段公共端调试的难度，得不偿失。耦合器选型，可以使用常用的华新科公司型号为RFCPL1608070P38Q1C的物料，无需再定制开发，货源充足，成本低廉。其在B41频段的通带插损(Insertion Loss)只有0.2dB，耦合系数(Coupling Factor)是-25dB。耦合器输出方面，其输出(output)端口，连接ASM，其耦合(coupling)端口，连接后续的RFIC整流处理模块电路。

针对5G的phase6和phase7方案，以2*2TX、4*4RX MIMO为例论述。由于天线电路方案有4颗DPDT(Double Pole Double Throw，双刀双掷开关)进行主副天线切换，选取最佳的组合方式，获取最高吞吐量。所以phase6和phase7方案的耦合器选型，需同时兼容DPDT和耦合器方案。以高通PAMiD产品China Domestic方案为例进行说明，产品由MHB QPM8870、LBQPM8820、N41(N77或N79)QPM6585(QPM5677或QPM5679)三颗PA，加4个DPDT组成。针对MHBQPM8870与LB QPM8820输出端的DPDT，可以选择村田公司型号为XMSSJR3G0BA的物料，成本具有优势。而针对N41(N77或N79)QPM6585(QPM5677或QPM5679)PA输出端DPDT，则需选择5G新物料，如太阳诱电公司的显卡型号为5G-LH Coupler(3300～5925)FI 168K4625E1-T的物料。性能指标同样表现优异，通带插损0.2dB，耦合系数为23dB。第四颗DPDT仅是RX使用，所以不需要带耦合功能。

采用村田公司的型号为XMSSJR3G0BA的耦合器进行开发设计的原理框图如图5所示。DPDT耦合器半边group是MH ANT1与ANT2，另半边group是QPM8870 PA和QDM5670 RXLNA。Coupling端口连接的是RFIC整流处理模块电路。

如图6所示，对于QPM8820低频PA，DPDT耦合器半边group是LANT5与LMH ANT4，另半边group是QPM8820 PA和DRX for MIMO。Coupling端口连接的依旧是RFIC整流处理模块电路。而采用了型号为FI168K4625E1-T的耦合器进行开发设计的原理框图如图7所示。

优选的，可参考图8，本实施例中的所述RFIC LDO模块30包括依次连接的整流电路、稳压电路、高电源抑制比低压差线性稳压器、带隙基准源、过流与短路保护电路以及ESD保护电路；其中，

所述整流电路也即上述提及的RFIC整流处理模块电路，所述整流电路的输入端与每一所述DPDT耦合器的输出端连接，用于将每一所述DPDT耦合器到的电磁波整流成直流电；

所述稳压电路的输入端与所述整流电路的输出端连接，用于将所述整流电路输出的直流电进行稳压并输出给所述高电源抑制比低压差线性稳压器；具体的，承接整流电路，进行稳压输出，由RC充放电原理进行稳压，以免频域电源纹波，击穿或起振后面的高电源抑制比低压差线性稳压器、带隙基准源电路。

所述高电源抑制比低压差线性稳压器的输入端与所述稳压电路的输出端连接，用于根据所述功率放大器50的偏置电压调节稳压后的直流电并输出；具体的，PA的偏压有多档可选，如高电压档的3.6V，此部分电路根据PA偏压，调节稳压输出。

所述带隙基准源的输入端与所述高电源抑制比低压差线性稳压器的输出端连接，用于作为基准，将所述高电源抑制比低压差线性稳压器输出的直流电转换成恒定电流，为所述功率放大器50提供直流偏置电压。

所述过流与短路保护电路用于对所述RFIC LDO模块30进行过流与短路的保护，具体的，输出到所述虚拟电流节点40的电流如存在过流或IC被击穿造成短路，就会启动过流与短路保护电路，切断与虚拟电流节点40的联系，使功率放大器50的原有系统供电不受影响。

所述ESD保护电路连接于所述功率耦合模块20和所述整流电路之间，用于去除所述功率耦合模块20耦合到的电磁波的浪涌。具体的，由于耦合器是从TRX公共端获取电磁波能量，所以极有可能有静电窜入芯片，所以设计了ESD保护电路，一但有静电进入，为其提供了下地释放路径，保护芯片电路不受损坏。

特别指出的是，本发明使用两组稳压级联，即前一级的稳压电路和后一级的高电源抑制比低压差线性稳压器。稳压电路主要是采用负反馈的方法，使输出电压趋于稳定。为了系统稳定会引入零点补偿，使电路中的RESR变大，但是大的电阻不容易集成，增加了IC设计难度。所以会将零点补偿设置值调高，减小RESR(等效串联电阻)。但固定零点补偿设置偏高，频响带宽有限，瞬态响应差。所以要有前级稳压电路，弥补带宽频响差产生的不利影响。射频PA的偏压必须精确控制，才能获得准确的功率输出，故稳压电路与高电源抑制比低压差线性稳压器缺一不可。

为了提高PSR，现有技术是引入多重反馈，将静态工作点设定在极零点间，兼顾稳定性和宽频响。本发明的电路创新，是用低频响范围，换取高稳定性，通过前端高质量的整流与稳压电路，保证宽频带内的频响稳定。

整流电路采用七阶桥式整流电路的设计实现，其基本原理是桥式整流电路。采用的是七阶，其作用是增大充放电时间常数，以使输出更加稳定。理论介绍如下。

图9反映的是输出电压与阶数的关系。可以看出阶数越高，滤波输出越平稳，V0更趋近于Vc。

使输出趋于稳定的是RC充电理论中的常数τ。实时输出电压的计算公式为：

要使得输出电压不再随正弦波变化，就要TN接近于4RC。阶数N＝4RC/T。式中T是频响范围。

稳压电路采用串联反馈型稳压电路，由基准电压源、电荷泵、比较放大器、取样电路组成。由不稳定的直流电压Vdc输入，经过稳压电路的反馈控制，变为稳定的VDD输出。基准电压源是以系统提供给PA的电压作为基准。电荷泵提供驱动能力，作为起振电路。比较放大器采用负反馈的方法，实现电压可控且稳定输出的目的。取样电路是配合同相比例运算电路，采样电压反馈给前端进行运算。

结合图10举例，当某种原因使U0增大时，调整三极管的N极电压UN也随之减小，电压的变化，经由R1和R2，反馈回同相比例运算电路，由于是负反馈输入负极，所以运放的输出电压UB会减小，三极管的栅极偏压减小，就使得U0电压降低。且经过运放比较器，电压始终会与PA的供电电压一致。

高电源抑制比低压差线性稳压器，工作原理是利用负载滤波电容的寄生电阻与滤波电容构成的零点抵消误差放大器输出节点的极点。图11为小信号等效电路图，其中gmEA为误差放大器的跨导，gMP1927335为功率管的跨导，cpar为功率管的栅极寄生电容，roEA为误差放大器的输出阻抗，rds为功率管的导通电阻，Rf1、Rf2为反馈分压电阻，Vfb为反馈电压，CL为输出负载电容，RESR为CL的ESR电阻，CB是旁路电容，RL为输出负载电阻。

电路工作原理是利用反馈增益，得到极点和零点，电路设计在合适的静态工作点。

它存在三个极点和一个零点。分别为：

由上述零极点构成的波特图如图12所示。

实现方案是通过变量参数的调整，将静态工作点设定在p1附近。越靠右侧频响范围越宽，但稳定性会变差，容易产生自激振荡。我们的电路创新，是用低频响范围，换取高稳定性，通过前端高质量的整流与稳压电路，保证宽频带内的频响稳定。

带隙基准源，上文已描述其作用。在一定电压下，作为基准，输出恒定电流，为PA提供直流偏置。带隙基准源的实现电路如图13所示。

在图13的电路中，三极管MR1、MR2必须工作在饱和区，这样才能有一个恒定基准电流。由于连接下方对称的Cascode结构电流镜，所以流经MR1、MR2的电流大小相同。则电流基准为。

式中，μ为一个常数，取决于IC流片所采用的工艺，受栅氧化层和损耗层的寄生电容影响。Cox是栅氧化层寄生电容。K是玻尔兹曼常数。VTII是MOS管的阈值电压。M7、M8、M9、M10与电容一起组成了启动电路，其作用是为了使核心电路在电源上电时摆脱简并偏置点，进入正常工作点。

过流与短路保护电路，采用折返式过流与短路保护电路。电路原理图如图14所示。电路由功率电流采集电路和比较器组成。

将电压通过已知阻值的负载电阻采样，得到了采样电流。采样电流输入到比较器，与cascade电流镜产生的门限电流在比较器中比较，如遇短路或瞬时大电流，电流大于了门限，则Vout会输出高电平，接入到串联场效应管栅极，使得PMOS沟道饱和截止，前端电路不会再有电流输出到后端，达到保护目的。

IC电路的ESD防护，采用电源箝位设计，以减小对核心电路的影响。图15是实现原理介绍。在核心电路的到地并位，为静电提供下地路径。

图15中的ESD Diode作用一是为电路中窜入的静电提供下地路径，二是利用单向导通特性，避免衬底的静电击穿衬底反向窜入电路。并位上LC的串联可以作为notchfiter，在实现疏导静电功能的同时，也可以达到滤除特定频率高次谐波的作用，对于滤除纹波、解决电源引入的杂散非常有用。图15的LLoad和Ldesign，是电源箝位设计，电感的感值可以根据实际去调节。电源箝位设计组合，在IC中可不止一组，优先放置在靠近芯片键合线的位置，使静电有最短的下地路径，达到最大防护程度。

在进行仿真验证实验时，如终端发射输出为class2等级的25dB，减去耦合器的耦合系数25dB，即0dBm，得到功率1mW。在输出电压为3.8V的情况下，可提供的电流为26mA。若4TX的MIMO，提供的理论电流可以达到95mA，节约最大功率极限情况的电池电量消耗10％。电路仿真结果如图16所示，取样的高频电磁波输入，转化成了DC输出。

本发明实施例提供的一种基于功率放大器供电优化的射频降功耗电路及方法，通过采用耦合电磁波补偿功率放大器偏压的方式优化了功率放大器供电网络，使得功率放大器从系统供电模块的抽电量减少，从而有效降低了功率放大器工作时的功耗，延长移动终端的待机和续航时长；而且适用3范围较广，可涵盖现有的4G HPUE终端设备，更可广泛应用与5G终端，TX MIMO数量越多，越有节电效果；PCB端的设计无需开发新物料，用现有物料选型搭建即可；本发明提供的电路可集成于移动终端PA内部供电网络端口，也可以集成于系统PMIC RF供电模组内，与平台现有ET/APT电源技术兼容；复杂的电路采用芯片级设计，不增加PCB尺寸。

实施例二

请参考图17，本发明实施例提供一种基于功率放大器供电优化的射频降功耗方法，采用实施例一所述的基于功率放大器供电优化的射频降功耗电路执行，所述方法包括：

S201、所述功率耦合模块耦合目标信道上的发射功率，并将耦合到的电磁波输送至所述RFIC LDO模块；

S202、所述RFIC LDO模块将所述功率耦合模块耦合到的电磁波处理成直流信号，并将所述直流信号反馈至所述虚拟电流节点；

S203、所述虚拟电流节点计算所述发射功率与所述直流信号的差值，并将所述差值输出至所述系统供电模块；

S204、所述系统供电模块根据所述差值调整输出给所述功率放大器的供电电压；

S205、所述虚拟电流节点将所述RFIC LDO模块反馈的所述直流信号以及所述系统供电模块输出供电电压一同输出给所述功率放大器，使得所述功率放大器的偏压供电一部分来自所述系统供电模块，另一部分来自所述功率耦合模块。

本发明实施例提供的一种基于功率放大器供电优化的射频降功耗方法，通过采用耦合电磁波补偿功率放大器偏压的方式优化了功率放大器供电网络，使得功率放大器从系统供电模块的抽电量减少，从而有效降低了功率放大器工作时的功耗，延长移动终端的待机和续航时长。

至此，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种基于功率放大器供电优化的射频降功耗电路，其特征在于，包括系统供电模块、功率耦合模块、射频集成电路低压差线性稳压器RFIC LDO模块、虚拟电流节点和功率放大器；

所述虚拟电流节点的一端与所述功率放大器连接，另一端分别与所述系统供电模块和所述RFIC LDO模块连接；所述功率耦合模块与所述RFIC LDO模块连接；

所述功率耦合模块用于耦合目标信道上的发射功率，并将耦合到的电磁波输送至所述RFIC LDO模块；

所述RFIC LDO模块用于将所述功率耦合模块耦合到的电磁波处理成直流信号，并将所述直流信号反馈至所述虚拟电流节点；

所述虚拟电流节点用于将所述RFIC LDO模块反馈的所述直流信号输出给所述功率放大器，并根据所述发射功率与所述直流信号的差值调整所述系统供电模块输出给所述功率放大器的供电电压，使得所述功率放大器的偏压供电一部分来自所述系统供电模块，另一部分来自所述功率耦合模块；

所述RFIC LDO模块包括依次连接的整流电路、稳压电路、高电源抑制比低压差线性稳压器、带隙基准源、过流与短路保护电路以及静电放电ESD保护电路。

2.根据权利要求1所述的基于功率放大器供电优化的射频降功耗电路，其特征在于，所述功率耦合模块由若干并联的双刀双掷开关DPDT耦合器组成，每一所述DPDT耦合器的输出端连接于所述RFIC LDO模块。

3.根据权利要求2所述的基于功率放大器供电优化的射频降功耗电路，其特征在于，所述整流电路的输入端与每一所述DPDT耦合器的输出端连接，用于将每一所述DPDT耦合器到的电磁波整流成直流电；

所述稳压电路的输入端与所述整流电路的输出端连接，用于将所述整流电路输出的直流电进行稳压并输出给所述高电源抑制比低压差线性稳压器；

所述高电源抑制比低压差线性稳压器的输入端与所述稳压电路的输出端连接，用于根据所述功率放大器的偏置电压调节稳压后的直流电并输出；

所述带隙基准源的输入端与所述高电源抑制比低压差线性稳压器的输出端连接，用于作为基准，将所述高电源抑制比低压差线性稳压器输出的直流电转换成恒定电流，为所述功率放大器提供直流偏置电压；

所述过流与短路保护电路用于对所述RFIC LDO模块进行过流与短路的保护。

4.根据权利要求3所述的基于功率放大器供电优化的射频降功耗电路，其特征在于，所述ESD保护电路连接于所述功率耦合模块和所述整流电路之间，用于去除所述功率耦合模块耦合到的电磁波的浪涌。

5.根据权利要求3所述的基于功率放大器供电优化的射频降功耗电路，其特征在于，所述整流电路为七阶桥式整流电路。

6.根据权利要求3所述的基于功率放大器供电优化的射频降功耗电路，其特征在于，所述稳压电路为串联反馈型稳压电路，由基准电压源、电荷泵、比较放大器以及取样电路组成。

7.一种基于功率放大器供电优化的射频降功耗方法，采用如权利要求1~6任一项所述的基于功率放大器供电优化的射频降功耗电路执行，其特征在于，所述方法包括：

所述功率耦合模块耦合目标信道上的发射功率，并将耦合到的电磁波输送至所述RFICLDO模块；

所述RFIC LDO模块将所述功率耦合模块耦合到的电磁波处理成直流信号，并将所述直流信号反馈至所述虚拟电流节点；

所述虚拟电流节点计算所述发射功率与所述直流信号的差值，并将所述差值输出至所述系统供电模块；

所述系统供电模块根据所述差值调整输出给所述功率放大器的供电电压；

所述虚拟电流节点将所述RFIC LDO模块反馈的所述直流信号以及所述系统供电模块输出供电电压一同输出给所述功率放大器，使得所述功率放大器的偏压供电一部分来自所述系统供电模块，另一部分来自所述功率耦合模块。

Images